米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社東芝

発明の名称 アンテナスイッチ回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6179(P2007−6179A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−184544(P2005−184544)
出願日 平成17年6月24日(2005.6.24)
代理人 【識別番号】100108062
【弁理士】
【氏名又は名称】日向寺 雅彦
発明者 瀬下 敏樹 / 寒河江 美友
要約 課題
無線機器仕様を満たし、量産性に富むアンテナスイッチ回路装置を提供。

解決手段
第1、第2端子間の第1スルーFETと、第1、第3端子間の第2スルーFETを含む化合物半導体集積回路と、ゲート制御回路と第1、第2のDCカットキャパシタを含むシリコン半導体集積回路を備え、前記化合物半導体集積回路と前記シリコン半導体集積回路のいずれかは、前記第2端子、接地間に前記第1のDCカットキャパシタと直列回路を形成する第1のシャントFETと、前記第3端子、接地間に前記第2のDCカットキャパシタと直列回路を形成する第2のシャントFETとをさらに含み、前記第1、第2シャントFETは前記ゲート制御回路からの同一信号により同時にオン/オフされ、前記第2、第1シャントFETは前記制御回路からの他の同一信号により、相補的に同時にオフ/オンされることで前記第1端子の接続先を前記第2、第3端子のいずれかに切り替える。
特許請求の範囲
【請求項1】
第1端子と、第2端子と、第3端子と、前記第1端子と前記第2端子との間に設けられた第1スルーFETと、前記第1端子と前記第3端子との間に設けられた第2スルーFETと、を含む化合物半導体集積回路と、
ゲート制御回路と、第1及び第2のDCカットキャパシタと、を含むシリコン半導体集積回路と、
を備え、
前記化合物半導体集積回路と前記シリコン半導体集積回路の少なくともいずれかは、前記第2端子と接地との間に前記第1のDCカットキャパシタと直列回路を形成するように設けられた第1のシャントFETと、前記第3端子と接地との間に前記第2のDCカットキャパシタと直列回路を形成するように設けられた第2のシャントFETと、をさらに含み、
前記第1スルーFETと前記第2シャントFETとは前記ゲート制御回路からの同一信号により、同時にオンまたは同時にオフとされ、前記第2スルーFETと前記第1シャントFETとは前記制御回路からの他の同一信号により、相補的に同時にオフまたは同時にオンとされることにより、前記第1端子の接続先を前記第2端子または前記第3端子のいずれかに切り替えることを特徴とするアンテナスイッチ回路装置。
【請求項2】
前記第1スルーFET及び前記第2スルーFETは、それぞれマルチゲートFETまたは直列接続された複数のFETであることを特徴とする請求項1記載のアンテナスイッチ回路装置。
【請求項3】
前記第1シャントFET及び前記第2シャントFETは、マルチゲートFETまたは直列接続された複数のFETであることを特徴とする請求項1または2に記載のアンテナスイッチ回路装置。
【請求項4】
前記第1シャントFETおよび前記第2シャントFETは、前記シリコン半導体集積回路に設けられたシリコンNMOSFETであることを特徴とする請求項1〜3のいずれか1つに記載のアンテナスイッチ回路装置。
【請求項5】
請求項1〜4のいずれか一つに記載のアンテナスイッチ回路装置を複数個備えたことを特徴とするアンテナスイッチ回路装置。


発明の詳細な説明
【技術分野】
【0001】
本発明は、アンテナスイッチ回路装置に関し、特に、FETを用いたアンテナスイッチ回路装置に関する。
【背景技術】
【0002】
携帯電話や無線LANなど、無線通信システム市場の拡大は目覚ましく、これを実現するための技術進展も著しい。無線通信機器の主要構成要素は、アンテナ、送受信切り替えスイッチ回路、及び送受信器などである。上記用途に用いられる通信機器は、通信幹線用途とは異なり、小型であり、使いやすく、量産性に富むことが必要である。特にGSM(Global System for Mobile communications)、DCS(Digital Cellular System)/PCS(Personal Communications Service)などに対応可能なトリプルバンド携帯電話などには、小型かつ量産性に富むSPnT(Single-Pole n-Throw, n≧2)スイッチが求められる。
【0003】
このような要求に対応するアンテナスイッチ回路としては、電子移動度の大きいGaAsを基板材料としたFET、HEMTなどを用いた化合物半導体回路が好ましい。FETやHEMTなどが、高周波伝送線路にスルー及びシャントに配置されて、かつゲート制御信号により、オンまたはオフに切り替えられることにより、高周波信号が分岐される。
【0004】
しかしながら、化合物半導体における集積化技術は、シリコン集積化技術と比べて技術進展が遅い。この結果、化合物半導体集積回路の量産性は、シリコンに比べて劣っている。これを改善するための技術開示例があるが、上記のGSM、DCS/PCS用途に対しては、まだ不十分である(特許文献1)。
【特許文献1】特開2002−368193号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、無線機器仕様を満たし、量産性に富むアンテナスイッチ回路装置を提供する。
【課題を解決するための手段】
【0006】
本発明の一態様によれば、
第1端子と、第2端子と、第3端子と、前記第1端子と前記第2端子との間に設けられた第1スルーFETと、前記第1端子と前記第3端子との間に設けられた第2スルーFETと、を含む化合物半導体集積回路と、
ゲート制御回路と、第1及び第2のDCカットキャパシタと、を含むシリコン半導体集積回路と、
を備え、
前記化合物半導体集積回路と前記シリコン半導体集積回路の少なくともいずれかは、前記第2端子と接地との間に前記第1のDCカットキャパシタと直列回路を形成するように設けられた第1のシャントFETと、前記第3端子と接地との間に前記第2のDCカットキャパシタと直列回路を形成するように設けられた第2のシャントFETと、をさらに含み、
前記第1スルーFETと前記第2シャントFETとは前記ゲート制御回路からの同一信号により、同時にオンまたは同時にオフとされ、前記第2スルーFETと前記第1シャントFETとは前記制御回路からの他の同一信号により、相補的に同時にオフまたは同時にオンとされることにより、前記第1端子の接続先を前記第2端子または前記第3端子のいずれかに切り替えることを特徴とするアンテナスイッチ回路装置が提供される。
【発明の効果】
【0007】
本発明によれば、無線機器仕様を満たし、量産性に富んだ、FET組み合わせ構成によるアンテナスイッチ回路装置が提供される。
【発明を実施するための最良の形態】
【0008】
以下、図面を参照しつつ、本発明の実施の形態につき説明する。
図1は、本発明の第1の具体例にかかるアンテナスイッチ回路装置を表す等価回路である。
このような回路は、一般に、「SPDTスイッチ」などと呼ばれる。アンテナ80と接続される高周波伝送線路の端子Aは、スルーFET50及び52に接続されている。すなわち、送信器82と接続される端子Bと端子Aの間には、第1スルーFET50が直列に接続されている。また、第1シャントFET90とDCカットキャパシタ70との直列回路が、端子Bと接地との間に並列に接続されている。一方、受信器84と接続される端子Cと端子Aの間には、第2スルーFET52が直列に接続されている。また、第2シャントFET91とDCカットキャパシタ72との直列回路が、端子Cと接地との間に並列に接続されている。
【0009】
第1スルーFET50は、抵抗58を介して端子Eに接続され、第2シャントFET91は、抵抗111を介して端子Kに接続されている。端子Eは、例えばパッケージの導電部を介して、あるいはボンディングワイヤーを介して、シリコン集積回路102の端子Kと接続されているので、第1スルーFET50と第2シャントFET91とが、ゲート制御回路74からの同一ゲート信号で駆動できる。
【0010】
第2スルーFET52は、抵抗60を介して端子Fに接続され、第1シャントFET90は、抵抗110を介して、端子Lに接続されている。端子Fは、例えばパッケージの導電部を介して、シリコン集積回路102の端子Lと接続されているので、第2スルーFETと第1シャントFET90とが、ゲート制御回路74からの同一ゲート信号で駆動できる。抵抗61、63、112、113は、FET50、52、90、91がオフのとき、ソースとドレインのDC電位を同一にするために配置されている。
【0011】
ここでは、第1スルーFET50及び第2スルーFET52は、化合物半導体集積回路100に配置されている。化合物半導体集積回路の基板材料としては、例えば、GaAs、InP、GaNなどを挙げることができる。また、第1シャントFET90及び第2シャントFET91は、シリコン集積回路102に、DCカットキャパシタ70、72及びゲート制御回路74と共に配置されており、マイナスの閾値電圧を有するNMOSFETとする。なお、DCカットキャパシタは、MIM(Metal Insulator Metal)またはMOS(Metal Oxide Semiconductor)構造により構成されている。
【0012】
シリコン半導体集積回路102は、ゲート制御回路74へ接続されている外部制御信号入力端子P、ゲート制御端子K、L、及び化合物半導体集積回路100の端子Bへ接続するための端子J、端子Cへ接続するための端子Nを備えている。化合物半導体集積回路100の端子E、Fは、シリコン半導体集積回路102の端子K、Lと、パッケージの導電部などを介して、あるいはボンディングワイヤーを介して、それぞれ接続されている。また、化合物半導体集積回路100の端子B、Cは、シリコン半導体集積回路102の端子J、Nと、パッケージの導電部などを介して、あるいはボンディングワイヤーを介して、それぞれ接続されている。
【0013】
次に、本具体例にかかるアンテナスイッチ回路の動作について説明する。
端子KがHighレベル(例えば3.5ボルト)であり、端子LがLowレベル(例えば0ボルト)のとき、第1スルーFET50及び第2シャントFET91がオン状態、第2スルーFET52及び第1シャントFET90がオフ状態となる。この結果、端子A−B間が導通モード、端子A−C間が遮断モードとなる。
一方、端子LがHighレベルであり、端子KがLowレベルのとき、第2スルーFET52及び第1シャントFET90がオン状態、第1スルーFET50及び第2シャントFET91がオフ状態となる。この結果、端子A−C間が導通モード、端子A−B間が遮断モードとなる。
【0014】
また、第2シャントFET91は、端子A−B間導通モード、すなわち送信モードのとき、端子B−C間、すなわち送信器82と受信器84間のアイソレーションを高めると共に、端子Cからアンテナスイッチ回路装置をみたインピーダンスを低くするために配置されている。同様に、第1シャントFET90は、端子A−C間導通モード、すなわち、受信器84と送信器82間のアイソレーションを高めるとともに、端子Bから見たアンテナスイッチ回路装置のインピーダンスを低くするために配置されている。さらに、図示されていないが、端子Bと送信器82との間、及び端子Cと受信器84との間には、DCカットキャパシタが配置されている。
【0015】
本具体例においては、導通モード時の、挿入損失は、例えば1.9GHzにおいて、0.5〜2.0dBとすることができた。また、遮断モード時のアイソレーションとしては、例えば、1.9GHzにおいて、20〜25dBとすることができる。
【0016】
次に、FETのDC電位について説明する。第1スルーFET50及び第2スルーFET52、はショットキー接合であり、ゲート−ソース間、ゲート−ドレイン間はショットキーダイオード特性を有する。今、端子EにHighレベルが供給され、端子FにLowレベルが供給されると、第1スルーFET50及び第2シャントFET91のゲートは順方向電位となる。この場合、高周波伝送線路の第1端子Bの中心導体のDCバイアス電位は、GaAs MESFETの場合に、Highレベル(3.5ボルト)から順方向電位0.5ボルトが低下した3.0ボルトとなる。このとき端子Aも、3.0ボルトとなり、オフ状態の第2スルーFET52は抵抗63が並列配接続されているために、端子CのDC電位も3.0ボルトとなる。
【0017】
第1スルーFET50においては、ゲート−ソース間電圧Vgsが0.5ボルトであり,ゲート閾値Vthをマイナス1ボルトとすると、(Vgs−Vth)が1.5ボルトとなるので、低抵抗のオン状態となり高周波信号が通過できる。
一方、第2スルーFET52においては、(Vgs−Vth)がマイナス2ボルトとなるので、FETは高抵抗のオフ状態となり、高周波信号が通過困難となる。
【0018】
ここで用いたシリコンNMOSFETは、例えばHEMT,MESFET、Junction FETなどの化合物半導体FETと比較すると、オン抵抗とオフ容量との積、すなわちRon・Coff積が大きく、高周波特性はやや劣る。この結果、導通時の挿入損失はやや大きい。しかし、スルーFETとは異なり、シャントFETの役割は、漏洩高周波信号を接地を介して逃がすことにある。このため、スイッチ全体としての主要特性である、挿入損失およびアイソレーション仕様を満足することは充分に可能である。
【0019】
化合物半導体集積回路100およびシリコン集積回路102は、例えば、導電部を有する絶縁基板を用いたパッケージを用いて組み合わせることにより、アンテナスイッチ回路装置を形成することができる。この場合、化合物半導体集積回路100の端子E,Fと、シリコン半導体集積回路102の端子K,Lと、は、例えば、絶縁基板上に設けられた導電部を介して、それぞれ接続する。また、端子Bおよび端子Cは、第1シャントFET90及び第2シャントFET91にそれぞれ接続され、DCカットキャパシタ70、72を介して、それぞれ接地される。シャントFETが導通モードのとき、低インピーダンスとなるが、このとき、DCカットキャパシタのボンディングワイヤ(図示せず)によるインダクタンスとキャパシタとを信号周波数において共振させることにより、低インピーダンスとできて、十分なアイソレーション特性を実現できる。
【0020】
本具体例においては、第1シャントFET90及び第2シャントFET91、DCカットキャパシタ70、72をシリコン集積回路102に配置している。この結果として、化合物半導体集積回路100には、スルーFET50、52を配置すればよく、従来例と比べてチップサイズを約2分の1に縮小できる。一般に、化合物半導体においては、大口径ウェーハによるプロセスが困難である。この結果、携帯電話のような大量の需要に対して、化合物半導体集積回路の量産性は不十分であった。本具体例によれば、化合物半導体集積回路の量産性を改善できる。従って、携帯電話にとって重要な低価格化がより容易になる。なお、シリコン集積回路はもともと量産性が高いので、チップサイズの増大への対処は充分に可能である。
【0021】
また、FETは、シングルでなく、直列に複数接続することができるし、マルチゲートFETを用いることもできる。さらに、SPDTのみならず、SPnT(n≧2)スイッチ、多入力多出力スイッチにも適用可能である。
【0022】
次に、本発明の第2の具体例にかかるアンテナスイッチ回路装置について説明する。
図2は、第2の具体例を表す等価回路図である。
図2以降の図面については、既出の図面に関して前述したものと同様の構成要素には、同一番号を付して詳細な説明を省略する。
本具体例においては、シリコン集積回路102における第1シャントFET95及び第2シャントFET96は、正の閾値電圧を有するNMOSFETである。DCカットキャパシタ71が化合物半導体集積回路100の第1スルーFET50と、シリコン集積回路102の第2シャントFET96との間に配置され、第2シャントFET95の他の一電極は接地される。同様に、DCカットキャパシタ73が化合物半導体集積回路100の第2スルーFET52と、シリコン集積回路の第1シャントFET95との間に配置され、第1シャントFETの他の一電極は接地される。
【0023】
スルーFETとシャントFETとの間がDCカットキャパシタ71、73によりDC的に分離されるために、第1シャントFET95及び第2シャントFET96は正の閾値電圧駆動が可能となる。正の閾値電圧FETは、制御回路74を構成するCMOS回路におけるNMOSFETと同様なプロセスにより形成できる。この結果、シリコン半導体集積回路102の量産性がより高まる。その他、第1の具体例におけるメリットが同様に当てはまる。
【0024】
図3は、本発明の第3の具体例にかかるアンテナスイッチ回路装置の等価回路図である。本具体例においては、DCカットキャパシタ70、72がシリコン半導体集積回路102に配置される。第1シャントFET54及び第2シャントFET56は化合物半導体集積回路100に配置される。DCカットキャパシタ70に接続される端子Dと、端子Aとの間に抵抗62が配置されている。また、DCカットキャパシタ72に接続される端子Hと端子Aとの間に抵抗64が配置されている。
【0025】
抵抗62、64は、それぞれのシャントFET54、56が遮断状態になったときに、ソースとドレインのDC電位を同一にするために設けられる。なお、図1におけると同様の構成要素には、同一符号を付して、詳細な説明を省略する。本具体例においては、DCカットキャパシタ70,72を化合物半導体集積回路100に配置する必要がなく、その分生産性を高めることができる。化合物半導体FETは、半絶縁性化合物半導体基板上に形成されるので、オフ状態においてパッドや配線パターンを経由する漏れ電流を低減できるメリットがある。
【0026】
図4は、本発明の第4の具体例にかかるアンテナスイッチ回路装置の等価回路図である。本具体例においては、第1スルーFET120及び第2スルーFET122をデュアルゲートFETとし、シャントFETを化合物半導体集積回路のFET54、56と、シリコン集積回路のFET95、96との直列接続による2段構成にしている。第1スルーFET120のデュアルゲートには、抵抗124、128が接続され、第2スルーFET122のデュアルゲートには、抵抗126、130が接続され、ゲート制御回路74へ接続される。本具体例のメリットの一つは、最大許容入力電力が改善できる点である。なお、図2及び図3と同様な構成要素には、同一番号を付して、詳細な説明を省略する。
【0027】
図5は、本発明にかかる第5の具体例にかかるアンテナスイッチ回路装置の等価回路である。
本実施例においては、第1スルーFET140及び集積第2スルーFET142はトリプルゲートであり、シャントFETは、化合物半導体集積回路100に1段、シリコン半導体集積回路に2段、合計3段が配置されている。第1スルーFET140の3本のゲートは抵抗144、146、148を介してゲート制御回路74に接続される。また、第2スルーFET142の3本のゲートは、抵抗150、152、154を介して、ゲート制御回路74と接続される。一方、シャントFET93、94は、それぞれ、ゲートに抵抗114、115が接続され、並列に抵抗116、117が接続される。また、図2及び図3と同様な構成要素には、同一番号を付して詳細な説明を省略する。この結果、最大許容入力電力は、第4の具体例より更に改善されるとともに、アイソレーションが一層改善できる。
【0028】
第2〜第5具体例において例示したように、FETは、シングルでなく、直列に複数接続することができるし、マルチゲートFETを用いることもできる。さらに、SPDTのみならず、SPnT(n≧2)スイッチ、多入力多出力スイッチにも適用可能である。
【0029】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されるものではない。例えば、化合物半導体材料としては、GaAsに限定されず、InP系、GaN系、をはじめとする各種のIII−V族化合物半導体やII−VI族化合物半導体などを用いたものであっても良い。
【0030】
また、FET、DCカットキャパシタ、抵抗、ゲート制御回路などの各要素の形状、サイズ、材質、配置関係などに関して当業者が各種の設計変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
【図面の簡単な説明】
【0031】
【図1】本発明の第1の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
【図2】本発明の第2の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
【図3】本発明の第3の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
【図4】本発明の第4の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
【図5】本発明の第5の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
【符号の説明】
【0032】
50 第1スルーFET
52 第2スルーFET
54 第1シャントFET
56 第2シャントFET
58、60 ゲート抵抗
61、62、63、64 抵抗
66、68 抵抗
70、71、72、73 DCカットキャパシタ
74 ゲート制御回路
80 アンテナ
82 送信器
84 受信器
90 第1シャントNMOSFET
91 第2シャントNMOSFET
93 第3シャントNMOSFET
94 第4シャントNMOSFET
95 第1シャントNMOSFET(正閾値)
96 第2シャントNMOSFET(正閾値)
100 化合物半導体集積回路
102 シリコン半導体集積回路
110,111 抵抗
112、113,116,117 抵抗
114、115 抵抗
120 第1デュアルゲートFET
122 第2デュアルゲートFET
124、126、128、130 抵抗
140 第1トリプルゲートFET
142 第2トリプルゲートFET
144、146、148、150、152、154 抵抗




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013