米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社東芝

発明の名称 インタフェイス回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6136(P2007−6136A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−183840(P2005−183840)
出願日 平成17年6月23日(2005.6.23)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 寺 内 亮 太
要約 課題
出力信号に対する電源電圧変動の影響の低減を図ることが可能なインタフェイス回路を提供する。

解決手段
インタフェイス回路100は、所定の信号入力に基づいて、定電流をプッシュプル制御することにより信号を出力する送信回路1と、信号を伝送するための伝送線路2と、第1の定電流回路9と、伝送線路2とインピーダンス整合されるとともにゲート電圧が一定に保たれた第1のトランジスタ10と、第1のトランジスタ10と接地電位との間に接続された第1の抵抗11と、電源に接続され第1の定電流回路9のm分の1の大きさの電流を出力する第2の定電流回路12と、第2の定電流回路12と接地電位との間に接続され、第1の抵抗11のm倍の抵抗値を有する第2の抵抗14と、第1の抵抗11の電位と第2の抵抗の電位14とを比較し信号を出力するコンパレータ15と、を有する受信回路3と、を備える。
特許請求の範囲
【請求項1】
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第1の定電流回路と、前記第1の定電流回路および前記伝送線路に接続され、前記伝送線路とインピーダンス整合されるとともにゲート電圧が一定に保たれた第1のトランジスタと、前記第1のトランジスタと接地電位との間に接続された第1の抵抗と、前記電源に接続され前記第1の定電流回路のm分の1の大きさの電流を出力する第2の定電流回路と、前記第2の定電流回路と前記接地電位との間に接続され、前記第1の抵抗のm倍の抵抗値を有する第2の抵抗と、前記第1の抵抗の電位と前記第2の抵抗の電位とを比較し信号を所定の出力するコンパレータと、を有する受信回路と、を備えることを特徴とするインタフェイス回路。
【請求項2】
前記受信回路は、前記第2の定電流回路と前記第2の抵抗との間に接続され、前記第1のトランジスタのm分の1のチャネル長を有し、ゲート電圧が一定に保たれた第2のトランジスタを、さらに備えていることを特徴とする請求項1に記載のインタフェイス回路。
【請求項3】
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第1の定電流回路と、前記第1の定電流回路と接地電位との間に接続されるとともに、前記伝送線路に接続され前記伝送線路とインピーダンス整合された第1の抵抗と、電源に接続され、前記第1の定電流回路のm分の1の大きさの電流を出力する第2の定電流回路と、前記第2の定電流回路と前記接地電位との間に接続され、前記第1の抵抗のm倍の抵抗値を有する第2の抵抗と、2つの前記抵抗のそれぞれの電位を比較し所定の信号を出力するコンパレータと、を有する受信回路と、を備えることを特徴とするインタフェイス回路。
【請求項4】
前記送信回路は、
電圧源に接続された第3の定電流回路と、
接地電位に接続された第4の定電流回路と、
前記第3の定電流回路と前記接地電位との間に接続され、前記所定の信号入力に基づいて、切り替わる第1のスイッチ回路と、
前記電圧源と前記第4の定電流回路との間に接続され、前記所定の信号入力に基づいて、前記第1のスイッチ回路とオン・オフが逆に切り替わる第2のスイッチ回路と、
前記第3の定電流回路に接続され、前記所定の信号入力に基づいて前記第2のスイッチ回路とオン・オフが同様に切り替わる第3のスイッチ回路と、
前記第3のスイッチ回路と前記第4の定電流回路との間に接続され、前記所定の信号入力に基づいて、前記第1のスイッチ回路とオン・オフが同様に切り替わる第4のスイッチ回路と、を有し、
前記第3のスイッチ回路と前記第4のスイッチ回路との間と、前記伝送線路とが接続されていることを特徴とする請求項1ないし3の何れかに記載のインタフェイス回路。
【請求項5】
前記送信回路は、
電圧源に接続された第3の定電流回路と、
接地電位に接続された第4の定電流回路と、
前記所定の信号に基づいて切り替わる第1のスイッチ回路と、
前記所定の信号に基づいて前記第1のスイッチ回路とオン・オフが逆に切り替わる第2のスイッチ回路と、を有し、
前記第1のスイッチ回路と前記第2のスイッチ回路との間と、前記伝送線路とが接続されていることを特徴とする請求項1ないし3の何れかに記載のインタフェイス回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、送信回路から受信回路へ伝送線路を介してデータ等を送信する送受信システムのインタフェイス回路に関するものである。
【背景技術】
【0002】
従来、操作部と表示部を折り畳む折り畳み式の携帯電話として、操作部側に搭載されたLSIからフレキシブル配線(伝送線路)を介して画像データ信号やクロック信号等を表示部側に送信するインタフェイス回路を備えているものがある。このインタフェイス回路は、例えば、入力信号ΔVを感知して、それに比例した電流を伝送線路に供給するトランジスタを有する送信回路と、該伝送線路とインピーダンス整合したゲート接地トランジスタと伝送線路を介して入力された信号の電流の変化分を電圧に変換するための抵抗とを有する受信回路と、を備える(例えば、非特許文献1参照。)。
【0003】
上記従来技術においては、既述のように送信回路のトランジスタに印加された電圧(入力信号)に応じてドレイン電流を変化させるが、電圧(入力信号)の立ち上がりおよび立下り時の電流変化が大きく、グランド(Ground)にノイズが発生するという問題があった。
【0004】
さらに、上記従来技術においては、受信回路の抵抗端に生じる電圧出力は該伝送線路から入力される信号の振幅により異なる。そして、コンパレータでこの電圧出力と電源電圧に基づいた基準電圧とを比較して表示装置等に信号を出力する場合、電源ノイズで基準電圧が変動すると、コンパレータの出力信号にばらつきが生じる。すなわち、表示装置等に出力すべき信号が電源電圧変動の影響を受け易いという問題が生じていた。
【非特許文献1】Behzad Razavi著、「Design of Analog CMOS Integrated Circuits」、McGraw-Hill Education、2003年10月、p.77−78
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記課題を解決するものであり、出力信号に対する電源電圧変動の影響を低減することが可能なインタフェイス回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様に係る実施例に従ったインタフェイス回路は、
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第1の定電流回路と、前記第1の定電流回路および前記伝送線路に接続され、前記伝送線路とインピーダンス整合されるとともにゲート電圧が一定に保たれた第1のトランジスタと、前記第1のトランジスタと接地電位との間に接続された第1の抵抗と、前記電源に接続され前記第1の定電流回路のm分の1の大きさの電流を出力する第2の定電流回路と、前記第2の定電流回路と前記接地電位との間に接続され、前記第1の抵抗のm倍の抵抗値を有する第2の抵抗と、前記第1の抵抗の電位と前記第2の抵抗の電位とを比較し信号を所定の出力するコンパレータと、を有する受信回路と、を備えることを備えることを特徴とする。
【0007】
また、他の態様は、所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第1の定電流回路と、前記第1の定電流回路と接地電位との間に接続されるとともに、前記伝送線路に接続され前記伝送線路とインピーダンス整合された第1の抵抗と、電源に接続され、前記第1の定電流回路のm分の1の大きさの電流を出力する第2の定電流回路と、前記第2の定電流回路と前記接地電位との間に接続され、前記第1の抵抗のm倍の抵抗値を有する第2の抵抗と、2つの前記抵抗のそれぞれの電位を比較し所定の信号を出力するコンパレータと、を有する受信回路と、を備えることを特徴とする。
【発明の効果】
【0008】
本発明のインタフェイス回路によれば、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【発明を実施するための最良の形態】
【0009】
本発明の実施の形態に係るインタフェイス回路では、例えば、操作部と表示部を折り畳む折り畳み式の携帯電話として、操作部側に搭載されたLSIからフレキシブル配線(伝送線路)を介して画像データ信号やクロック信号等を表示部側に送信するものに適用したインタフェイス回路について説明する。
【0010】
なお、本発明の一態様に係るインタフェイス回路は、所定の信号入力に基づいて、信号を伝送線路で伝送し、信号を出力する構成を有する、例えば、パソコン等の電子機器に適用できるのは勿論である。
【0011】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例1】
【0012】
図1は、本発明の一態様である実施例1に係るインタフェイス回路の要部の構成を示す図である。
【0013】
図1に示すように、インタフェイス回路100は、例えば、折り畳み式携帯電話の操作部側に搭載されたLSI等からの画像データ信号やクロック信号等の所定の信号入力に基づいて、定電流(基準電流)をプッシュプル制御することにより信号を出力する送信回路1と、この送信回路1が出力した信号を伝送するための伝送線路2と、この伝送線路2とインピーダンス整合し、伝送された信号を電圧変換した値(電位)とこの信号の振幅の中心に位置するように設定された基準電圧値(基準電位)とを比較し信号を出力する受信回路3と、を備えている。
【0014】
送信回路1は、電圧源VDDと接地電位との間に直列に接続された定電流回路5a、プッシュプル回路6、定電流回路5bを有している。この定電流回路5a、5bが生成する定電流は、入力端子4から入力された信号に基づいて、プッシュプル回路6によりプッシュプル制御され、電流信号を生成する。すなわち、送信回路1は、画像データ信号やクロック信号等の所定の信号入力に基づいて、出力端子7から伝送線路2に信号を出力するようになっている。
【0015】
伝送線路2は、送信回路1の出力端子7と受信回路3の入力端子4との間に接続されている。この伝送線路2は、例えば、携帯電話の二つ折りになるフレキシブル配線(例えば、インピーダンスRs=50Ω)に用いられ、画像データ信号やクロック信号等を伝送するようになっている。
【0016】
受信回路3は、電源VDDに接続された第1の定電流回路9と、この第1の定電流回路9および伝送線路2の接続点にソースが接続されゲート接地された第1のトランジスタ10、この第1のトランジスタ10のドレインと接地電位との間に接続された第1の抵抗11と、電源VDDに接続された第2の定電流回路12と、この第2の定電流回路12にソースが接続されゲート接地された第2のトランジスタ13と、この第2のトランジスタ13のドレインと接地電位との間に接続された第2の抵抗14と、第1の抵抗11の抵抗端と第2の抵抗14の抵抗端とに入力が接続されたコンパレータ15と、このコンパレータ15と出力に接続され、出力を波形整形し出力端子18から信号を出力するためのインバータ回路16、17と、を有する。
【0017】
第1の定電流回路9は、第2の定電流回路12と電源VDDを共通としてミラー回路を構成しており、第2の定電流回路12は、第1の定電流回路9の第1の定電流回路9の出力電流Izのm(m≧1)分の1に比例する大きさの電流Iz/mを出力するようになっている。また、電流Izは、第1のトランジスタ10の伝送線路2側から見た入力インピーダンスと整合すべき第1のトランジスタ10の動作点になるような電流値に調整されている。
【0018】
第1のトランジスタ10(ここでは、PMOS型)は、ゲート接地の結果、ゲート電圧が一定に保たれ、所定の電流が流れるようになっている。また、第1のトランジスタ10は、上述のように伝送線路2(インピーダンスRs=50Ω)とインピーダンス整合され、伝送線路2への反射波の発生を抑制している。
【0019】
ここで、伝送線路2側から見た受信回路3の入力インピーダンスZinは、Zin= (R+ro )/(1+(gm+gmb)*ro)として求められる(R:第1の抵抗11の抵抗値、ro:第1のトランジスタ10の出力抵抗、gm:第1のトランジスタ10の相互コンダクタンス、gmb:第1のトランジスタ10の基板バイアス効果による相互コンダクタンス)。
【0020】
本実施例においては、ro>>R、(gm+gmb)*ro>>1、gm>>gmbの関係が成立すると仮定すると、入力インピーダンスZinは、Zin≒1/gmとして近似することができる。ここで、第1のトランジスタ10がインピーダンス整合するためには、入力インピーダンスZin=伝送線路2のインピーダンスRs(=50Ω)の関係が成立する必要がある。したがって、本実施例においては、相互コンダクタンスgmは、1/gm=50Ωとなるように、調整されている。
【0021】
第1の抵抗11は、抵抗値R(ここでは、例えば、R=300Ω)を有しており、第1のトランジスタ10を介して印加される電流をその両端の電圧に変換する。この第1の抵抗11の抵抗端とコンバータ15の入力とが接続されており、この抵抗端に発生する電圧がコンパレータ15に入力されるようになっている。
【0022】
第2のトランジスタ13(ここでは、PMOS型)は、第1のトランジスタ10のm分の1のチャネル長を有し、他は同様の構成になっている。さらに、第2のトランジスタ13は、ゲート電極が第1のトランジスタと共通接続され、接地されているので、ゲート電圧が一定に保たれている。これにより、第2のトランジスタ13は、第1のトランジスタ10のm倍の抵抗値を有する。なお、第2の定電流回路12により第2の抵抗14には定電流Iz/mが流れるようになっている。したがって、第2のトランジスタ13がなくても、少なくとも第2の抵抗14の抵抗端には、所望の基準電圧Vref(=IzR)が生成される。
【0023】
第2の抵抗14は、第1の抵抗11のm倍の抵抗値mRを有し、第2のトランジスタ13を介して印加される第2の定電流回路12により生成された定電流Iz/mを電圧(基準電圧Vref=IzR)に変換するようになっている。このmの値を調整(大きく)することにより、第2の抵抗14における電力消費を低減することができるようになっている。
【0024】
コンパレータ15は、後述するように、第1の抵抗の電位11と第2の抵抗14の電位とを比較し所定の信号を出力するようになっている。
【0025】
次に、以上のような構成を有するインタフェイス回路100の動作について説明する。
【0026】
先ず、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路1から定電流Ic(信号電流)がプッシュプル制御され、送信信号として伝送線路2に出力される。以下、入力端子4に入力される所定の信号が“1”の場合と、“0”の場合とに分けて説明する。
【0027】
所定の信号入力が“1”、すなわち入力がHighの場合は、定電流回路5aで生成した定電流Icが伝送線路2を伝送し入力端子8から受信回路3に印加され、送信回路1がプッシュ状態となる。このとき定電流回路5bで生成された定電流Icは、送信回路1内の他のパスを経由しグランドに流れることとなる。
【0028】
これにより、受信回路3では、入力された定電流Icと第1の定電流回路9により生成された定電流Izとが第1の抵抗11で電圧Vpush(=Iz×R+Ic×R)に変換される。
【0029】
そして、コンパレータ15は、この第1の抵抗11で変換された電圧Vpush と第2の抵抗14で変換された電圧Vref(基準電圧)とを比較し、電圧Vpushが電圧Vrefよりも高いため、Highの状態の信号を出力する。この信号は、インバータ回路16、17により波形整形され、出力端子18を介して、インタフェイス回路100の出力信号として出力される。
【0030】
一方、所定の信号入力が“0”、すなわち入力がLowの場合は、定電流回路5bが伝送線路2と導通状態になることにより、受信回路3側の電流が引っ張られて、受信回路3から定電流Icが伝送線路2を伝送し送信回路1の出力端子7に流れ込んで、送信回路1がプル状態となる。このとき定電流回路5aで生成された定電流Icは、送信回路1内の他のパスを経由しグランドに流れることとなる。
【0031】
これにより、受信回路3では、入力端子8から流出した定電流Icと第1の定電流回路9により生成された定電流Izとの差分の電流が第1の抵抗11で電圧Vpull(=Iz×R−Ic×R)に変換される。
【0032】
コンパレータ15は、電圧Vpullと電圧Vref(基準電圧)とを比較し、電圧Vpullが電圧Vrefよりも低いため、Lowの状態の信号を出力する。この信号は、インバータ回路16、17により波形整形され、出力端子18を介して、インタフェイス回路100の出力信号として出力される。
【0033】
以上のようにして生成されたコンパレータ15の入力電圧の波形を図2に示す。
【0034】
図2に示すように、コンバータ15に入力される電圧(Vpush、Vpull)の振幅は、既述のように、定電流Ic、Izの値に基づいて変化する(Vpush=Iz×R+Ic×R、Vpull=Iz×R−Ic×R)が、基準電圧Vref(=IzR)がこの振幅の中心に位置するようになっている。したがって、コンパレータ15は、これらの電圧値を明確に比較することができるため、より正確に信号を出力することができるようになっている。
【0035】
これにより、例えば、電源電圧が変動し定電流Icが変動した場合であっても、電圧(Vpush、Vpull)の振幅の中心に基準電圧Vrefが位置する関係は維持されるため、コンパレータ15の出力信号に対する電源電圧変動の影響の低減を図ることができる。
【0036】
さらに、例えば、製造ばらつき、温度変化等により、受信回路3の第1の抵抗11の抵抗値Rおよび第2の抵抗14の抵抗値mRが変動した場合であっても、第1の抵抗11の端部で生成する電圧の振幅の中心電圧と基準電圧(Vref)とは同様に変動し、電圧(Vpush、Vpull)の振幅の中心に基準電圧Vrefが位置する関係は維持される。したがって、コンパレータ15の出力信号に対する製造ばらつき、温度変化の影響の低減をも図ることができる。
【0037】
また、送信回路1の基準電流(定電流Ic)の電流値は、コンパレータ15が適切に比較動作する範囲で、第1の抵抗11の抵抗値Rを調整することにより、例えば、500μA以下に小さく設定することが可能である。これにより、伝送信号の電圧振幅、送信回路の消費電流を抑えることができるようになっている。そして、インタフェイス回路1の低EMI(Electro Magnetic Interference)化、低消費電力化を図ることができるようになっている。
【0038】
以上のように、本実施例に係るインタフェイス回路によれば、所定の信号入力に基づいて、定電流をプッシュプル制御することにより信号を出力する送信回路と、この送信回路が出力した信号を伝送するための伝送線路と、この伝送線路とインピーダンス整合し、伝送された信号を電圧変換した値とこの信号の振幅の中心に位置するように設定された基準電圧値とを比較し信号を出力する受信回路と、を備えているので、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【0039】
さらに、受信回路のmの値、第1の抵抗の抵抗値Rを調整することにより、受信回路の定電流、および送信回路の基準電流を小さくすることができるので、低EMI、低消費電力化を図ることができる。
【実施例2】
【0040】
実施例1では、送信回路が定電流回路の定電流をプッシュプル制御するプッシュプル回路を有する構成について述べたが、本実施例では、特に、電源ノイズ、グランドノイズを低減するためのプッシュプル回路の詳細な構成について述べる。
【0041】
図3は、本発明の一態様である実施例2に係るインタフェイス回路100aの要部構成を示す図である。なお、伝送線路2、受信回路3の構成は、実施例1と同様である。
【0042】
図3に示すように、送信回路1aは、電圧源に接続された第3の定電流回路5aと、接地電位に接続された第4の定電流回路5bと、を有する。
【0043】
さらに送信回路1aは、プッシュプル回路として、第3の定電流回路5aにソースが接続された第1のスイッチ回路であるトランジスタ19と、第4の定電流回路5bにソースが接続された第2のスイッチ回路であるトランジスタ20と、第3の定電流回路5aにソースが接続された第3のスイッチ回路であるトランジスタ21と、このトランジスタ21のドレインにドレインが接続され第4の定電流回路5bにソースが接続され第4のスイッチ回路であるトランジスタ22と、トランジスタ19のドレインと接地電位との間に接続された第3の抵抗23と、電圧源VDDとトランジスタ20のドレインとの間に接続された第4の抵抗24と、入力端子4とトランジスタ21、22のゲート端子との間に接続されたインバータ25と、を有する。
【0044】
トランジスタ19は、PMOS型であり、反転入力ゲート端子が入力端子4に接続され、所定の信号入力に基づいてオン・オフが切り替わるようになっている。
【0045】
トランジスタ20は、NMOS型であり、ゲート端子が入力端子4に接続され、所定の信号入力に基づいて、トランジスタ19とオン・オフが逆に切り替わるようになっている。
【0046】
トランジスタ21は、PMOS型であり、反転入力ゲート端子がインバータ25を介して入力端子4に接続され、所定の信号入力に基づいて、トランジスタ20とオン・オフが同様に切り替わるようになっている。
【0047】
トランジスタ22は、NMOS型であり、ゲート端子がインバータ25を介して入力端子4に接続され、所定の信号入力に基づいて、トランジスタ19とオン・オフが同様に切り替わるようになっている。
【0048】
また、トランジスタ21とトランジスタ22との間と、伝送線路2とが出力端子7を介して接続されている。これにより、トランジスタ21とトランジスタ22との間から伝送線路2に信号電流を出力するようになっている。
【0049】
以上のように、トランジスタ19ないし22は、相補的に動作するようになっている。なお、インバータ25により入力信号は遅延するが、入力端子4とトランジスタ19、20のゲート端子との間には、インバータの遅延時間と等しい遅延回路(図示せず)が設けられており、トランジスタ19ないしトランジスタ22は、理想的には同時に切り替わるようになっている。
【0050】
次に、以上のような構成を有するインタフェイス回路100aの動作について説明する。以下、入力端子4に入力される所定の信号が“1”の場合と、“0”の場合とに分けて説明する。なお、受信回路3の動作は、実施例1と同様であるので説明を省略する。
【0051】
所定の信号入力が“1”、すなわち入力がHighの場合は、トランジスタ19がオフし、トランジスタ20がオンするとともに、インバータ25により入力信号を反転した信号がゲート端子に入力されるトランジスタ21がオンし、トランジスタ22がオフする。
【0052】
これにより、定電流回路5aの定電流Icは、トランジスタ21を経由して伝送線路2に信号電流として印加される。すなわち、定電流回路5aで生成した定電流Icが伝送線路2を伝送し入力端子8から受信回路3に印加され、送信回路1がプッシュ状態となる。また、定電流回路5bの定電流Icは、電圧源VDDから第4の抵抗24、トランジスタ20、を経由してグランドに流れることとなる。すなわち、定電流回路5bで生成された定電流Icは、上述のパスを経由し送信回路1内に閉じた状態に維持されるものである。
【0053】
一方、所定の信号入力が“0”、すなわち入力がLowの場合は、トランジスタ19がオンし、トランジスタ20がオフするとともに、インバータ25により入力信号を反転した信号がゲート端子に入力されるトランジスタ21がオフし、トランジスタ22がオンする。
【0054】
これにより、定電流回路5bの定電流Icは、トランジスタ22を経由して伝送線路2に負の信号電流として印加される。すなわち、定電流回路5bが伝送線路2と導通状態になることにより、受信回路3側の電流が引っ張られて、受信回路3から定電流Icが伝送線路2を伝送し送信回路1aの出力端子7に流れ込んで送信回路1がプル状態となる。また、定電流回路5aの定電流Icは、トランジスタ19、電圧源VDDから第3の抵抗23、を経由してグランドに流れることとなる。すなわち、定電流回路5aで生成された定電流Icは、上述のパスを経由し送信回路1内に閉じた状態に維持される。
【0055】
このように、定電流回路5a、5bに対し一定の電流を流すパスを確保することで、動的な電流変化を抑えることができ、電源ノイズ、グランドノイズの発生を低減することができるようになっている。
【0056】
上述の動作により、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路1から定電流Ic(信号電流)がプッシュプル制御され、送信信号として伝送線路2に出力される。
【0057】
以上のように、本実施例に係るインタフェイス回路によれば、送信回路の定電流回路に対し一定の電流を流すパスを確保し、動的な電流変化を抑えて、電源ノイズ、グランドノイズの発生を低減するので、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【0058】
なお、本実施例においては、上記各スイッチ回路は、PMOS型、NMOS型のトランジスタを用いた場合について説明したが、同様の動作をするものであれば、他の素子、回路構成等に置き換えても同様の作用・効果を奏するのは勿論である。
【実施例3】
【0059】
実施例2では、電源ノイズ、グランドノイズを低減するためのプッシュプル回路の詳細な構成について述べたが、本実施例では、上記実施例2よりも簡単な回路構成によりプッシュプル制御を実現するプッシュプル回路について述べる。
【0060】
図4は、本発明の一態様である実施例3に係るインタフェイス回路100bの要部構成を示す図である。なお、伝送線路2、受信回路3の構成は、実施例1と同様である。
【0061】
図4に示すように、送信回路1bは、電圧源VDDに接続された第3の定電流回路5aと、接地電位に接続された第4の定電流回路5bと、を有する。
【0062】
さらに送信回路1bは、プッシュプル回路として、第3の定電流回路5aにソースが接続された第1のスイッチ回路であるトランジスタ26と、このトランジスタ26のドレインにドレインが接続され第4の定電流回路5bにソースが接続された第2のスイッチ回路であるトランジスタ27と、トランジスタ26、27のゲート端子と入力端子4との間に接続され、入力された信号を反転させるインバータ28と、を有する。
【0063】
トランジスタ26は、PMOS型であり、所定の信号入力に基づいてオン・オフが切り替わるようになっている。トランジスタ27は、NMOS型であり、所定の信号入力に基づいて、トランジスタ26とオン・オフが逆に切り替わるようになっている。このように、トランジスタ26、27は、相補的に動作するようになっている。
【0064】
また、トランジスタ26とトランジスタ27との間と、伝送線路2とが出力端子7を介して接続されている。これにより、トランジスタ26とトランジスタ27との間から伝送線路2に信号電流を出力するようになっている。
【0065】
次に、以上のような構成を有するインタフェイス回路100bの動作について説明する。以下、既述の実施例と同様に、入力端子4に入力される所定の信号が“1”の場合と、“0”の場合とに分けて説明する。なお、受信回路3の動作は、実施例1と同様であるので説明を省略する。
【0066】
所定の信号入力が“1”、すなわち入力がHighの場合は、トランジスタ26がオンし、トランジスタ27がオフする。
【0067】
これにより、定電流回路5aの定電流Icは、トランジスタ26を経由して伝送線路2に信号電流として印加される。すなわち、定電流回路5aで生成した定電流Icが伝送線路2を伝送し入力端子8から受信回路3に印加され、送信回路1bがプッシュ状態となる。ここで、定電流回路5bの定電流Icの経路は、トランジスタ27がオフ状態であるため強制的に絶たれることとなる。
【0068】
一方、所定の信号入力が“0”、すなわち入力がLowの場合は、トランジスタ26がオフし、トランジスタ27がオンする。
【0069】
これにより、定電流回路5bの定電流Icは、トランジスタ27を経由して伝送線路2に負の信号電流として印加される。すなわち、定電流回路5bが伝送線路2と導通状態になることにより、受信回路3側の電流が引っ張られて、受信回路3から定電流Icが伝送線路2を伝送し送信回路1bの出力端子7に流れ込んで送信回路1bがプル状態となる。ここで、定電流回路5aの定電流Icの経路は、トランジスタ26がオフ状態であるため強制的に絶たれることとなる。
【0070】
このように、定電流回路5a、5bに対しては、電流パスが確保されていないため動的な電流変化が生じ得るが、少なくとも送信回路の消費電流を低減することができるようになっている。
【0071】
上述の動作により、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路1bから定電流Ic(信号電流)がプッシュプル制御され、送信信号として伝送線路2に出力される。
【0072】
なお、本実施例においては、上記各スイッチ回路は、PMOS型、NMOS型のトランジスタを用いた場合について説明したが、同様の動作をするものであれば、他の素子、回路構成等に置き換えても同様の作用・効果を奏するのは勿論である。
【実施例4】
【0073】
以上の各実施例では、受信回路に伝送線路に対する反射波を抑制するためにインピーダンス整合したトランジスタを設けた構成について述べたが、本実施例では、受信した信号電流を電圧変換するための受信回路の抵抗をインピーダンス整合して、伝送線路に対する反射波を抑制する構成について述べる。
【0074】
図5は、本発明の一態様である実施例4に係るインタフェイス回路100cの要部構成を示す図である。なお、図中、送信回路1a、伝送線路2の構成は、実施例2と同様である。
【0075】
受信回路3aは、電源VDDに接続された第1の定電流回路9と、この第1の定電流回路9および伝送線路2と接地電位との間に接続された第1の抵抗11aと、電源VDDに接続された第2の定電流回路12と、この第2の定電流回路12と接地電位との間に接続された第2の抵抗14aと、第1の抵抗11aの抵抗端と第2の抵抗14aの抵抗端とに入力が接続されたコンパレータ15と、このコンパレータ15と出力に接続され、出力を波形整形し出力端子18から信号を出力するためのインバータ回路16、17と、を有する。
【0076】
第1の定電流回路9は、第2の定電流回路12と電源VDDを共通として電流ミラー回路を構成しており、第2の定電流回路12は、第1の定電流回路9の第1の定電流回路9の出力電流Izのm(m≧1)分の1に比例する大きさの電流Iz/mを出力するようになっている。
【0077】
第1の抵抗11aは、上述のように伝送線路2(インピーダンスRs=50Ω)とインピーダンス整合するように抵抗値Rが調整され(ここでは、R=Rs=50Ω)、伝送線路2への反射波の発生を抑制するようになっている。
【0078】
第2の抵抗14aは、第1の抵抗11aのm倍の抵抗値mRを有し、第2の定電流回路12により生成された定電流Iz/mを電圧(基準電圧Vref=IzR)に変換するようになっている。この第2の抵抗14aの抵抗端とコンバータ15の入力とが接続されており、この抵抗端に発生する基準電圧がコンパレータ15に入力される。このmの値を調整(大きく)することにより、第2の抵抗14aにおける電力消費を低減することができるようになっている。
【0079】
コンパレータ15は、第1の抵抗の電位11aと第2の抵抗14aの電位とを比較し所定の信号を出力する。
【0080】
次に、以上のような構成を有するインタフェイス回路100cの動作、特に、受信回路3aの動作を詳細に説明する。
【0081】
先ず、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路1aから定電流Ic(信号電流)がプッシュプル制御され、送信信号として伝送線路2に出力される。以下、既述の実施例と同様に、入力端子4に入力される所定の信号が“1”の場合と、“0”の場合とに分けて説明する。
【0082】
所定の信号入力が“1”、すなわち入力がHighの場合は、定電流回路5aで生成した定電流Icが伝送線路2を伝送し入力端子8から受信回路3aに印加され、送信回路1がプッシュ状態となる。
【0083】
これにより、受信回路3aでは、入力された定電流Icと第1の定電流回路9により生成された定電流Izとが第1の抵抗11aで電圧Vpush(=Iz×R+Ic×R)に変換される。
【0084】
この電圧Vpush と電圧Vref(基準電圧)とがコンパレータ15により比較され、電圧Vpushが電圧Vrefよりも高いため、Highの状態の信号が出力される。
【0085】
一方、所定の信号入力が“0”、すなわち入力がLowの場合は、定電流回路5bが伝送線路2と導通状態になることにより、受信回路3a側の電流が引っ張られて、受信回路3aから定電流Icが伝送線路2を伝送し送信回路1aの出力端子7に流れ込んで、送信回路1aがプル状態となる。
【0086】
これにより、受信回路3aでは、入力端子8から流出した定電流Icと第1の定電流回路9により生成された定電流Izとの差分の電流が第1の抵抗11aで電圧Vpull(=Iz×R−Ic×R)に変換される。
【0087】
そして、コンパレータ15は、電圧Vpullと電圧Vref(基準電圧)とを比較し、電圧Vpullが電圧Vrefよりも低いため、Lowの状態の信号を出力する。
【0088】
ここで、以上のようにして生成されたコンパレータ15の入力電圧の波形は、図2と同様になる。したがって、実施例1と同様に、コンパレータ15の出力信号に対する電源電圧変動、製造ばらつき、温度変化の影響の低減をも図ることができるようになっている。
【0089】
以上のように、本実施例に係るインタフェイス回路によれば、実施例1と同様に、伝送線路とインピーダンス整合し、伝送された信号を電圧変換した値とこの信号の振幅の中心に位置するように設定された基準電圧値とを比較し信号を出力する受信回路を備えているので、出力信号に対する電源電圧変動の影響、製造ばらつき、温度変化の影響の低減を図ることができる。さらに、実施例1と比較して、第1の定電流回路9の電流Izの値をインピーダンス整合のために調整する必要がなく、回路設計を容易にすることができる。
【0090】
なお、上記実施例4においては、送信回路として実施例2に記載のものを選択して説明したが、実施例1または実施例3に記載の送信回路を適用することができるのは勿論である。
【0091】
また、以上の各実施例においては、受信回路側の電力消費を低減するため、mの値は1以上であるとして説明したが、mの値が1未満であっても、少なくとも出力信号に対する電源電圧変動の影響の低減を図ることができるのは勿論である。
【0092】
また、以上の各実施例においては、送信回路側の電圧源VDDと受信回路側の電圧源VDDとは共通であってもよいし、別々に設けられていてもよい。
【図面の簡単な説明】
【0093】
【図1】本発明の一態様である実施例1に係るインタフェイス回路の要部構成を示す図である。
【図2】本発明の一態様のコンパレータの入力電圧の波形を示す図である。
【図3】本発明の一態様である実施例2に係るインタフェイス回路の要部構成を示す図である。
【図4】本発明の一態様である実施例3に係るインタフェイス回路の要部構成を示す図である。
【図5】本発明の一態様である実施例4に係るインタフェイス回路の要部構成を示す図である。
【符号の説明】
【0094】
1、1a、1b 送信回路
2 伝送線路
3、3a 受信回路
4 入力端子
5a、5b 定電流回路
6 プッシュプル回路
7 出力端子
8 入力端子
9 第1の定電流回路
10 第1のトランジスタ
11、11a 第1の抵抗
12 第2の定電流回路
13 第2のトランジスタ
14、14a 第2の抵抗
15 コンパレータ
16 インバータ
17 インバータ
18 出力端子
19 トランジスタ
20 トランジスタ
21 トランジスタ
22 トランジスタ
23 第1の抵抗
24 第2の抵抗
25 インバータ
26 トランジスタ
27 トランジスタ
28 インバータ
100、100a、100b、100c インタフェイス回路




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013