米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社東芝

発明の名称 半導体メモリカード
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−4775(P2007−4775A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2006−126838(P2006−126838)
出願日 平成18年4月28日(2006.4.28)
代理人 【識別番号】100058479
【弁理士】
【氏名又は名称】鈴江 武彦
発明者 竹本 康男 / 奥村 尚久 / 西山 拓
要約 課題
本発明は、配線基板の一方の表面側が樹脂封止され、配線基板の側面が製品外観に露出する半導体メモリカードにおいて、配線基板とモールド樹脂との密着性を高めることを特徴とする。

解決手段
一方の表面上に複数の外部接続端子が形成された基板11と、基板の他方の表面上に形成され、基板の外周部の少なくとも一部の領域に開口15を有するソルダーレジスト膜14と、基板の他方の表面上に搭載されたメモリチップ17と、当該半導体メモリカードのパッケージを構成し、ソルダーレジスト膜14及びメモリチップ17を覆うように基板の他方の表面側を封止するモールド樹脂20を具備する。
特許請求の範囲
【請求項1】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第1の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、
前記配線基板の第2の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第2の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第2の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項2】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第1の表面上に複数の外部接続端子及び複数の配線が形成され、第2の表面上に複数の配線が形成された配線基板と、
前記配線基板の前記第2の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第2の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第2の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項3】
前記保護膜の開口は、前記外周部の連続した領域に形成されることを特徴する請求項1または2記載の半導体メモリカード。
【請求項4】
前記樹脂層は、前記保護膜の開口内において前記配線基板に接することを特徴する請求項1乃至3のいずれか1項記載の半導体メモリカード。
【請求項5】
前記保護膜がソルダーレジストであることを特徴する請求項1乃至4のいずれか1項記載の半導体メモリカード。
【請求項6】
前記配線基板は、端部から前記配線の端面が露出していないことを特徴する請求項1乃至5のいずれか1項記載の半導体メモリカード。
発明の詳細な説明
【技術分野】
【0001】
本発明は、配線基板上にメモリチップを搭載し、チップ搭載面を樹脂で封止することによりパッケージを構成した半導体メモリカードに関する。
【背景技術】
【0002】
近年、パーソナルコンピュータ、PDA、デジタルカメラ、携帯電話等の様々な携帯用電子機器においては、リムーバル記憶デバイスの1つである半導体メモリカードが多く用いられている。半導体メモリカードとしては、PCカード、及び小型のSDカード(登録商標)が注目されている。さらに、最近では、配線基板の一方の表面上に外部接続端子を形成し、配線基板の他方の表面上にメモリチップやコントローラチップを搭載し、チップ搭載面をモールド樹脂で封止してパッケージを構成することにより、より小型化された半導体メモリカードが実用化されている。このように、より小型化が図られた半導体メモリカードでは、配線基板の側面が製品外観に露出している。また、配線基板の両面には、外部接続端子の他に多数の配線が形成されており、これら配線相互のショート事故を防ぐ目的で、ソルダーレジストと呼ばれている保護膜が被覆されている。パッケージを構成するモールド樹脂部材は、配線基板の一方の表面上を被覆するソルダーレジストを覆うように形成される。
【0003】
従来の半導体メモリカードは、側面が露出する外周部を含む配線基板のほぼ全面がソルダーレジストで被覆されている。カード外周部では、ソルダーレジストとモールド樹脂とが密着しているが、両者は互いに平滑な面で接しているために密着強度はあまり高くない。このため、外形加工中に配線基板とモールド樹脂とが剥離して基板側面にいわゆる口開きが発生し、不良となる問題がある。
【0004】
なお、特許文献1には、チップ搭載用基板裏面の下面配線のソルダーレジスト膜の開口部に露出するパッド領域が外部接続端子として機能し、チップ搭載用基板に形成された封止用貫通穴内に封止樹脂が充填され、アンカー効果により封止樹脂とチップ搭載用基板の接合力を高めるようにした半導体装置が記載されている。
【特許文献1】特開2000−124344
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる半導体メモリカードを提供することである。
【課題を解決するための手段】
【0006】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第1の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、前記配線基板の第2の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第2の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第2の表面側を封止する樹脂層を具備している。
【0007】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第1の表面上に複数の外部接続端子及び複数の配線が形成され、第2の表面上に複数の配線が形成された配線基板と、前記配線基板の前記第2の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第2の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第2の表面側を封止する樹脂層を具備している。
【発明の効果】
【0008】
本発明の半導体メモリカードよれば、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる。
【発明を実施するための最良の形態】
【0009】
以下、図面を参照して本発明を実施の形態により説明する。
【0010】
図1は、本発明の第1の実施の形態に係る半導体メモリカードの断面図を示している。図中、11は、例えばエポキシ樹脂、ガラスエポキシ樹脂等で構成された絶縁性の基板である。この基板11の両面上に複数の外部接続端子及び配線等の導電体パターンが形成されることで配線基板が構成されている。図1では、基板11の一方の表面上に複数の配線12、及び複数の電極パッド13が形成されている状態を示している。基板11のメモリチップが搭載されない側である他方の表面上にはソルダーレジスト14が全面に被覆されている。他方、基板11のメモリチップ搭載側である一方の表面上には、基板11の外周部の一部領域及び電極パッド13上を除いて、ソルダーレジスト14が被覆されている。基板11の外周部においてソルダーレジスト14が被覆されていない領域は開口15で示されている。さらに、基板11の一方の表面上には、絶縁性の接着シート16を介してメモリチップ17が接着されている。通常、メモリチップ17上には、メモリチップ17の動作を制御するコントローラチップが積層されるが、図1では図示を省略している。
【0011】
メモリチップ17上には複数の電極パッド18が形成されている。そして、メモリチップ17上の複数の電極パッド18と、基板11上に形成された複数の電極パッド13とが金属ワイヤ19により電気的に接続されている。さらに、基板11のチップ17搭載面側にはパッケージを構成するモールド樹脂20が形成されている。
【0012】
ここで、モールド樹脂20を形成する際のモールド工程の際に、ソルダーレジスト14が被覆されていない開口15を埋めるようにモールド樹脂20が入り込み、基板外周部の一部領域では、基板11とモールド樹脂20とが直接に接触する。
【0013】
図2は、図1中の基板11のチップ搭載面側の平面図を示している。図2中、ソルダーレジスト14が被覆されている領域には斜線を施している。ソルダーレジスト14が被覆されていない部分は、基板11の外周部の一部領域に形成された開口15と、メモリチップ17上の電極パッド18と接続される基板11上の電極パッド13、及びメモリチップ17以外の部品、例えばチップコンデンサやチップ抵抗を基板11上の電極パッドと接続するための電極パッド等を露出させるための開口21となっている。
【0014】
第1の実施の形態の半導体メモリカードでは、基板11の外周部の一部領域にソルダーレジスト14が被覆されていない開口15が形成されている。そして、この開口15内にモールド樹脂20が入り込み、基板外周部の一部領域において基板11とモールド樹脂20とが直接に接触する。この結果、ソルダーレジスト14が被覆されている部分と、被覆されていない部分とからなる凹凸によるアンカー効果により、基板11とモールド樹脂20の密着力が高まる。
【0015】
ところで、図2に示すような形状の基板は、図3の平面図に示すように、1枚の大きな基板11上に、複数個分の半導体メモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々のメモリカード40毎に切り出される。そして、個々のメモリカードの外形切り出し加工時に、基板11とモールド樹脂20の密着力が高まっているので、基板11の側面においてモールド樹脂20が剥離することによる不良の発生を防止することができる。
【0016】
図4は、図1中の基板11のチップ搭載面とは反対面の平面図である。基板11表面には、平面状の例えば8個の外部接続端子41が形成されている。これら8個の外部接続端子41は、基板11上に形成された配線及び金属ワイヤを介して、メモリチップやコントローラチップと電気的に接続されている。ここで、8個の外部接続端子41に対する信号の割り当ては、例えば、図4に示すようになっている。1番目の外部接続端子はデータ2(DATA2)に、2番目の外部接続端子はデータ3(DATA3)に、3番目の外部接続端子はコマンド(CMD)に、4番目の外部接続端子は電圧電圧(VDD)に、5番目の外部接続端子はクロック信号(CLK)に、6番目の外部接続端子は接地電圧(VSS)に、7番目の外部接続端子はデータ0(DATA0)に、8番目の外部接続端子はデータ1(DATA1)に、それぞれ割り当てられている。
【0017】
半導体メモリカードは、パーソナルコンピュータ等の様々なホスト器機に設けられたスロットに対して装着可能なように形成されている。ホスト器機に設けられたホストコントローラ(図示せず)は、これら8個の外部接続端子41を介して半導体メモリカードと各種信号及びデータを通信する。例えば、半導体メモリカードにデータが書き込まれる際には、ホストコントローラは書き込みコマンドを、3番目の外部接続端子(CMD)を介して半導体メモリカードにシリアルな信号として送出する。このとき、半導体メモリカードは、5番目の外部接続端子(CLK)に供給されているクロック信号に応答して、3番目の外部接続端子(CMD)に与えられる書き込みコマンドを取り込む。
【0018】
図5は、図1中の基板11のチップ搭載面に搭載されたチップと、チップと基板上の電極パッドとの間の接続状態を示す平面図である。
【0019】
ここでは、基板11上に、積層されたメモリチップとコントローラチップとが載置されている状態を示している。メモリチップ17は例えば1Gビットのメモリ容量を有するNAND型メモリチップである。メモリチップ17上にはコントローラチップ22が接着されている。メモリチップ17及びコントローラチップ22上の電極パッドと、基板11上の電極パッドとは、金属ワイヤ19によりボンディングされている。なお、図5では、メモリチップ17及びコントローラチップ22の他に、チップ部品、例えばチップコンデンサ23やチップ抵抗24等が基板11上の電極パッドに電気的に接続されている状態を示している。
【0020】
図6は、図1中の基板11のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図である。図3を用いて説明したように、半導体メモリカードは、1枚の大きな基板上に、複数個分のメモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々に切り出されることで形成される。上記配線パターンは、絶縁性の基板の全面に金属、例えばCuの膜を形成し、このCuに対して所望のパターン形状のメッキを施し、その後、エッチングすることにより形成される。そして、上記Cuに対してメッキを行う際に、基板11の外周部におけるソルダーレジスト14が被覆されていない図1中の各開口15に対応した領域に存在するCuに対してメッキを施さないことにより、その後のエッチング工程でこの領域には配線パターンが形成されなくなる。すなわち、これにより、配線パターンの端部が半導体メモリカードの外部に露出しないようにできる。これにより、配線パターンが外気に晒されることによる腐食等の発生を防止することができる。
【0021】
図7は、図1中の基板11のチップ非搭載面に形成された配線パターンの一具体例を示す平面図である。なお、図7では、図4とは異なり、基板11のチップ搭載面側から見た配線パターンを示している。ここで、上部の8箇所の方形上の配線部分は、図4中の外部接続端子41に相当する。また、下部のTPと表示されている部分は、テスト用のパッドであり、実使用時にはテープ等でシールされる。
【0022】
ところで、基板11上に形成されたCuの膜に対して電解メッキを施す場合、Cuの膜に電位を与える必要がある。このため、図8の平面図に示すように、個々に切り出し加工される前の基板には、配線、特にメッキが必要な電極パッドに電位を与えるためのメッキ用給電線51がメモリカードの周囲に形成される。電解メッキが施こされ、半導体チップの搭載、金属ワイヤによるボンディング、樹脂モールドが行われた後に、個々のメモリカード毎に基板11の外形線に沿って切り出し加工される。図8は、切り出し加工前の基板に形成された電極パッド及び配線パターンの一具体例を示す平面図であり、切り出し加工後の基板の外形線が符号52で示されている。切り出し加工の際に、メッキ用給電線51が外形線52の箇所で切断されるので、完成後に製品側面にメッキ用給電線51の端面が露出する。メッキ用給電線51の端面が製品側面に露出すると、外部からのノイズや静電気の影響を受け易くなり、メモリチップの誤動作、データ破壊が生じる。従って、メッキ用給電線51を形成することは好ましくない。
【0023】
次に、メッキ用給電線を形成しないでメッキを行うことにより、メッキ用給電線の端面が製品側面に露出しないようにする方法について説明する。
【0024】
図9(a)〜(i)は、本発明の第2の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図である。なお、この場合、図3に示すように、1枚の大きな基板上に複数個分の半導体メモリカードが形成された後に個々のカード毎に分離される。
【0025】
まず、図9(a)に示すように、基板11にスルーホール25が開口され、続いてCuメッキが施され、スルーホール25の内周面を含む基板11の両面上にCuからなる金属薄膜26が形成される。
【0026】
次に、図9(b)に示すように、基板11の両面がドライフィルム27でマスキングされ、露光・現像が行われることで、メッキが必要な箇所のドライフィルム27に開口28が形成される。
【0027】
次に、図9(c)に示すように、電解Auメッキが行われることにより、ドライフィルム27の開口28が形成されている位置の金属薄膜26上にAu膜29が形成される。このメッキの際に、従来のメッキ給電線に相当する部分の金属薄膜26上にはAu膜29は形成されない。Auメッキの後は、図9(d)に示すように、ドライフィルム27が剥離される。
【0028】
次に、図9(e)に示すように、所定の配線パターンを有するマスク層30が基板両面の金属薄膜26上に形成された後、図9(f)に示すように、このマスク層30を用いて基板両面の金属薄膜26が選択エッチングされる。このエッチングの際に、各カードの周辺部に位置する金属薄膜26が除去される。つまり、個々のカード毎に分離された際に、カードの周辺から金属薄膜26が露出しないように金属薄膜26が選択エッチングされる。この後、図9(g)に示すように、マスク層30が剥離される。この工程により、基板11の両面上にCuからなる複数の配線12、及び表面上にAu膜が形成されている電極パッド13が形成される。
【0029】
この後、図9(h)に示すように、基板11の両面上にソルダーレジスト14が印刷により形成された後、さらに、図9(i)に示すように、基板11の外周部の一部領域及び電極パッド13上のソルダーレジスト14が除去される。この後は、基板11上に半導体チップが搭載され、金属ワイヤによるボンディングが行われた後、樹脂モールド工程が行われ、さらに個々のメモリカード毎に切り出し加工される。
【0030】
図10は、上記のような方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図であり、図11は完成後の半導体メモリカードの一部の断面を示している。なお、図11において図1と対応する箇所には同じ符号を付してその説明は省略する。
【0031】
上記の方法によれば、メモリカードの周囲にメッキ用給電線を形成する必要がないので、製品側面にメッキ用給電線(配線の一部)の端面が露出することがなくなる。この結果、外部からのノイズや静電気の影響を受け難くすることができ、メモリチップの誤動作、データ破壊を防止することができる。
【0032】
さらに、基板上にメッキ用給電線を形成しなくてもよいので、配線を形成できる領域が増え、配線長を長くしかつ配線幅を太くすることができて、配線引き回しの最適化を図ることができる。あるいは、図10に示すように、基板11上の空きスペースにGNDプレーン53等を配置することにより、電気的特性面でも有利になる。
【0033】
なお、上記説明では、Cuからなる金属薄膜26上に電解メッキによりAu膜29を形成する場合を説明したが、これはAu膜の他に種々のメッキ膜、例えばNi−Au膜を形成してもよい。
【0034】
図12は、本発明の第3の実施の形態に係る半導体メモリカードで使用される基板11の平面図を示している。第1の実施の形態の半導体メモリカードでは、基板11の外周部の一部領域にソルダーレジスト14が被覆されていない開口15が形成される場合を説明した。
【0035】
これに対し、第3の実施の形態のメモリカードでは、基板11の外周部の連続した領域にソルダーレジスト14が被覆されていない開口15が形成される。
【0036】
このような構成によれば、基板11とモールド樹脂20の密着力がより高まり、基板11側面においてモールド樹脂20が剥離することによる不良の発生を防止することができる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施の形態に係る半導体メモリカードの断面図。
【図2】図1中の基板のチップ搭載面側の平面図。
【図3】第1の実施の形態に係る半導体メモリカードの製造工程の一部を示す平面図。
【図4】図1中の基板のチップ搭載面とは反対面の平面図。
【図5】図1中の基板のチップ搭載面に搭載されたチップと基板上の電極パッドとの間の接続状態を示す平面図。
【図6】図1中の基板のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図。
【図7】図1中の基板のチップ非搭載面に形成された配線パターンの一具体例を示す平面図。
【図8】メッキ用給電線を有する基板の平面図。
【図9】本発明の第2の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図。
【図10】第2の実施の形態の方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図。
【図11】第2の実施の形態の方法により形成される半導体メモリカードの一部の断面図。
【図12】本発明の第3の実施の形態に係る半導体メモリカードで使用される基板の平面図。
【符号の説明】
【0038】
11‥基板、12‥配線、13‥電極パッド、14‥ソルダーレジスト、15‥開口、16‥接着シート、17‥メモリチップ、18‥電極パッド、19‥金属ワイヤ、20‥モールド樹脂。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013