米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 固体撮像装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−142686(P2007−142686A)
公開日 平成19年6月7日(2007.6.7)
出願番号 特願2005−332208(P2005−332208)
出願日 平成17年11月16日(2005.11.16)
代理人 【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
発明者 村田 隆彦 / 山口 琢己 / 春日 繁孝 / 山田 隆善
要約 課題
信号出力の高速化を実現することが可能な2次元の固体撮像装置を提供する。

解決手段
複数の画素を行列状に配置してなる画素領域1と、画素の列毎に設けられ、画素の列の画素信号を蓄積する第1容量素子2a及び第2容量素子2bと、容量素子の画素信号を伝達する第1水平信号線3a及び第2水平信号線3bと、水平信号線と接続された共通信号線6と、容量素子から水平信号線への画素信号の読み出しを制御する走査タイミング発生部4及びスイッチ部7と、水平信号線を選択し、水平信号線から共通信号線6に画素信号を出力させる外部出力タイミング発生部5及びスイッチ部8とを備え、走査タイミング発生部4及びスイッチ部7と外部出力タイミング発生部5及びスイッチ部8とは、容量素子から水平信号線に画素信号を読み出す時間が水平信号線から共通信号線6に画素信号を出力させる時間よりも長くなるように、画素信号の読み出し及び出力を制御する。
特許請求の範囲
【請求項1】
光電変換を行う複数の画素を行列状に配置してなる画素領域と、
それぞれ前記画素の列毎に設けられ、対応する前記画素の列の画素信号を蓄積する複数の蓄積素子と、
それぞれ異なる前記蓄積素子と接続され、前記蓄積素子の画素信号を伝達する複数の信号線と、
前記複数の信号線と接続され、前記蓄積素子の画素信号を伝達する共通信号線と、
前記蓄積素子から前記信号線への画素信号の読み出しを制御する読み出し制御手段と、
前記複数の信号線のいずれかを選択し、選択された前記信号線から前記共通信号線に画素信号を出力させる出力制御手段とを備え、
前記読み出し制御手段及び前記出力制御手段は、前記蓄積素子から前記信号線に画素信号を読み出す期間が前記信号線から前記共通信号線に画素信号を出力させる期間よりも長くなるように、画素信号の読み出し及び出力を制御する
ことを特徴とする固体撮像装置。
【請求項2】
前記読み出し制御手段は、前記蓄積素子から前記信号線への画素信号の読み出しを開始する時期が前記複数の蓄積素子のそれぞれで異なり、かつ前記蓄積素子から前記信号線への画素信号の読み出し期間が前記複数の蓄積素子のそれぞれで同じになるように、画素信号の読み出しを制御し、
所定の前記蓄積素子から読み出しを開始してから前記所定の蓄積素子の次に読み出しが行われる前記蓄積素子から読み出しを開始するまでの時期のずれは、前記蓄積素子から前記信号線に画素信号を読み出す期間よりも短い
ことを特徴とする請求項1に記載の固体撮像装置。
【請求項3】
前記読み出し制御手段及び前記出力制御手段は、前記信号線から前記共通信号線に画素信号を出力させる期間と前記時期のずれとが等しくなるように、画素信号の読み出し及び出力を制御する
ことを特徴とする請求項2に記載の固体撮像装置。
【請求項4】
前記読み出し制御手段は、前記複数の蓄積素子からの画素信号の読み出しが前記複数の蓄積素子の並んでいる順で開始されるように、画素信号の読み出しを制御する
ことを特徴とする請求項3に記載の固体撮像装置。
【請求項5】
前記読み出し制御手段は、前記蓄積素子と前記信号線との間に設けられたスイッチと、前記スイッチのオン・オフを制御する制御信号を生成するシフトレジスタとから構成される
ことを特徴とする請求項4に記載の固体撮像装置。
【請求項6】
前記画素は、色分離機能を有し、
前記複数の蓄積素子は、異なる色の光を光電変換して得られた画素信号を蓄積する
ことを特徴とする請求項3に記載の固体撮像装置。
【請求項7】
前記固体撮像装置は、さらに、異なる色の光を光電変換して得られた画素信号を前記複数の蓄積素子のいずれに蓄積させるか振り分ける振り分け手段を備える
ことを特徴とする請求項6に記載の固体撮像装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、固体撮像装置に関し、特に高速信号読み出しにおいて共通信号線から画素信号を読み出すタイミングを発生する高速動作する走査回路を必要としない回路構成に関する。
【背景技術】
【0002】
近年、固体撮像装置はデジタルカメラやスキャナ等の入力部に用いられ、固体撮像装置には高速な画像読み取りが要求されている。このような要求に対応するために、行列状に画素が配列された2次元のMOS型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くする方法、及び複数の出力を設けたマルチ出力構成を採用する方法等が提案されている。また、スキャナに用いられるラインセンサから構成される固体撮像装置では、複数のラインセンサの駆動開始周期をずらしてラインセンサから画素信号を読み出す方法等が提案されている。
【0003】
以下、図11及び図12を参照しながら、特許文献1に示されている、複数のラインセンサの駆動開始周期をずらして画素信号を読み出す方法について説明する。
【0004】
図11は、従来の固体撮像装置としての密着型マルチチップイメージセンサ内の配線を示す図である。
【0005】
この固体撮像装置では、全ラインセンサ302−1、302−2、・・・、302−15が実装された基板304上の配線が各ラインセンサを独立に駆動し、また各ラインセンサの信号が各ラインセンサ専用の出力線に取り出されるようになっている。具体的には各ラインセンサの動作を開始させるスタートパルスφSP1〜15及び各ラインセンサを駆動するクロックパルスφCLK1〜15が全ラインセンサ302−1、302−2、・・・、302−15に直接入力しており、また各ラインセンサの信号が出力される基板304上の出力端子も全ラインセンサ302−1、302−2、・・・、302−15の個数分だけ用意されており、各々ラインセンサ単体の出力端子と接続されている。
【0006】
図12は、従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【0007】
ラインセンサ302−1はスタートパルスφSP1とクロックパルスφCLK1とで動作し、信号出力はスタートパルスφSP1とクロックパルスφCLK1とで設定されるタイミングで出力端子Vout1に出力される。同様に、ラインセンサ302−2はスタートパルスφSP2とクロックパルスφCLK2とで動作し、信号出力はスタートパルスφSP2とクロックパルスφCLK2とで設定されるタイミングで出力端子Vout2に出力され、ラインセンサ302−15はスタートパルスφSP15とクロックパルスφCLK15とで動作し、信号出力はスタートパルスφSP15とクロックパルスφCLK15とで設定されるタイミングで出力端子Vout15に出力される。スタートパルスφSP1〜15とクロックパルスCLK1〜15とはそれぞれのラインセンサの受光素子から信号を読み出す期間よりも短い所定の期間ずらされているため、出力端子Vout1〜15には図12に示されるように所定の期間ずれた信号が出力される。
【0008】
出力端子Vout1〜15の信号はパルスφSWW1〜15のタイミングに従って共通信号線A0〜Anで束ねられ、後段の信号処理回路へ伝えられる。このとき、共通信号線A0〜Anには図12に示すように期間第1画素にラインセンサ302−1、302−2、・・・、302−15の第1画素の信号が順次出力され、期間第2画素にラインセンサ302−1、302−2、・・・、302−15の第2画素の信号が順次出力され、期間最終画素にラインセンサ302−1、302−2、・・・、302−15の最終画素の信号が順次出力される。
【特許文献1】特開平8−242345号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
ところで、従来の2次元のMOS型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くし、走査回路を高速で動作させて信号出力の高速化を実現しようとした場合、良好な信号出力が得られなくなり、また動作が不安定になる。すなわち、従来の2次元のMOS型固体撮像装置では、画素信号が蓄積される複数の容量素子から1つの共通信号線に画素信号が読み出される構成となっているため、走査回路の動作周波数を高くするためには容量素子から共通信号線に画素信号を読み出すスピードを大きくすることが必要となる。その結果、容量素子から共通信号線に読み出された画素信号が安定する前に、共通信号線から画素信号が出力されることとなり、容量素子の画素信号に忠実な信号出力を得ることができなくなる。また、全ての容量素子について共通信号線への読み出しを高速で行う走査回路が必要になるため、動作が不安定になる。
【0010】
また、2次元のMOS型固体撮像装置では、複数の出力を設けたマルチ出力構成を採用して信号出力の高速化を実現しようとした場合、後段の処理回路数が多くなり回路規模が増大する。
【0011】
よって、従来の2次元のMOS型固体撮像装置では、信号出力の高速化を実現することができない。
【0012】
このとき、2次元のMOS型固体撮像装置における信号出力の高速化を実現するために、図11及び図12で示した固体撮像装置の技術を適用しようとした場合、次のような問題が生じる。すなわち、図11及び図12で示した固体撮像装置では、共通信号線A0〜Anに各チップ(ラインセンサ)の第1画素の信号(15信号)、第2画素の信号(15信号)、・・・、最終画素の信号(15信号)の順に信号が出力されるため、後段で信号の並び換えが必要となり、後段の処理回路が複雑になる。また、各ラインセンサは異なる出力端子に接続されるため、出力端子とラインセンサとをつなぐ配線がラインセンサの数だけ必要になり、配線面積が大きくなる。さらに、図12で示した駆動方法を2次元のMOS型固体撮像装置にそのまま利用することが困難である。よって、この方法でも、2次元のMOS型固体撮像装置における信号出力の高速化を実現することができない。
【0013】
そこで、本発明は、かかる問題点に鑑み、信号出力の高速化を実現することが可能な2次元の固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0014】
前記の目的を達成するため、本発明に係る固体撮像装置は、光電変換を行う複数の画素を行列状に配置してなる画素領域と、それぞれ前記画素の列毎に設けられ、対応する前記画素の列の画素信号を蓄積する複数の蓄積素子と、それぞれ異なる前記蓄積素子と接続され、前記蓄積素子の画素信号を伝達する複数の信号線と、前記複数の信号線と接続され、前記蓄積素子の画素信号を伝達する共通信号線と、前記蓄積素子から前記信号線への画素信号の読み出しを制御する読み出し制御手段と、前記複数の信号線のいずれかを選択し、選択された前記信号線から前記共通信号線に画素信号を出力させる出力制御手段とを備え、前記読み出し制御手段及び前記出力制御手段は、前記蓄積素子から前記信号線に画素信号を読み出す期間が前記信号線から前記共通信号線に画素信号を出力させる期間よりも長くなるように、画素信号の読み出し及び出力を制御することを特徴とする。
【0015】
これによって、容量素子等の蓄積素子から信号線に画素信号を読み出す時間を長くし、蓄積素子から読み出された画素信号が安定するのに要する期間を確保しつつ、共通信号線への信号出力を高速化することができる。従って、蓄積素子の画素信号に忠実な信号出力を得つつ、信号出力を高速化することが可能な2次元の固体撮像装置を実現することができる。さらに、蓄積素子から信号線への読み出しスピードを高速化すること無く、つまり全ての蓄積素子について共通信号線への読み出しを高速で行う走査回路を設けること無く、共通信号線への信号出力を高速化することができる。従って、動作の安定性を確保しつつ、信号出力を高速化することが可能な2次元の固体撮像装置を実現することができる。
【0016】
ここで、前記読み出し制御手段は、前記蓄積素子から前記信号線への画素信号の読み出しを開始する時期が前記複数の蓄積素子のそれぞれで異なり、かつ前記蓄積素子から前記信号線への画素信号の読み出し期間が前記複数の蓄積素子のそれぞれで同じになるように、画素信号の読み出しを制御し、所定の前記蓄積素子から読み出しを開始してから前記所定の蓄積素子の次に読み出しが行われる前記蓄積素子から読み出しを開始するまでの時期のずれは、前記蓄積素子から前記信号線に画素信号を読み出す期間よりも短くてもよいし、前記読み出し制御手段及び前記出力制御手段は、前記信号線から前記共通信号線に画素信号を出力させる期間と前記時期のずれとが等しくなるように、画素信号の読み出し及び出力を制御してもよい。
【0017】
これによって、画素信号が信号線に読み出されてから共通信号線に出力されるまでの期間を信号線毎に等しくすることができるので、全ての画素信号に対して安定期間に達した画素信号を出力させることが可能な2次元の固体撮像装置を実現することができる。
【0018】
また、前記読み出し制御手段は、前記複数の蓄積素子からの画素信号の読み出しが前記複数の蓄積素子の並んでいる順で開始されるように、画素信号の読み出しを制御してもよい。また、前記読み出し制御手段は、前記蓄積素子と前記信号線との間に設けられたスイッチと、前記スイッチのオン・オフを制御する制御信号を生成するシフトレジスタとから構成されてもよい。
【0019】
これによって、後段で画素信号の並び換えを行う必要が無くなるので、後段の処理回路を簡素にすることが可能な2次元の固体撮像装置を実現することができる。
【0020】
また、前記画素は、色分離機能を有し、前記複数の蓄積素子は、異なる色の光を光電変換して得られた画素信号を蓄積してもよいし、前記固体撮像装置は、さらに、異なる色の光を光電変換して得られた画素信号を前記複数の蓄積素子のいずれに蓄積させるか振り分ける振り分け手段を備えてもよい。
【0021】
これによって、色別の信号出力の高速化を可能にする2次元の固体撮像装置を実現することができる。
【発明の効果】
【0022】
本発明に係る固体撮像装置によれば、信号出力の高速化が可能な2次元の固体撮像装置を実現することができる。また、容量素子の画素信号に忠実な信号出力を得ることが可能な2次元の固体撮像装置を実現することができる。さらに、動作の安定性を確保することが可能な2次元の固体撮像装置を実現することができる。色別の信号出力の高速化を可能にする2次元の固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の実施の形態に係る固体撮像装置について、図面を参照しながら説明する。
【0024】
(第1の実施の形態)
図1、2は、本実施の形態の固体撮像装置の基本回路構成を示す図である。
【0025】
この固体撮像装置は、光電変換を行う複数の画素をn行m列状に配置してなる画素領域1と、画素の列毎に設けられ、対応する画素の列の画素信号を行単位で蓄積する複数の容量素子から構成される蓄積部2と、蓄積部2の画素信号を水平方向に伝達する複数の水平信号線で構成される水平信号線部3と、蓄積部2の画素信号を水平信号線部3に読み出すタイミングを決定する走査タイミング発生部4と、水平信号線の画素信号を共通信号線6に出力させるタイミングを決定する外部出力タイミング発生部5と、水平信号線部3と接続され、水平信号線により伝達された画素信号を外部に出力する共通信号線6と、蓄積部2と水平信号線部3との間に設けられ、走査タイミング発生部4によるオン・オフの制御を受けるスイッチ部7と、水平信号線部3と共通信号線6との間に設けられ、外部出力タイミング発生部5によるオン・オフの制御を受けるスイッチ部8とから構成される。
【0026】
蓄積部2は、画素の行方向に向かって順次並べられた、1グループとしての第1容量素子2a、2e、第2容量素子2b、2f、第3容量素子2c、2g、及び第4容量素子2d、2hから構成される。
【0027】
水平信号線部3は、第1容量素子2a、2eと接続され、第1容量素子2a、2eの画素信号を伝達する第1水平信号線3aと、第2容量素子2b、2fと接続され、第2容量素子2b、2fの画素信号を伝達する第2水平信号線3bと、第3容量素子2c、2gと接続され、第3容量素子2c、2gの画素信号を伝達する第3水平信号線3cと、第4容量素子2d、2hと接続され、第4容量素子2d、2hの画素信号を伝達する第4水平信号線3dとから構成される。
【0028】
スイッチ部7は、第1容量素子2a、2eと第1水平信号線3aとの間に接続された第1トランジスタ7a、7eと、第2容量素子2b、2fと第2水平信号線3bとの間に接続された第2トランジスタ7b、7fと、第3容量素子2c、2gと第3水平信号線3cとの間に接続された第3トランジスタ7c、7gと、第4容量素子2d、2hと第4水平信号線3dとの間に接続された第4トランジスタ7d、7hとから構成される。このとき、第1トランジスタ7a、7eのゲートは、走査タイミング発生部4からの信号線4a、4eにそれぞれ接続されている。同様に、第2トランジスタ7b、7fのゲートは信号線4b、4fに、第3トランジスタ7c、7gのゲートは信号線4c、4gに、第4トランジスタ7d、7hのゲートは信号線4d、4hに、それぞれ接続されている。よって、スイッチ部7は、第1容量素子2a、2eから第1水平信号線3a、第2容量素子2b、2fから第2水平信号線3b、第3容量素子2c、2gから第3水平信号線3c、及び第4容量素子2d、2hから第4水平信号線3dへの画素信号の読み出しを制御する読み出し制御手段を走査タイミング発生部4と共に構成する。
【0029】
スイッチ部8は、第1水平信号線3aと共通信号線6との間に接続された第5トランジスタ8aと、第2水平信号線3bと共通信号線6との間に接続された第6トランジスタ8bと、第3水平信号線3cと共通信号線6との間に接続された第7トランジスタ8cと、第4水平信号線3dと共通信号線6との間に接続された第8トランジスタ8dとから構成される。このとき、第5トランジスタ8aのゲートは外部出力タイミング発生部5からの信号線5aに接続されている。同様に、第6トランジスタ8bのゲートは信号線5bに、第7トランジスタ8cのゲートは信号線5cに、第8トランジスタ8dのゲートは信号線5dにそれぞれ接続されている。よって、スイッチ部8は、第1水平信号線3a、第2水平信号線3b、第3水平信号線3c及び第4水平信号線3dのいずれかを選択し、選択された水平信号線から共通信号線6に画素信号を出力させる出力制御手段を外部出力タイミング発生部5と共に構成する。
【0030】
図3は、走査タイミング発生部4の詳細な構成を示す図である。
走査タイミング発生部4は、シフトレジスタ11、12、13、14、15、16から構成される。シフトレジスタ11の出力端子19、20、21、22はそれぞれシフトレジスタ13、14、15、16の走査開始端子29、33、37、41に接続されている。シフトレジスタ12の出力端子25、26、27、28はそれぞれシフトレジスタ13、14、15、16のクロック端子30、34、38、42に接続されている。シフトレジスタ13の出力端子31、32は信号線4a、4eにそれぞれ接続されており、シフトレジスタ14の出力端子35、36は信号線4b、4fにそれぞれ接続されており、シフトレジスタ15の出力端子39、40は信号線4c、4gにそれぞれ接続されており、シフトレジスタ16の出力端子43、44は信号線4d、4hにそれぞれ接続されている。
【0031】
このとき、シフトレジスタ11、12、13、14、15、16には、図4に示されるようなパルスが印加される。すなわち、シフトレジスタ11の走査開始端子17には、期間Tのみハイレベルである駆動パルス50が印加され、シフトレジスタ12の走査開始端子23には、期間Tのハイレベル及びローレベルが繰り返される駆動パルス51が印加される。シフトレジスタ11、12のクロック端子18、24には、シフトレジスタ11、12をシフト動作させるための、期間Tよりも短い期間つまり期間Tの1/4の期間である期間t毎に立ち上がるクロックパルス52が印加される。シフトレジスタ13、14、15、16の走査開始端子29、33、37、41には、シフトレジスタ11の出力端子19、20、21、22からの出力パルス53、54、55、56がそれぞれ印加される。シフトレジスタ13、14、15、16のクロック端子30、34、38、42には、シフトレジスタ12の出力端子25、26、27、28からの出力パルス57、58、59、60がそれぞれ印加される。これにより、信号線4a〜4hには、期間Tのみハイレベルであるパルスが走査タイミング信号として期間tずれて順次出力される。
【0032】
図5は、外部出力タイミング発生部5の詳細な構成を示す図である。
外部出力タイミング発生部5は、シフトレジスタ61から構成される。シフトレジスタ61の出力端子64、65、66、67は、信号線5a、5b、5c、5dにそれぞれ接続されている。
【0033】
このとき、シフトレジスタ61の走査開始端子62には、図6に示されるような、期間T毎に期間tのハイレベルが繰り返される駆動パルス70が印加され、シフトレジスタ61のクロック端子63には、図6に示されるような、期間t毎に立ち上がるクロックパルス71が印加される。また、シフトレジスタ61の出力端子64、65、66、67には、図6に示されるような、期間T毎に期間tのハイレベルが繰り返される出力パルス72、73、74、75が期間tずれて順次出力される。なお、クロックパルス71は図4のクロックパルス52と同じものである。
【0034】
次に、上記構成を有する本実施の形態の固体撮像装置の動作について説明する。
図7は、走査タイミング発生部4からスイッチ部7に入力される信号のタイミングと蓄積部2から水平信号線部3への信号出力とを示すタイミングチャートである。図8は、外部出力タイミング発生部5からスイッチ部8に入力される信号のタイミングと水平信号線部3及び共通信号線6を伝達する信号とを示すタイミングチャートである。
【0035】
まず、信号線4aを期間Tのみハイレベルにする容量選択パルス81aが走査タイミング発生部4(シフトレジスタ13の出力端子31)から第1トランジスタ7aのゲートに印加される。第1トランジスタ7aはオン状態となり、第1容量素子2aに蓄積された画素信号が第1水平信号線3aに読み出される。
【0036】
次に、容量選択パルス81aに対して期間tだけ位相がずれた、信号線4bを期間Tのみハイレベルにする容量選択パルス81bが走査タイミング発生部4(シフトレジスタ14の出力端子35)から第2トランジスタ7bのゲートに印加される。第2トランジスタ7bはオン状態となり、第2容量素子2bに蓄積された画素信号が第2水平信号線3bに読み出される。
【0037】
次に、容量選択パルス81bに対して期間tだけ位相がずれた、信号線4cを期間Tのみハイレベルにする容量選択パルス81cが走査タイミング発生部4(シフトレジスタ15の出力端子39)から第3トランジスタ7cのゲートに印加される。第3トランジスタ7cはオン状態となり、第3容量素子2cに蓄積された画素信号が第3水平信号線3cに読み出される。
【0038】
次に、容量選択パルス81cに対して期間tだけ位相がずれた、信号線4dを期間Tのみハイレベルにする容量選択パルス81dが走査タイミング発生部4(シフトレジスタ16の出力端子43)から第4トランジスタ7dのゲートに印加される。第4トランジスタ7dはオン状態となり、第4容量素子2dに蓄積された画素信号が第4水平信号線3dに読み出される。
【0039】
次に、信号線5aを期間tのみハイレベルにする出力選択パルス91aが外部出力タイミング発生部5(シフトレジスタ61の出力端子64)から第5トランジスタ8aのゲートに印加される。第5トランジスタ8aはオン状態となり、第1水平信号線3aに読み出された画素信号が共通信号線6に出力される。その後、容量選択パルス81dに対して期間tだけ位相がずれた、信号線4eを期間Tのみハイレベルにする容量選択パルス81eが走査タイミング発生部4(シフトレジスタ13の出力端子32)から第1トランジスタ7eのゲートに印加される。第1トランジスタ7eはオン状態となり、第1容量素子2eに蓄積された画素信号が第1水平信号線3aに読み出される。
【0040】
次に、信号線5bを周期tのみハイレベルにする出力選択パルス91bが外部出力タイミング発生部5(シフトレジスタ61の出力端子65)から第6トランジスタ8bのゲートに印加される。第6トランジスタ8bはオン状態となり、第2水平信号線3bに読み出された画素信号が共通信号線6に出力される。その後、容量選択パルス81eに対して期間tだけ位相がずれた、信号線4fを期間Tのみハイレベルにする容量選択パルス81fが走査タイミング発生部4(シフトレジスタ14の出力端子36)から第2トランジスタ7fのゲートに印加される。第2トランジスタ7fはオン状態となり、第2容量素子2fに蓄積された画素信号が第2水平信号線3bに読み出される。
【0041】
次に、信号線5cを期間tのみハイレベルにする出力選択パルス91cが外部出力タイミング発生部5(シフトレジスタ61の出力端子66)から第7トランジスタ8cのゲートに印加される。第7トランジスタ8cはオン状態となり、第3水平信号線3cに読み出された画素信号が共通信号線6に出力される。その後、容量選択パルス81fに対して期間tだけ位相がずれた、信号線4gを期間Tのみハイレベルにする容量選択パルス81gが走査タイミング発生部4(シフトレジスタ15の出力端子40)から第3トランジスタ7gのゲートに印加される。第3トランジスタ7gはオン状態となり、第3容量素子2gに蓄積された画素信号が第3水平信号線3cに読み出される。
【0042】
最後に、信号線5dを期間tのみハイレベルにする出力選択パルス91dが外部出力タイミング発生部5(シフトレジスタ61の出力端子67)から第8トランジスタ8dのゲートに印加される。第8トランジスタ8dはオン状態となり、第4水平信号線3dに読み出された画素信号が共通信号線6に出力される。その後、容量選択パルス81gに対して期間tだけ位相がずれた、信号線4hを期間Tのみハイレベルにする容量選択パルス81hが走査タイミング発生部4(シフトレジスタ16の出力端子44)から第4トランジスタ7hのゲートに印加される。第4トランジスタ7hはオン状態となり、第4容量素子2hに蓄積された画素信号が第4水平信号線3dに読み出される。
【0043】
上記動作を行うことにより、共通信号線6には、第1水平信号線3a、第2水平信号線3b、第3水平信号線3c及び第4水平信号線3dの画素信号が順次出力され、図8に示すような外部出力信号が出力される。
【0044】
以上のように、本実施の形態の固体撮像装置においては、蓄積部2から水平信号線部3への画素信号の伝達は瞬時に行われないため、第1水平信号線3a、第2水平信号線3b、第3水平信号線3c及び第4水平信号線3dに読み出される画素信号の波形は、時定数を持った図7、8に示すような立ち上がりに時間のかかる波形となる。よって、第1水平信号線3a、第2水平信号線3b、第3水平信号線3c及び第4水平信号線3dには、所定の時間が経過した後で安定期間(図7、8の波形の太く示した部分)10a、10b、10c、10d、10e、10f、10g、10hに達する波形の画素信号が出力されるため、容量素子から画素信号を読み出す時間が短い場合、あるいは容量素子からの読み出しを開始してから直ぐに画素信号を共通信号線6に出力させる場合には、蓄積部2の画素信号に忠実な信号出力が得られない。しかしながら、本実施の形態の固体撮像装置においては、容量素子から画素信号を読み出している間に別の容量素子の読み出しを開始することで、容量素子から画素信号を読み出す時間を長くし、また容量素子からの読み出しを終える直前に画素信号を共通信号線6に出力させることで、画素信号の読み出しを開始してから画素信号を出力させるまでの時間を長くするので、蓄積部2の画素信号に忠実な信号出力が得られる。
【0045】
また、本実施の形態の固体撮像装置においては、複数の容量素子のそれぞれで等しい、容量素子から水平信号線に画素信号を読み出す時間、つまり期間Tが水平信号線から共通信号線6に画素信号を出力させる期間、つまり期間tよりも長く、4倍とされる。よって、走査タイミングの期間Tの1/4の期間である期間t毎に画素信号の出力が得られることになるので、走査タイミングの4倍の高速化が実現できる。その結果、信号出力の高速化が可能な2次元の固体撮像装置を実現することができる。
【0046】
また、本実施の形態の固体撮像装置においては、所定の容量素子から読み出しを開始してから所定の容量素子の次に読み出しが行われる容量素子から読み出しを開始するまでの時期のずれ、つまり容量素子から水平信号線に画素信号を読み出す時期の水平信号線毎(容量素子毎)のずれの期間は、1つの容量素子から画素信号を読み出す期間よりも短く、また1つの水平信号線から共通信号線6に画素信号を出力させる期間と等しいtである。よって、画素信号が水平信号線に読み出されてから共通信号線6に出力されるまでの期間を画素信号毎に等しくすることができるので、全ての画素信号に対して安定期間に達した画素信号を出力させることができる。
【0047】
また、本実施の形態の固体撮像装置においては、行方向に向かって順次並んだ、第1容量素子2a、2e、第2容量素子2b、2f、第3容量素子2c、2g、及び第4容量素子2d、2hの画素信号の第1水平信号線3a、第2水平信号線3b、第3水平信号線3c及び第4水平信号線3dへの読み出しは、行方向に並んでいる順で開始される。よって、後段で信号の並び換え等が必要無くなるので、後段の処理回路を簡素にすることが可能となる。
【0048】
(第2の実施の形態)
図9は、本実施の形態の固体撮像装置の基本回路構成を示す図である。以下、第1の実施の形態の固体撮像装置と異なる点を中心に説明する。
【0049】
この固体撮像装置では、画素領域101が色分離機能を有する複数の画素で構成されている。すなわち、画素領域101は、光入射面に4色(R、Gr、Gb、B)がベイヤ型の色配列で配置されたカラーフィルタが設けられた画素で構成されている。
【0050】
また、蓄積部102の第1容量素子及び第3容量素子と第2容量素子及び第4容量素子とは、異なる色の光を光電変換して得られた画素信号を蓄積する。すなわち、第1容量素子及び第3容量素子は、Gr及びBを光電変換して得られた画素信号を蓄積し、第2容量素子及び第4容量素子は、Gb及びRを光電変換して得られた画素信号を蓄積する。よって、水平信号線部3の第1水平信号線及び第3水平信号線はGr及びRを光電変換して得られた画素信号を伝達し、水平信号線部3の第2水平信号線及び第4水平信号線はGb及びBを光電変換して得られた画素信号を伝達する。
【0051】
上記構成を有する固体撮像装置においては、まず、画素領域101の2行目の画素からGr及びRを光電変換して得られた画素信号が読み出され、蓄積部102の対応する容量素子にそれぞれ蓄積される。すなわち、Grを光電変換して得られた画素信号が第1容量素子及び第3容量素子に蓄積され、Rを光電変換して得られた画素信号が第2容量素子及び第4容量素子に蓄積される。その後、共通信号線6にGrを光電変換して得られた画素信号、及びRを光電変換して得られた画素信号の順で信号出力が高速で行われる。
【0052】
続いて、画素領域101の3行目の画素からB及びGbを光電変換して得られた画素信号が読み出され、蓄積部102の容量素子に蓄積される。すなわち、Bを光電変換して得られた画素信号が第1容量素子及び第3容量素子に蓄積され、Gbを光電変換して得られた画素信号が第2容量素子及び第4容量素子に蓄積される。その後、共通信号線6にBを光電変換して得られた画素信号、及びGbを光電変換して得られた画素信号の順で信号出力が高速で行われる。これにより、共通信号線6への信号の出力の形式は2行目のGr、R、Gr、R、Gr、R・・・・、3行目のB、Gb、B、Gb、B、Gb・・・の繰り返しで出力される。
【0053】
(第3の実施の形態)
図10は、本実施の形態の固体撮像装置の基本回路構成を示す図である。以下、第1の実施の形態の固体撮像装置と異なる点を中心に説明する。
【0054】
この固体撮像装置では、画素領域101が色分離機能を有する複数の画素で構成されている。すなわち、画素領域101は、光入射面に4色(Gr、R、B、Gb)がベイヤ型の色配列で配置されたカラーフィルタが設けられた画素で構成されている。
【0055】
また、蓄積部112の第1容量素子、第2容量素子、第3容量素子及び第4容量素子は、異なる色の光を光電変換して得られた画素信号を蓄積する。すなわち、第1容量素子はGrを光電変換して得られた画素信号を蓄積し、第2容量素子はRを光電変換して得られた画素信号を蓄積し、第3容量素子はBを光電変換して得られた画素信号を蓄積し、第4容量素子はGbを光電変換して得られた画素信号を蓄積する。よって、水平信号線部3の第1水平信号線はGrを光電変換して得られた画素信号を伝達し、第2水平信号線はRを光電変換して得られた画素信号を伝達し、第3水平信号線はBを光電変換して得られた画素信号を伝達し、第4水平信号線はGbを光電変換して得られた画素信号を伝達する。
【0056】
さらに、画素領域101と蓄積部112との間には、Grを光電変換して得られた画素信号を第1容量素子に蓄積させ、Rを光電変換して得られた画素信号を第2容量素子に蓄積させ、Bを光電変換して得られた画素信号を第3容量素子に蓄積させ、Gbを光電変換して得られた画素信号を第4容量素子に蓄積させるように画素信号を振り分ける選択手段100が設けられている。
【0057】
さらに、画素領域101と蓄積部112との間には、信号切り替え機能を有し、Grを光電変換して得られた画素信号を第1容量素子に蓄積させ、Rを光電変換して得られた画素信号を第2容量素子に蓄積させ、Bを光電変換して得られた画素信号を第3容量素子に蓄積させ、Gbを光電変換して得られた画素信号を第4容量素子に蓄積させるように画素信号を振り分ける振り分け部110が設けられている。
【0058】
上記構成を有する固体撮像装置においては、まず、画素領域101の2行目及び3行目の画素、つまり合計2行分の画素からGr、R、B及びGbを光電変換して得られた画素信号が読み出され、振り分け部110で振り分けられて蓄積部112の対応する容量素子にそれぞれ蓄積される。すなわち、Grを光電変換して得られた画素信号が第1容量素子に蓄積され、Rを光電変換して得られた画素信号が第2容量素子に蓄積され、Bを光電変換して得られた画素信号が第3容量素子に蓄積され、Gbを光電変換して得られた画素信号が第4容量素子に蓄積される。その後、共通信号線6にGrを光電変換して得られた画素信号、Rを光電変換して得られた画素信号、Bを光電変換して得られた画素信号、及びGbを光電変換して得られた画素信号の順で信号出力が高速で行われる。これにより、共通信号線6への信号の出力の形式はGr、R、B、Gb・・・の繰り返しで出力される。
【0059】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【0060】
本発明は、固体撮像装置に有用であり、特に高速信号読み出しが必要とされる2次元のMOS型固体撮像装置に有用である。
【図面の簡単な説明】
【0061】
【図1】本発明の第1の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図2】同実施の形態の固体撮像装置の具体的な回路構成を示す図である。
【図3】同実施の形態の固体撮像装置の走査タイミング発生部の回路構成を示す図である。
【図4】同実施の形態の固体撮像装置の走査タイミング発生部を構成するシフトレジスタに印加される信号及びフトレジスタから出力される信号の波形を示す図である。
【図5】同実施の形態の固体撮像装置の外部出力タイミング発生部の回路構成を示す図である。
【図6】同実施の形態の固体撮像装置の外部出力タイミング発生部を構成するシフトレジスタに印加される信号及びシフトレジスタから出力される信号の波形を示す図である。
【図7】同実施の形態の固体撮像装置の走査タイミング発生部からスイッチ部7に入力される信号のタイミングと蓄積部から水平信号線部への信号出力とを示すタイミングチャートである。
【図8】同実施の形態の固体撮像装置の外部出力タイミング発生部からスイッチ部に入力される信号のタイミングと水平信号線部及び共通信号線を伝達する信号とを示すタイミングチャートである。
【図9】本発明の第2の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図10】本発明の第3の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図11】従来の画像読取装置としての密着型マルチチップイメージセンサ内のセンサアレイを示す図である。
【図12】従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【符号の説明】
【0062】
1、101 画素領域
2、102、112 蓄積部
2a、2e 第1容量素子
2b、2f 第2容量素子
2c、2g 第3容量素子
2d、2h 第4容量素子
3 水平信号線部
3a 第1水平信号線
3b 第2水平信号線
3c 第3水平信号線
3d 第4水平信号線
4 走査タイミング発生部
5 外部出力タイミング発生部
6 共通信号線
7、8 スイッチ部
7a、7e 第1トランジスタ
7b、7f 第2トランジスタ
7c、7g 第3トランジスタ
7d、7h 第4トランジスタ
8a 第5トランジスタ
8b 第6トランジスタ
8c 第7トランジスタ
8d 第8トランジスタ
10a、10b、10c、10d、10e、10f、10g、10h 安定期間
11、12、13、14、15、16、61 シフトレジスタ
17、23、29、33、37、41、62 走査開始端子
18、24、30、34、38、42、63 クロック端子
19、20、21、22、25、26、27、28、31、32、35、36、39、40、43、44、64、65、66、67 出力端子
50、51、70 駆動パルス
52、71 クロックパルス
53、54、55、56、57、58、59、60、72、73、74、75 出力パルス
110 振り分け部
302−1、302−2、302−15 ラインセンサ
304 基板




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013