米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 松下電器産業株式会社

発明の名称 電子回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−11449(P2007−11449A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2005−187983(P2005−187983)
出願日 平成17年6月28日(2005.6.28)
代理人 【識別番号】100097179
【弁理士】
【氏名又は名称】平野 一幸
発明者 木村 智生 / 森岩 俊博
要約 課題
待機状態移行時に、内部記憶部を効率的に活用して外部記憶部に記憶されるデータを転送し、更にプロセッサが退避データを使用可能となるようにアドレスを制御して、消費電力の削減と、処理効率の向上を実現する電子回路を提供する。

解決手段
通常状態と待機状態とで動作する電子回路1であって、プロセッサ2と、複数の内部記憶部3〜6と、複数の内部記憶部3〜6のそれぞれに対して電力の供給と非供給を切り替える電力供給切り替え部7と、待機状態に移行する場合に、電子回路の外部に設けられている外部記憶部21に記憶されている所定の退避データを複数の内部記憶部3〜6の内、少なくとも一つの内部記憶部に転送する転送部8と、複数の内部記憶部3〜6のアドレス値を変換するアドレス制御部9を備える。
特許請求の範囲
【請求項1】
通常状態と待機状態とで動作する電子回路であって、
プロセッサと、
複数の内部記憶部と、
前記複数の内部記憶部のそれぞれに対して電力の供給と非供給を切り替える電力供給切り替え部と、
前記待機状態に移行する場合に、前記電子回路の外部に設けられている外部記憶部に記憶されている所定の退避データを前記複数の内部記憶部の内、少なくとも一つの内部記憶部に転送する転送部と、
前記複数の内部記憶部のアドレス値を変換するアドレス制御部を備える電子回路。
【請求項2】
前記転送部は、前記複数の内部記憶部の内、前記退避データの記憶に必要となる少なくとも一つの退避記憶部に、前記退避データを転送する請求項1記載の電子回路。
【請求項3】
前記アドレス制御部は、前記待機状態に移行する場合に、前記退避記憶部のアドレス値を、前記外部記憶部の前記プロセッサから見たアドレス値と同じアドレス値に変換する請求項1から2のいずれか記載の電子回路。
【請求項4】
前記退避データは、前記プロセッサで用いられるプログラムデータを含む請求項1から3のいずれか記載の電子回路。
【請求項5】
前記アドレス制御部は、前記プログラムを記憶する前記退避記憶部のアドレス値を、前記プログラムデータに含まれる絶対アドレス値と同じアドレス値に変換する請求項4記載の電子回路。
【請求項6】
前記電力供給切り替え部は、前記待機状態において、前記退避記憶部に対してのみ電力を供給する請求項1から5のいずれか記載の電子回路。
【請求項7】
前記プロセッサは、前記通常状態と前記待機状態を通知するモード信号を、前記転送部、前記アドレス制御部及び前記電力供給切り替え部の少なくとも一つに出力する請求項1から6のいずれか記載の電子回路。
【請求項8】
前記プロセッサは、前記退避データのデータ容量から前記複数の内部記憶部の内、前記退避記憶部となる内部記憶部を決定して決定結果を生成し、前記決定結果を前記転送部、前記アドレス制御部及び前記電力供給切り替え部の少なくとも一つに出力する請求項1から7のいずれか記載の電子回路。
【請求項9】
前記アドレス制御部は、前記決定結果により決定される退避記憶部のアドレス値を、前記外部記憶部の前記プロセッサから見たアドレス値と同じアドレス値に変換する請求項8記載の電子回路。
【請求項10】
前記電力供給切り替え部は、前記複数の内部記憶部の内、前記決定結果により決定される退避記憶部に対してのみ電力を供給する請求項8記載の電子回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、消費電力削減のために待機状態時に電力供給が停止される外部記憶部に記憶されているデータを、電子回路内部の記憶部を効率よく用いて退避させ、更に退避されたデータを待機状態中であってもプロセッサが使用できる電子回路に関するものである。
【背景技術】
【0002】
携帯電話などのバッテリなどで駆動される電子機器は、消費電力削減のために、待ち受け時などは、待機状態に移行する。待機状態である場合は、電子機器に含まれる電子回路で不要な部分に対する電力供給が停止され、動作電力に加えて、MOSトランジスタのリーク電流に起因する消費電力も削減される。このとき、消費電力の削減量を増加させるために、電子回路の外部記憶部への電力供給も削減される。
【0003】
ここで、外部記憶部への電力供給が停止される際に、電子回路内部に設けられた退避用の内部記憶部に、外部記憶部に記憶されているデータを退避させることが行われている。例えば、特許文献1は、待機状態時には、外部記憶部に記憶されているデータを、電子回路内部に存在するスキャン用SRAMに退避させる技術を開示している。
【0004】
しかしながら、スキャン用SRAMは、通常大規模であり、外部記憶部に記憶されているデータの退避用としては、不必要に大きい場合が多い。このため、待機状態中でも電力が供給されるスキャン用SRAMでの消費電力が大きくなり、待機状態であるにもかかわらず十分な消費電力削減が図れない問題があった。
【0005】
あるいは、スキャン用SRAMに対して、退避させるデータ量が非常に大きい場合には、データの退避が不十分となる問題があった。
【0006】
また、スキャン用SRAMにデータを退避させた場合には、プロセッサから見たアドレス値が変化してしまい、待機状態においては、プロセッサが退避させたデータを使用できない、特にプログラムデータを使用できない問題があった。
【0007】
このように、消費電力削減のための待機状態への移行時の、電力供給が停止される外部記憶部に記憶されているデータの退避において、内部記憶部の効率的かつ十分な活用がなされていない問題があった。
【0008】
加えて、内部記憶部に退避させられたデータを、待機状態中には、プロセッサが使用できないという問題があった。
【特許文献1】特開2002−196846号公報
【特許文献2】特開2001−135097号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
そこで本発明は、待機状態移行時に、内部記憶部を効率的に活用して外部記憶部に記憶されるデータを転送して、消費電力の削減と、処理効率の向上を実現する電子回路を提供することを目的とする。
【課題を解決するための手段】
【0010】
第1の発明に係る電子回路は、通常状態と待機状態とで動作する電子回路であって、プロセッサと、複数の内部記憶部と、複数の内部記憶部のそれぞれに対して電力の供給と非供給を切り替える電力供給切り替え部と、待機状態に移行する場合に、電子回路の外部に設けられている外部記憶部に記憶されている所定の退避データを複数の内部記憶部の内、少なくとも一つの内部記憶部に転送する転送部と、複数の内部記憶部のアドレス値を変換するアドレス制御部を備える。
【0011】
この構成により、待機状態となって、消費電力削減のために外部記憶部への電力を非供給とする場合でも、所定のデータを退避させることができる。結果として、電力削減と、待機状態中の最低限の動作確保が両立される。
【0012】
第2の発明に係る電子回路では、転送部は、複数の内部記憶部の内、退避データの記憶に必要となる少なくとも一つの退避記憶部に、退避データを転送する。
【0013】
この構成により、外部記憶部に記憶されているデータが効率的に退避される。
【0014】
第3の発明に係る電子回路では、アドレス制御部は、待機状態に移行する場合に、退避記憶部のアドレス値を、外部記憶部のプロセッサから見たアドレス値と同じアドレス値に変換する。
【0015】
この構成により、内部記憶部に退避させられたデータを、プロセッサが使用できる。このため、消費電力削減のための待機状態中であっても、プロセッサは最低限の動作を行うことができる。
【0016】
第4の発明に係る電子回路では、退避データは、プロセッサで用いられるプログラムデータを含む。
【0017】
この構成により、プログラムデータが待機状態中であっても、確実に退避させられる。
【0018】
第5の発明に係る電子回路では、アドレス制御部は、プログラムを記憶する退避記憶部のアドレス値を、プログラムデータに含まれる絶対アドレス値と同じアドレス値に変換する。
【0019】
この構成により、待機状態中であっても、プロセッサはプログラムデータを使用することができる。
【0020】
第6の発明に係る電子回路では、電力供給切り替え部は、待機状態において、退避記憶部に対してのみ電力を供給する。
【0021】
この構成により、消費電力が削減される。
【0022】
第7の発明に係る電子回路では、プロセッサは、通常状態と待機状態を通知するモード信号を、転送部、アドレス制御部及び電力供給切り替え部の少なくとも一つに出力する。
【0023】
この構成により、通常状態と待機状態の切り替わり時に必要な処理が確実に実行される。
【0024】
第8の発明に係る電子回路では、プロセッサは、退避データのデータ容量から複数の内部記憶部の内、退避記憶部となる内部記憶部を決定して決定結果を生成し、決定結果を転送部、アドレス制御部及び電力供給切り替え部の少なくとも一つに出力する。
【0025】
この構成により、事後的な変更にフレキシブルに対応して、待機状態に移行する際に、退避データが退避される。
【0026】
第9の発明に係る電子回路では、アドレス制御部は、決定結果により決定される退避記憶部のアドレス値を、外部記憶部のプロセッサから見たアドレス値と同じアドレス値に変換する。
【0027】
この構成により、待機状態中であっても、プロセッサはプログラムデータを使用することができる。
【0028】
第10の発明に係る電子回路では、電力供給切り替え部は、複数の内部記憶部の内、決定結果により決定される退避記憶部に対してのみ電力を供給する。
【0029】
この構成により、消費電力が最小限に抑えられる。
【発明の効果】
【0030】
本発明によれば、待機状態となるときに、通常は他の目的に使用されている複数の内部記憶部を、効率的に活用して外部記憶部の所定のデータを退避させることができる。このため、待機状態においては、外部記憶部や演算などの処理回路をはじめ、所定のデータの退避に用いられない内部記憶部への電力供給が停止されて、消費電力が削減される。
【0031】
また、待機状態において、所定のデータが退避させられた内部記憶部のアドレス値が、外部記憶部のプロセッサから見たアドレス値と同じアドレス値に変換されることで、待機状態中でも、プロセッサはプログラムデータなどの所定のデータを使用できる。
【0032】
以上により、リソースが有効活用されて消費電力が削減されつつ、電子回路の動作への影響も防止される。
【発明を実施するための最良の形態】
【0033】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【0034】
(実施の形態1)
図1は、本発明の実施の形態1における電子回路のブロック図である。
【0035】
電子回路1は、通常状態と待機状態とで動作する。ここで、通常状態は、電子回路1内部に設けられている演算回路や処理回路などが動作している状態であり、電子回路1及びその周辺回路(例えば、外部記憶部21)に対して電力が供給されている。
【0036】
これに対して、待機状態は、電子回路1内部に設けられている演算回路や処理回路が動作を停止する状態であり、電子回路1及びその周辺回路に対する電力供給が制限される。具体的には、電子回路1内部の最低限の回路などに対してのみ電力が供給され、これら以外に対しては、電力が供給されない。例えば、待機状態であっても動作の必要なプロセッサ2に対しては電力が供給されるが、演算などを行う処理回路10〜13に対しては電力が供給されない。なお、外部記憶部21に対しては、待機状態時においては、電力が供給されない。このように、待機状態に移行することで、消費電力が削減される。
【0037】
なお、電子回路1を備える電子機器が待機状態に移行する場合とは、携帯電話であれば、待ち受け中などである。
【0038】
電子回路1は、次の要素を備える。
【0039】
電子回路1を制御するプロセッサ2、複数の内部記憶部(第1内部記憶部3〜第4内部記憶部6)、電力供給切り替え部7、転送部8、及びアドレス制御部9などである。
【0040】
まず、各部の詳細について説明する。
【0041】
プロセッサ2は、電子回路1内部の処理回路10〜13などを制御する。このとき、プロセッサ2は、外部記憶部21に記憶されているプログラムデータを用いる。すなわち、プロセッサ2は、バス14を介して、外部記憶部21に記憶されているプログラムデータをロードし、プログラムデータに含まれる命令にしたがって、処理回路10〜13などに対して、演算命令などを出力する。
【0042】
プロセッサ2には、プログラムデータを用いて動作を行う回路全般が含まれる。
【0043】
また、プロセッサ2は、通常状態と待機状態を示すモード信号15を、電力供給切り替え部7、転送部8、アドレス制御部9に対して出力する。電力供給切り替え部7、転送部8、アドレス制御部9は、モード信号15により、電子回路1が通常状態と待機状態のいずれであるかを認識できる。
【0044】
なお、外部記憶部21は、プロセッサ2で使用されるプログラムデータなどの、種々のデータを記憶している。また、プロセッサ2は、バス14を介して、外部記憶部21に対してアクセス可能である。また、外部記憶部21は、ROMやRAMなどを含み、複数の記憶媒体から構成されてもよく、単数の記憶媒体から構成されても良い。
【0045】
次に、複数の内部記憶部3〜6について説明する。
【0046】
第1内部記憶部3〜第4内部記憶部6は、電子回路1に含まれるデータの記憶部である。図1では、電子回路1に4つの内部記憶部(第1内部記憶部3、第2内部記憶部4、第3内部記憶部5、第4内部記憶部6)が設けられているが、これ以外の個数でも良い。また、4つの内部記憶部を、ここでは第1内部記憶部3〜第4内部記憶部6と記載している。いずれも複数の内部記憶部の一つである。
【0047】
第1内部記憶部3〜第4内部記憶部6は、電子回路1に設けられたSRAMやDRAMなどのメモリであってもよく、フリップフロップなどで構成されるレジスタであっても良い。また、第1内部記憶部3〜第4内部記憶部6は、独立して設けられてもよく、特定の演算部に用いられる記憶部の一部、もしくは全部であってもよい。
【0048】
例えば、図1では、第1内部記憶部3は、処理回路10に用いられる記憶部である。同様に、第2内部記憶部4は処理回路11に用いられる。第3内部記憶部5は、処理回路12に用いられ、第4内部記憶部6は、処理回路13に用いられる。
【0049】
このように、電子回路1が通常状態にある場合、複数の内部記憶部は、一般的に、演算などを行う処理回路などで用いられる。
【0050】
なお、後で述べるように、電子回路1が待機状態にある場合、第1内部記憶部3などの複数の内部記憶部3〜6には、外部記憶部21に記憶されている所定のデータ(以下、「退避データ」という)が転送される。複数の内部記憶部3〜6は、待機状態においては、退避データを記憶する役割を有する。
【0051】
また、複数の内部記憶部3〜6のそれぞれは、異なる記憶容量や、記憶方式などを有してもよい。
【0052】
次に、電力供給切り替え部7について説明する。
【0053】
電子回路1が通常状態にある場合には、電子回路1内部には、電力が供給される。このため、プロセッサ2、第1内部記憶部3〜第4内部記憶部6、処理回路10〜13、転送部8などに対して、電力が供給される。
【0054】
これに対して、電子回路1が待機状態にある場合には、電子回路1には、部分的に電力が供給される。例えば、待機状態においては、処理回路10〜13などには電力が供給されない。同様に、複数の内部記憶部3〜6の内、動作の不要な内部記憶部に対しても、電力が供給されない。
【0055】
ここで、電力供給切り替え部7は、複数の内部記憶部(第1内部記憶部3〜第4内部記憶部6)に対する、電力の供給と非供給を切り替える。
【0056】
電子回路1が通常状態である場合には、電力供給切り替え部7は、複数の内部記憶部3〜6への電力を供給する。一方、電子回路1が待機状態である場合には、電力供給切り替え部7は、電力供給を必要とする内部記憶部のみに電力を供給する。
【0057】
電力供給切り替え部7が、複数の内部記憶部3〜6のそれぞれに対する電力供給の切り替えを行うことで、待機状態における電子回路1の消費電力が削減される。
【0058】
なお、図1では、電力供給切り替え部7は、複数の内部記憶部3〜6に対する電力の供給/非供給を切り替えのみが示されているが、処理回路10〜13などに対する電力の供給/非供給を切り替えを含んでも良い。待機状態において、処理回路10〜13などへの電力が非供給となることで、待機状態での消費電力は更に低減する。
【0059】
図2には、電力供給切り替え部7の内部構成が示される。図2は、本発明の実施の形態1における電力供給切り替え部の内部ブロック図である。
【0060】
電力信号30は、電力供給切り替え部7内部のスイッチ31に入力する。スイッチ31は、プロセッサ2から出力されるモード信号15に基づいて、オン/オフを切り替える。
【0061】
スイッチ31は、電子回路1内部に設けられた複数の内部記憶部3〜6のそれぞれに対応して設けられている。図1、図2では、第1内部記憶部3〜第4内部記憶部6の4つの内部記憶部が設けられているので、スイッチ31も4つ設けられる。
【0062】
なお、スイッチ31は、アナログスイッチ、MOSスイッチなどでもよい。また、スイッチ以外であっても、電力信号30の供給を切り替える機能を有するものであれば何でも良い。
【0063】
また、電力の供給と非供給の切り替えが不要である内部記憶部に対応するスイッチ31は、省略されて良い。
【0064】
次に、転送部8について説明する。
【0065】
転送部8は、電子回路1が待機状態に移行する場合に、外部記憶部21に記憶されている退避データを複数の内部記憶部3〜6の内、退避データの容量に応じて必要となる少なくとも一つの内部記憶部に転送する。転送部8は、バス14を介して退避データを転送する。
【0066】
後で説明するように、待機状態に移行する場合には、消費電力削減のために外部記憶部21への電力が供給されない。このため、電力が供給されない待機状態の期間は、外部記憶部21に記憶されているデータの使用ができない。
【0067】
しかしながら、外部記憶部21には、プロセッサ2で使用されるプログラムデータなど、待機状態中であっても必要となる所定の退避データが記憶されている。
【0068】
このため、待機状態に移行する場合には、この退避データは、内部記憶部3〜6に転送される。このとき、、複数の内部記憶部3〜6の内で、退避データの記憶に必要となる少なくとも一つの内部記憶部(以下、「退避記憶部」という)に、退避データが転送される。
【0069】
また、転送部8は、通常状態に移行する際には、退避記憶部に退避させられた退避データを、外部記憶部21に転送する。これにより、プロセッサ2は、外部記憶部21に記憶されているプログラムデータなどのデータに対してアクセスを行うことができる。
【0070】
転送部8は、ダイレクト・メモリ・アクセス・コントローラ(以下、「DMAコントローラ」という)などで実現される。
【0071】
次に、アドレス制御部9について説明する。
【0072】
アドレス制御部9は、複数の内部記憶部3〜6のアドレス値を変換する。
【0073】
第1内部記憶部3から第4内部記憶部6のそれぞれは、プロセッサ2から見て異なるアドレス値の範囲を有している。このため、待機状態において、複数の内部記憶部3〜6に退避データが退避させられた場合には、退避データは、外部記憶部21に記憶されている状態と異なるアドレスに記憶されていることになる。
【0074】
このため、同じプログラムデータでありながら、待機状態中では、退避データは、異なるアドレス値を持つことになる。
【0075】
通常、プログラムデータには絶対アドレス値が含まれているため、プログラムデータが異なるアドレスに記憶されると、プロセッサ2は、このプログラムデータを使用できなくなる。
【0076】
アドレス制御部9は、このように退避させられた退避データを記憶する退避記憶部のアドレス値を、プロセッサ2から見た外部記憶部21と同じアドレス値に変換を行う。
【0077】
すなわち、プログラムデータに含まれる絶対アドレス値と同一になるように、退避記憶部のアドレス値を変換する。
【0078】
アドレス制御部9によるアドレス値の変換により、プロセッサ2は、退避記憶部に記憶されている退避データを、通常状態と同様に読み出して処理することができる。
【0079】
次に、電子回路1の動作について、図3を用いて説明する。図3は、本発明の実施の形態1における、退避データの退避を示す図である。
【0080】
プロセッサ2は、モード信号15を、電力供給切り替え部7、転送部8、アドレス制御部9に対して、モード信号15を出力する。モード信号15は、通常状態から待機状態への移行、及びその逆を通知する。
【0081】
このモード信号15により、転送部8は、退避データを退避記憶部に転送する。電力供給切り替え部7は、動作不要な回路への電力を非供給とする。アドレス制御部9は、後で述べるように、退避記憶部となる内部記憶部のアドレス値を変換する。
【0082】
図3に示されるように、外部記憶部21は、0番地から999番地までのアドレス値を有している。プログラムデータは、0番地から99番地までに記憶されている。
【0083】
第1内部記憶部3は、1000番地から1049番地までのアドレス値を有しており、第2内部記憶部4は、1050番地から1099番地までのアドレス値を有しているとする。
【0084】
通常状態においては、プロセッサ2は、外部記憶部21に記憶されているプログラムデータを使用する。プログラムデータは0番地から99番地に記憶されており、プログラムデータ内部には、このアドレス値に基づいた絶対アドレス値の要素が含まれる(例えば、1番地から10番地へのジャンプなど)。
【0085】
待機状態になると、プログラムデータは、退避データとして複数の内部記憶部3〜6の内、退避記憶部となる内部記憶部に転送される。プログラムデータは、0番地から99番地までの容量を必要とするので、第1内部記憶部3と第2内部記憶部4の2つが、退避記憶部となる。
【0086】
プログラムデータは、第1内部記憶部3と第2内部記憶部4に記憶される。この後、消費電力削減のために、外部記憶部21と第3内部記憶部5、第4内部記憶部6への電力は供給されない。電力供給切り替え部7は、第1内部記憶部3と第2内部記憶部4への電力を供給状態に、第3内部記憶部5と第4内部記憶部6への電力を非供給状態に切り替える。
【0087】
また、外部記憶部21への電力も非供給に切り替えることができ、消費電力が削減される。しかも、外部記憶部21に記憶されていた退避データは、処理回路10〜13などに用いられる複数の内部記憶部に転送されるため、待機状態中であっても、退避データが失われない。更に、複数の内部記憶部3〜6は、通常状態では、処理回路10〜13などに用いられ、待機状態では不使用となる記憶部であるので、電子回路1内部のリソースの有効活用が図られる。
【0088】
更に、電子回路1内部の処理回路10〜13など、動作不要の回路に対しても電力が供給されない。このように、動作不要の回路などに対する電力供給が制限されることで、待機状態における消費電力が削減される。
【0089】
この状態では、プロセッサ2から見て、プログラムデータは、1000番地から1099番地に記憶されていることになり、本来の0番地から99番地までに記憶されていることと異なる。
【0090】
アドレス制御部9は、待機状態においては、退避記憶部となっている第1記憶部3のアドレス値を0番地から49番地までに変換する。同様に、アドレス制御部9は、第2記憶部4のアドレス値を50番地から99番地までに変換する。このアドレス制御により、プロセッサ2は、通常状態と同じく、0番地から99番地までにプログラムデータが記憶されているものと扱える。結果として、待機状態であっても、プロセッサ2は、プログラムデータを使用した処理を行える。
【0091】
もちろん、プログラムデータの容量が大きい場合には、第1内部記憶部3と第2内部記憶部4のみでなく、第3内部記憶部5や第4内部記憶部6も、退避記憶部として利用される。
【0092】
図4には、通常状態と待機状態でのプロセッサ2から見た論理アドレスが示されている。図4は、本発明の実施の形態1における、電子回路のアドレスマップである。
【0093】
通常状態では、外部記憶部21などが図4に示されるようにアドレスを持っているのに対して、待機状態においては、第1内部記憶部3と第2内部記憶部4の論理アドレス値が、0番地から99番地までとして、プロセッサ2から扱われる。このような、アドレス値の変換により、プロセッサ2は、待機状態中でも退避させられたプログラムデータなどを使用できる。
【0094】
なお、退避データの容量や、退避記憶部となる内部記憶部やそのアドレス値などは、あらかじめ定められておいても良いが、必要に応じて計算されて定められても良い。
【0095】
例えば、プロセッサ2は、退避させるべき退避データの容量を基に、複数の内部記憶部3〜6の内、退避記憶部とすべき内部記憶部を決定する。プロセッサ2は、この決定した結果を、電力供給切り替え部7、転送部8、アドレス制御部9に出力する。
【0096】
電力供給切り替え部7は、退避記憶部と決定された内部記憶部以外の内部記憶部への電力を非供給にする。転送部8は、退避記憶部と決定された内部記憶部へ、退避データを、外部記憶部21から転送する。アドレス制御部9は、退避記憶部と決定された内部記憶部のアドレス値を、外部記憶部21のプロセッサ2からみたアドレス値と同じアドレス値に変換する。
【0097】
以上の処理は、退避データとするべきデータの容量が変化する場合に有効である。
【0098】
このように、退避データとするべきデータの容量が変化する場合であっても、プロセッサ2が、計算により退避記憶部を決定して、決定した結果を必要な要素に通知することで、フレキシブルな対応ができる。
【0099】
(実施の形態2)
次に、本発明の実施の形態2について説明する。
【0100】
図5、図6は、本発明の実施の形態2における電子回路の動作シーケンスを示す図である。
【0101】
図5は、通常状態から待機状態への移行における動作シーケンスを示している。
【0102】
まずステップ50にて、プロセッサ2は、モード信号15を出力する。このモード信号15により、通常状態から待機状態への移行、及びその逆が通知される。
【0103】
なお、通常状態と待機状態の変化の原因は、電子回路1内部の処理に応じたものでもよく、電子回路1外部からの処理に応じたものでもよい。例えば、電子回路1が用いられる電子機器を使用するユーザーからの、待機状態への移行要求に応じたものでも良い。
【0104】
次にステップ51にて、プロセッサ2は、退避データの転送に関する情報を設定する。例えば、複数の内部記憶部3〜6のいずれを退避記憶部とするのかに関する情報や、アドレス値の変換式などに関する情報である。
【0105】
次に、ステップ52にて、プロセッサ2は、転送部8に対して退避データの転送命令を出力する。転送部8は、転送命令に従って、外部記憶部21から退避記憶部へ、退避データを転送する。退避データが転送された状態は、図3に示される通りである。
【0106】
ステップ53にて、転送部8は、転送が完了したことをプロセッサ2に通知する。転送部8がDMAコントローラで実現されているときは、転送完了のステータス信号が、転送完了信号とされる。退避データの転送完了により、外部記憶部21への電力供給は停止されても良い状態となる。
【0107】
転送完了通知を受けたプロセッサ2は、ステップ54にて、アドレス制御部9に対して、アドレス変換命令を出力する。アドレス変換命令を受けたアドレス制御部9は、退避記憶部のアドレス値を、外部記憶部21のプロセッサ2から見たアドレス値と同じアドレス値に変換する。このアドレス変換により、プロセッサ2は、退避記憶部に記憶されている退避データを、通常状態と同じように取り扱うことができる。
【0108】
次に、ステップ55にて、プロセッサ2は、電力供給切り替え部7に対して、電力供給切り替え命令を出力する。命令を受けた電力供給切り替え部7は、退避記憶部以外の内部記憶部への電力を非供給とする。また、待機状態においては動作不要である処理回路10〜13などに対する電力も非供給とする。電力供給が制限されることで、待機状態中の消費電力が大きく削減される。
【0109】
電力供給切り替え部7は、電力供給切り替えの処理が完了すると、ステップ56にて、完了通知をプロセッサ2に出力する。プロセッサ2は、通常状態から待機状態への移行にかかわる一連の処理を終了する。
【0110】
以上の処理シーケンスにより、通常状態から待機状態への移行時に、データの破損や誤動作を防止できる。更に、当然ながら消費電力を削減しつつ、内部記憶部を有効に活用して退避データを記憶する。その上で、待機状態中であっても、プロセッサ2がプログラムデータなどを使用できる。
【0111】
次に、図6は、待機状態から移行状態への動作シーケンスを示している。
【0112】
まずステップ60にて、プロセッサ2は、モード信号15を出力し、待機状態から通常状態へ移行することを通知する。アドレス制御部9は、待機状態から通常状態への移行通知を受けて、アドレス値の変換を停止する。アドレス値変換の停止により、プロセッサ2は、外部記憶部21と複数の内部記憶部3〜6のアドレス値を、通常状態でのアドレス値として扱うことができる。
【0113】
次に、ステップ61にて、プロセッサ2は、電力供給切り替え部7に対して、電力供給切り替え命令を出力する。電力供給切り替え部7は、複数の内部記憶部3〜6への電力を供給状態に切り替える。また、他の処理回路や外部記憶部への電力供給も再開される。
【0114】
電力供給切り替え部7は、ステップ62にて、電力供給切り替えの完了通知を出力する。以上で、待機状態から通常状態への移行が完了する。
【0115】
以上の処理シーケンスにより、待機状態から通常状態への移行時の、誤動作などを防止できる。
【0116】
(実施の形態3)
次に、実施の形態3について説明する。
【0117】
図7は、本発明の実施の形態3における電子機器の斜視図である。
【0118】
図7には、電子機器の一例として携帯電話が示されている。携帯電話70は、電子回路1、外部メモリ21などを搭載している。電子回路1、および外部メモリ21の構成や動作は、実施の形態1、2で説明したものと同じである。
【0119】
携帯電話70は、折りたたみ可能となっており、折りたたみによる開閉を検知する開閉検知部71を備えている。開閉検知部71は、検知した開閉の状態を、電子回路1に通知する。
【0120】
電子回路1は、この開閉検知部71で検知された携帯電話の開閉を認識する。この、開閉の認識により、電子回路1は、通常状態と待機状態を認識する。
【0121】
携帯電話が折りたたまれた時は、開閉検知部71からの通知に従い、電子回路1は、待機状態であると判断する。携帯電話が開かれた時は、通話やメールなどの操作が行われるので、通常状態であると判断される。
【0122】
通常状態と待機状態の移行における、電子回路1の動作は実施の形態1と2で説明されたとおりである。
【0123】
このように、携帯電話が折りたたまれて待機状態となった場合は、消費電力が削減され、バッテリ72の動作時間が長くなる。また、電子回路1内部に設けられた複数の内部記憶部が有効に活用されて、回路規模を増加させること無く、待機状態が実現される。
【0124】
また、待機状態中でも、プロセッサはプログラムデータなどを使用することができる。
【0125】
このように、電子回路1が搭載される電子機器の任意の動作を用いることで、容易に通常状態と待機状態を切り替えることができる。
【0126】
なお、例えば電子機器がノートブック型パソコンである場合には、表示画面の折り畳みを利用して、通常状態と待機状態が判断されても良い。あるいは電子機器がデジタルカメラであれば、レンズの開閉を利用して、通常状態と待機状態が判断されても良い。
【産業上の利用可能性】
【0127】
本発明は、例えば、携帯端末などの消費電力削減と回路規模削減の両方が求められる電子機器等の分野において好適に利用できる。
【図面の簡単な説明】
【0128】
【図1】本発明の実施の形態1における電子回路のブロック図
【図2】本発明の実施の形態1における電力供給切り替え部の内部ブロック図
【図3】本発明の実施の形態1における、退避データの退避を示す図
【図4】本発明の実施の形態1における、電子回路のアドレスマップ
【図5】(本発明の実施の形態2における電子回路の動作シーケンスを示す図
【図6】本発明の実施の形態2における電子回路の動作シーケンスを示す図
【図7】本発明の実施の形態3における電子機器の斜視図
【符号の説明】
【0129】
1 電子回路
2 プロセッサ
3 第1内部記憶部
4 第2内部記憶部
5 第3内部記憶部
6 第4内部記憶部
7 電力供給切り替え部
8 転送部
9 アドレス制御部
10、11、12、13 処理回路
14 バス
21 外部記憶部




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013