米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> エルジー.フィリップス エルシーデー カンパニー,リミテッド

発明の名称 液晶表示装置のフリッカ防止調整方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−121485(P2007−121485A)
公開日 平成19年5月17日(2007.5.17)
出願番号 特願2005−310880(P2005−310880)
出願日 平成17年10月26日(2005.10.26)
代理人 【識別番号】100064447
【弁理士】
【氏名又は名称】岡部 正夫
発明者 永山 和由
要約 課題
アクティブマトリックス液晶表示装置のフリッカ防止調整方法を提供する。

解決手段
TFT素子の寄生容量(Cgs)が、ゲートライバからの距離につれて大きくなるよう構成されて共通電極電圧VCOMのフラット化を図っている液晶表示装置において、表示中央部のフリッカを防止するようVCOMの電圧レベルを設定し、その後表示周辺部のフリッカを防止するようゲート信号電圧のターンオン電圧Vghの大きさを調整することで、表示全域のフリッカを防止している。
特許請求の範囲
【請求項1】
第1と第2の基板間に配置された液晶、該第1の基板上でマトリックス状に配置された、表示領域を画成しているゲート線とデータ線、該第1の基板上で、該ゲート線とデータ線の交点各々に規定された画素領域内に形成された画素電極、該第1又は第2の基板上で、画素電極との間に液晶駆動電圧を印加するよう形成された共通電極、該表示領域の外側に設けられ、該ゲート線各々を順次走査するよう該ゲート線に信号を印加するゲートドライバ、該表示領域の外側に設けられ、該データ線各々にデータ信号を印加するデータドライバ、及び画素領域各々に設けられたTFT素子であって、該ゲート線上のゲート信号によってオンになったとき、該データ線上のデータ信号を該画素電極に印加するTFT素子とからなるアクティブマトリックス液晶表示装置であって、

該ゲートドライバの位置から遠くに配置されたTFT素子のゲート−ソース寄生容量が、近くに配置されたTFT素子のゲート−ソース寄生容量より大きくなるよう形成されているアクティブマトリックス液晶表示装置のフリッカ調整方法において、

該液晶表示装置の表示部の中央部でのフリッカを防止するよう、該共通電極の電圧VCOMの電圧レベルを調整して、該電圧レベルを設定し、そして

該液晶表示装置の表示部の周辺部でのフリッカを防止するよう、ゲートドライバからのゲート信号電圧のゲートターンオン電圧Vghの大きさを調整することからなるフリッカ調整方法。
【請求項2】
請求項1に記載の調整方法において、前記TFT素子のチャネル幅Wは、TFT素子がゲートドライバから離れるに従って大きくなるよう構成されているものであるフリッカ調整方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、アクティブマトリックス液晶表示装置のフリッカ及び焼きつきを防止する方法、特にVCOMの調整方法に係る。
【背景技術】
【0002】
TFTスイッチング素子を含むアクティブマトリックスLCD(液晶表示装置)構成の各画素において、TFT素子がオンの際に画素電極と共通電極との間に液晶を駆動する電圧が与えられる。画素電極には信号(データ)電圧、共通電極には一定の共通電圧VCOMが印加される。線順次駆動の走査形式では、マトリックスの各行を順次に走査し、走査されている1つの行ライン上の全てのTFT素子を一水平走査期間のVだけオンにするアドレス電圧(ゲート信号電圧)がアドレス線に印加される。即ち、V期間の間だけ信号電圧が画素電極に印加され、1フレーム期間の残りの期間における信号電圧は、画素電極に並列な蓄積容量に蓄積された電荷により維持される。次のフレームにおいて走査されたとき、その蓄積電荷は次のデータにより更新される。
【0003】
液晶は直流電圧で駆動すると寿命が短くなること等から、極性反転駆動方式が一般的に採用され、図1にフレーム反転コモンDC駆動方式での液晶に印加される電圧の波形を示す。即ち、フレーム毎に正と負の極性反転の信号電圧を印加する。フレームFで正極性なら、フレームFi+1で負極性とする。TFT素子がオンであるV期間、信号電圧がTFT素子を介して画素電極に直接印加されると同時に、蓄積容量が信号電圧まで充電される。その後TFT素子がオフになったとき、本来は信号電圧に対応する充電電圧が残りのフレーム期間そのまま維持されるべきであるが、画素電極に結合されているゲート・ソース(又はゲート・ドレイン)間の寄生容量Cgsに対し流れ、信号電圧が正極性においては充電電圧がΔVg'だけ低下し、一方信号電圧が負極性においては、ΔV波だけ低下する。このΔVgは突き抜け電圧と称される。信号電圧の極性によってこのΔVgは低下させる量が違うから、画素電極の電圧である充電電圧は正と負極性で非対称となり、いわゆる“フリッカ”が生ずる。この非対称性を補うため、共通電極の共通電圧VCOMの電圧レベルは、信号電圧の中心レベルから負極性側にΔVCOMだけシフトさせて設定し正と負極性の信号電圧に対称性を取り、フリッカを抑制している。
【0004】
即ち、信号電圧が正極性、負極性共に充電電圧が突き抜け電圧ΔVgだけ低下する。又、TNの場合、黒表示と白表示で液晶容量が違うので、白表示と黒表示で突き抜け電圧の最適VCOMの値が違う。通常、中間階調表示でフリッカ調整を行うことでフリッカを抑制している。
【0005】
一方、各画素のTFT素子のソース電極(又はドレイン電極)はゲート(アドレス)配線と重なって形成され、ゲート配線の寄生容量Cgsを形成する。このCgsは、ゲート線においてゲートドライバ側の近くから遠くになるにつれてゲートパルスを遅延させる原因となる(又はゲートパルスの波形がなまってくる)。これは、突き抜け電圧ΔVgの大きさに影響を与え、ゲートドライバから遠い画素になるにつれてΔVgが小さくなる。前述のように、フリッカをなくすために信号電圧の正・負電極性での対象性を得るようシフトして設定したVCOMは、ΔVgの大きさに依存する。
【0006】
そうすると、寄生容量Cgsの影響でΔVgがゲート線の位置で変わってくることは、フリッカをなくすためにVCOMが設定すべき電圧レベル値はゲート線の位置で変わってくることを意味する。このように、ゲート線に遅延がある際に、フリッカをなくすためのゲート線の位置に対するVCOM値を実線で図2に示す。フリッカをなくすには、以下の式で示されるΔVgを一定にしてこのVCOM値が図2の点線のようにフラットであるべきである。
【0007】
ΔVg = (Vgh Vgl) x Cgs / (Cgs + Clc + Cs)
Vgh:ゲート電圧のオンレベル
Vgl:ゲート電圧のオフレベル
Cgs:ゲート・ソース間の寄生容量
Clc:画素容量
Cs:蓄積容量
【0008】
このために、ゲートドライバから遠くなる位置のTFT素子について、Cgsを大きくすることでゲート線遅延に伴うΔVgが小さくなることを補償することが提案され、そのためにTFT素子のチャネル幅W/チャネル長を大きくしていくことが採用されている(特開平10−206823号)。
【0009】
しかしながら、このようにCgsを大きくしていく(チャネル幅を大きくしていく)ことだけでは、ゲート線と信号線の線幅、ゲート絶縁膜の膜厚等の製造上のバラツキによりVCOMを十分にフラットにすることはできなかった。従って、本発明の課題は、上述のごとき製造上のバラツキに伴う不十分なVCOMのフラット化を調整により改善する方法を提供することにある。
【0010】
【特許文献1】特開平10−206823号
【発明の開示】
【課題を解決するための手段】
【0011】
第1と第2の基板間に配置された液晶、該第1の基板上でマトリックス状に配置された、表示領域を画成しているゲート線とデータ線、該第1の基板上で、該ゲート線とデータ線の交点各々に規定された画素領域内に形成された画素電極、該第1又は第2の基板上で、画素電極との間に液晶駆動電圧を印加するよう形成された共通電極、該表示領域の外側に設けられ、該ゲート線各々を順次走査するようゲート線に信号を印加するゲートドライバ、表示領域の外側に設けられ、データ線各々にデータ信号を印加するデータドライバ、及び画素領域各々に設けられたTFT素子であって、ゲート線上のゲート信号によってオンになったとき、該データ線上のデータ信号を該画素電極に印加するTFT素子とからなるアクティブマトリックス液晶表示装置のフリッカ調整方法であり、
該ゲートドライバの位置から遠くに配置されたTFT素子のゲート−ソース寄生容量が、近くに配置されたTFT素子のゲート−ソース寄生容量より大きくなるよう形成されているアクティブマトリックス液晶表示装置において、本発明のフリッカ防止調整方法は行われる。
【0012】
本発明の調整方法では、液晶表示装置の表示部の中央部でのフリッカを防止するよう、共通電極電圧VCOMの電圧レベルを調整して、電圧レベルを設定し、そして液晶表示装置の表示部の周辺部でのフリッカを防止するよう、ゲートドライバからのゲート信号電圧のゲートターンオン電圧Vghの大きさを調整する。
【発明の効果】
【0013】
本発明の調整方法によると、製造上においてゲート線と信号線の線幅、ゲート絶縁膜の膜厚等のバラツキによるVCOMの特性のフラット化が表示域全体にわたって十分になされない場合でも、フラット化が可能であり、液晶表示装置の表示域全体にわたってフリッカの防止(焼きつけの防止)が可能となる。
【発明を実施するための最良の形態】
【0014】
本発明の調整方法を実施する対象としてのアクティブマトリックスLCD構成における1画素領域での構造を図3に示す。ゲート線(アドレス線)10とデータ線20が画成する1画素領域に、TFT素子と画素電極が形成される。TFT素子はアモルファス半導体領域(パッチ)30、ドレイン電極40、ソース電極50を含み、ゲート電極はゲート線10から延在する突出部10aで構成される。ドレイン電極40はデータ線20に接続され、ソース電極50はコンタクトホールを介して画素電極60に接続されている。画素電極60の一部は次のゲート線10と重複して領域60で蓄積容量Csを形成している。
【0015】
図4は、TFT素子構造部を含むTN型液晶表示装置の断面を示す。基板a上にゲート配線10とその突出部10aが形成され、絶縁層b上にアモルファス半導体パッチ30が形成され、その左右にドレイン電極40とソース電極50が接触層としてのn + α Si膜cを介して形成される。それらをカバーする保護膜dがつけられ、コンタクトホールeを介して画素電極60がソース電極50に接続されている。液晶fをはさみ、対向基板g上にブラックマトリクスh、カラーフィルタi、対向(共通)電極jが設けられる。
【0016】
本発明の調整方法を実施する対象としてのアクティブマトリックスLCD構成の特徴として、TFT素子のゲート−ソース間寄生容量Cgsがゲートドライバ側から遠くに離れるにつれて、大きくなるようにしている。具体例としては、個々のTFT素子のチャネル幅Wをゲートドライバ側から遠くなるにつれて大きくしていくようにしている。このようにしてVCOMを一応はフラット化させている。
【0017】
そのTFT構造の1つの例について、ゲートドライバに近い位置にあるTFT構成を図5、遠い位置にあるTFT構成を図6に示す。図5と図6において、30′と30″はアモルファス半導体パッチ、40′と40″はドレイン電極、そして50′と50″はソース電極であり、ゲート電極となるゲート線突出部10a′と10a″上に形成されている。図5において、アモルファス半導体パッチ30′は斜線区域として示されている。TFT素子製造工程でマスク枚数を減らすため、パッチ30′はドレイン電極40′と同一境界線で形成され、ドレイン電極40′の外郭と一致している。
【0018】
図5と図6において、ソース電極50′、50″とその周辺の点区域がゲート・ソース寄生容量Cgsを形成する。寄生容量Cgsは図5のものに対し、図6のものが大きくなっている。このため、ソース電極の幅は図6のゲートドライバから遠い位置のTFTのものが広くなっている。一方、TFT素子のチャネル幅は図5においてW′、図6においてW″として示され、TFT素子のチャネルギャップは図5においてL′、図6においてL″として示されている。本発明によると、寄生容量Cgsを変えてもTFT素子のチャネル幅とチャネルギャップは同じに維持される。即ち、W′=W″、L′=L″となるように、ソース電極とドレイン電極が設計される。
【0019】
図5と図6の例では、入れ子状に凹形のドレイン電極の中にソース電極が入っている基本構造をしている。図6で寄生容量Cgsを大きくするためソース電極の幅を広くした分、チャネル長を一定(即ちW′=W″)にすべくドレイン電極の両側の辺は短くなっている。即ちIVの長さを大きくしている。又、チャネルギャップを一定(即ちL′=L″)にすべく、ドレイン電極のへこみ部の横幅は広くしている。又、チャネルギャップLを一定にすべくドレイン電極の下辺の幅を広くしている。このように、寄生容量Cgsを変えて突き抜け電圧ΔVgをゲート線(アドレス線)についてゲートドライバの近端から遠端にわたって一定にし、VCOMをゲート線にわたって一定であってもフリッカが生じないようにしているが、チャネル幅WとギャップLを一定にしているので、TFT素子のターンオン電流Ion、ターンオフ電流Ioffも一定になり、寄生容量Cgsを変化させることによる設計上の弊害がない。
【0020】
具体的には、先ず所望のCgsを得るようソース電極50″の幅を決め、図6に示すI、II、III、IV及びVの幅を適宜選択することで、一定のチャネル長とチャネルギャップを実現している。
【0021】
前述のように、このように寄生容量Cgs(チャネル幅W)の変化により、ゲートドライバからの距離に対し一定なVCOMになるが、製造上のゲート線と信号線の線幅、ゲート絶縁膜のバラツキで、製造毎に特性が異なり、フリッカを十分に抑えることはできない。本発明のVCOM調整法では、LCD表示装置の表示中央部のフリッカが抑制されるようVCOMレベルの調整による設定を行う。その設定で周辺にフリッカが生じているときは、その後に周辺のフリッカ調整を行うためにVgh/Vgl(Vgh:ゲート電圧のオンレベル、Vgl:ゲート電圧のオフレベル)の設定を行う。
【0022】
図7、8に示すように、寄生容量Cgs(チャネル幅W)の変化を有するLCD表示装置でのVCOM特性は、製造上におけるゲート線と信号線の線幅、ゲート絶縁膜の膜厚等のバラツキによりずれる。図7はゲート線や信号線の線幅が細くなった場合、またはゲート絶縁膜の膜厚が厚くなった場合に起こる。この場合はVghを大きくすると点線のように下にそっているVCOMがフラットに調整できる。図8はゲート線や信号線の線幅が太くなった場合、またはゲート絶縁膜の膜厚が薄くなった場合に起こる。この場合はVghを小さくすると一点斜線のよう下にそっているVCOMをフラットに調整できる。即ちVghによりVCOM特性のそりを調整ができることを本発明者は見出した。
【0023】
発明者の認識によると、TFT素子の寄生容量Cgs(又はチャネル幅W)がゲートドライバの距離から一定であるようなLCD表示装置では、Vghを変えてもVCOM特性の”そり”の調整は事実上できなかった。従って、フリッカ防止のためのVCOM特性調整法は、TFT素子の寄生容量Cgs(又はチャネル幅W)が変化しているタイプのアクティブマトリックスLCD表示装置に適用されるものである。
【0024】
本発明の実施例として、画素電極と共通電極が対向する異なる基板上にそれぞれ形成されているTN型液晶表示装置において説明されたが、第1の基板(アレイ基板)上にゲート線、データ線、画素電極と共に共通電極が形成される液晶表示装置のTFT構造にも適用できることは明らかであり、即ち、TN、IPS、FFS、MVA型の液晶表示装置に適用できるものである。
【図面の簡単な説明】
【0025】
【図1】画素電極電圧とVCOM電圧を示す図である。
【図2】フリッカ防止のためのVCOMレベルを示す図である。
【図3】本発明の調整法の適用される液晶表示装置での画素領域内のTFT素子と画素電極を示す図である。
【図4】本発明の調整法の適用される液晶表示装置での液晶表示装置の断面を示す図である。
【図5】ゲート線上におけるゲートドライバに近いTFT素子の構造の例を示す図である。
【図6】ゲート線上におけるゲートドライバに遠いTFT素子の構造の例を示す図である。
【図7】近端部VCOM特性について、本発明の調整法によるVCOM特性のフラット化を示す図である。
【図8】遠端部VCOM特性について、本発明の調整法によるVCOM特性のフラット化を示す図である。
【符号の説明】
【0026】
10・・・ゲート線
10a・・ゲート線突出部
20・・・データ線
30・・・アモルファス半導体パッチ
40・・・ドレイン電極
50・・・ソース電極
60・・・画素電極
60a・・蓄積容量部




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013