Warning: fopen(.htaccess): failed to open stream: No such file or directory in /home/jp321/public_html/header.php on line 47

Warning: filesize(): stat failed for .htaccess in /home/jp321/public_html/header.php on line 48

Warning: fread() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 48

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 49

Warning: fopen(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 54

Warning: flock() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 56

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 63
半導体検査方法 - 富士フイルム株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> 富士フイルム株式会社

発明の名称 半導体検査方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−64645(P2007−64645A)
公開日 平成19年3月15日(2007.3.15)
出願番号 特願2005−247329(P2005−247329)
出願日 平成17年8月29日(2005.8.29)
代理人 【識別番号】100075281
【弁理士】
【氏名又は名称】小林 和憲
発明者 山崎 伸祥
要約 課題
端子群の電気的特性検査において、検査装置のコストを上げることなく、検査時間を効率よく短縮する。

解決手段
端子群を一括測定して各端子のリーク電流の総和(総和リーク電流Is)を検出する(ステップS1)。総和リーク電流Isを1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に次ステップに移行する(ステップS2)。フェイルした端子群がグループ分け可能か否かを判定し、端子群が1端子でありグループ分けが不可能である場合に検査不合格として終了し、グループ分けが可能である場合に次ステップに移行する(ステップS3)。フェイルした端子群をグループ分けし、グループごとに総和リーク電流Isを検出する(ステップS4)。各グループの総和リーク電流Isを上記規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に上記ステップS3に移行する(ステップS5)。
特許請求の範囲
【請求項1】
半導体素子の端子群について直流特性を検査する半導体検査方法において、
前記端子群を一括測定して各端子の特性値の総和量を取得する第1ステップと、
前記第1ステップで取得される前記総和量を1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に次ステップに移行させる第2ステップと、
前記第2ステップにおいてフェイルした端子群をグループ分けすることが可能か否かを判定し、該端子群が1端子からなりグループ分けが不可能である場合に検査不合格として終了し、グループ分けが可能である場合に次ステップに移行させる第3ステップと、
前記第2ステップにおいてフェイルした端子群をグループ分けし、各グループを一括測定して各端子の特性値の総和量を取得する第4ステップと、
前記第4ステップで得られた各グループの前記総和量を前記1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に前記第3ステップに移行させる第5ステップと、
からなることを特徴とする半導体検査方法。
【請求項2】
前記端子群は複数の入力端子からなり、前記直流特性はリーク電流であることを特徴とする請求項1記載の半導体検査方法。
【請求項3】
前記端子群は複数の半導体素子の電源端子からなり、前記直流特性はリーク電流であることを特徴とする請求項1記載の半導体検査方法。

発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体素子(IC)の電気的特性を検査する半導体検査方法に関し、特に、端子群の直流(DC)特性を検査する半導体検査方法に関する。
【背景技術】
【0002】
メーカにおいて製造されたICは、いわゆるICテスタにより、DC特性やファンクション(機能)特性などの電気的特性が検査される。ICテスタは、DC特性の測定を可能とするDC測定ユニットを備えており、例えば、MOS型ICの入力端子のリーク電流(入力リーク電流)を測定するには、DC測定ユニットを検査対象の端子に接続し、DC測定ユニットからVDD(電源)レベルまたはGND(接地)レベルの電圧を印加し、DC測定ユニット内の電流計でリーク電流の測定を行う(例えば、特許文献1参照)。
【特許文献1】特開平05−256907号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
通常、ICテスタに搭載されたDC測定ユニットの数は、検査対象の端子の総数に満たないのが実情である。その理由は、多数のDC測定ユニットを搭載することにより、ICテスタの価格が非常に高価となり、また、大きさが非常に大きくなることに起因している。このようにDC測定ユニットの数が制限されたICテスタでICの端子のDC特性を検査するには、検査対象の端子群をDC測定ユニットの数にグループ分けするとともに、各グループの端子群を1端子ずつ測定しなければならず、検査時間の長さが問題である。
【0004】
本発明は、上記課題を鑑みてなされたものであり、端子群の直流特性検査において、検査装置のコストを上げることなく、検査時間を効率よく短縮することができる半導体検査方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記目的を達成するために、本発明の半導体検査方法は、半導体素子の端子群について直流特性を検査する半導体検査方法において、前記端子群を一括測定して各端子の特性値の総和量を取得する第1ステップと、前記第1ステップで取得される前記総和量を1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に次ステップに移行させる第2ステップと、前記第2ステップにおいてフェイルした端子群をグループ分けすることが可能か否かを判定し、該端子群が1端子からなりグループ分けが不可能である場合に検査不合格として終了し、グループ分けが可能である場合に次ステップに移行させる第3ステップと、前記第2ステップにおいてフェイルした端子群をグループ分けし、各グループを一括測定して各端子の特性値の総和量を取得する第4ステップと、前記第4ステップで得られた各グループの前記総和量を前記1端子当たりの規格値と比較判定し、パスした場合に検査合格として終了し、フェイルした場合に前記第3ステップに移行させる第5ステップと、からなることを特徴とする。
【0006】
なお、前記端子群は複数の入力端子からなり、前記直流特性はリーク電流であることが好ましい。また、前記端子群は複数の半導体素子の電源端子からなり、前記直流特性はリーク電流であることも好ましい。
【発明の効果】
【0007】
本発明によれば、端子群を1端子ずつ測定せずに合否判定を行うことができるので、検査装置コストの上昇を招く高価なDC測定ユニットを多数設けることなく、検査時間を効率よく短縮することができる。
【発明を実施するための最良の形態】
【0008】
図1において、ICテスタ10は、各部を制御する制御回路11と、IC2に接続されたリレー回路12と、リレー回路12に接続されたDC測定ユニット13と、制御回路11に接続された入出力部14とを有している。被検査対象のIC2は、例えば、パッケージ化されたMOS型半導体メモリ素子であり、電源端子、入力端子、出力端子、制御端子などの外部端子を備えている。
【0009】
リレー回路12は、IC2の端子群に接続された複数のスイッチ15からなり、制御回路11の制御に基づいて各スイッチ15が独立に開閉する。DC測定ユニット13は、電圧値が可変である電源16と、電源16とリレー回路12との間に接続された電流計17とからなり、制御回路11の制御に基づき、リレー回路12を介して接続されたIC2の端子群に所定の電圧を印加し、該端子群から流れ出すリーク電流を測定する。
【0010】
入出力部14は、キーボード、ディスプレイ、ファイル入出力装置などを含み、制御回路11との間で各種データを入出力する。テストプログラムが入出力部14を介して制御回路11に入力され、制御回路11は、テストプログラムに基づいて各部の制御を行う。また、制御回路11は、検査結果を入出力部14を介して外部出力する。
【0011】
IC2の入力端子は、例えば図2に示すように、2つのダイオード20と抵抗21とからなる保護回路22、および、PMOSトランジスタ23とNMOSトランジスタ24とからなるインバータ25を介して内部回路26に接続されている。入力端子にGND電位(0V)を印加すると、保護回路22またはインバータ25のVDD側から僅かにリーク電流が生じる。また、入力端子にVDD電圧(例えば、3V)を印加すると、保護回路22またはインバータ25のGND側から僅かにリーク電流が生じる。なお、このリーク電流は、IC2が正常な場合には、1入力端子当たり数nA程度の大きさであるが、ユーザに提示する製品規格値としては、例えば、「1入力端子当たり500nA以下」と、十分なマージンを持って設定される。
【0012】
次に、ICテスタ10によるIC2の入力端子のリーク電流の検査方法を、図3のフローチャートに基づいて説明する。IC2の入力端子A0〜A15を対象として検査を行うこととする。まず、制御回路11は、リレー回路12を制御してDC測定ユニット13を、検査対象の端子群(A0〜A15)に接続させるとともに、DC測定ユニット13を制御して該端子群にVDD電圧またはGND電位を印加し、該端子群を一括測定して各端子のリーク電流の総和量(総和リーク電流Is)を検出する(ステップS1)。
【0013】
次いで、制御回路11は、検出された総和リーク電流Isが、1端子当たりの規格値(例えば、500nA)を満たすか否かを判定する(ステップS2)。総和リーク電流Isが該規格値以下の場合には(Yes判定、パス)、検査対象のIC2を合格として検査を終了する。一方、総和リーク電流Isが該規格値より大きい場合には(No判定、フェイル)、フェイルした端子群がグループ分け可能か、つまり複数の端子からなるかを判定する(ステップS3)。第1回目のフローでは、ステップS2で判定される端子群はA0〜A15の16端子であるので、ステップS2でフェイルした場合には、当然グループ分けが可能である。
【0014】
次いで、制御回路11はリレー回路12を制御して、ステップS2においてフェイルした端子群をグループ分けし(例えば、A0〜A7の端子群、A8〜A15の端子群の2グループに分ける)、DC測定ユニット13を制御して各グループを一括測定し、グループごとに総和リーク電流Isを検出する(ステップS4)。
【0015】
制御回路11は、検出された各グループの総和リーク電流Isが、上記1端子当たりの規格値を満たすか否かを判定する(ステップS5)。各グループの総和リーク電流Isが該規格値以下の場合には(Yes判定、パス)、検査対象のIC2を合格として検査を終了する。一方、少なくとも1つのグループの総和リーク電流Isが該規格値より大きい場合には(No判定、フェイル)、上記ステップS3に移行し、フェイルしたグループの端子群がさらにグループ分け可能であるかを判定する。
【0016】
そして、グループ分けが可能である場合には(Yes判定)、ステップS4以下、上記と同様なステップを繰り返す。一方、グループ分けが不可能、つまり端子群が1端子からなる場合には(No判定)、検査対象のIC2を不合格として検査を終了する。
【0017】
以上の検査方法では、検査対象の端子群を一括測定して総和リーク電流が1端子当たりの規格値を満たすか否かを判定し、フェイルした場合にはフェイルした端子群をグループ分けして再度測定を行い、各グループが判定をパスするか、またはフェイルしたグループが1端子となってグループ分け不可能となるまでグループ分けを繰り返すことにより検査の合否を決定している。これにより、該端子群を1端子ずつ測定せずに合否判定を行うことができ、検査時間が短縮される。
【0018】
上記実施形態では、ICテスタ10内にDC測定ユニット13を1つだけ設けているが、本発明はこれに限定されず、DC測定ユニット13を複数設けるようにしてもよい。例えば、上記ステップS4においてグループ分けされた各グループにDC測定ユニット13を割り当て、各グループの総和リーク電流Isを同時に検出するようにしてもよい。なお、上記ステップS4においてグループ分けするグループ数は2に限られず、3以上としてもよい。
【0019】
また、上記実施形態では、入力端子のリーク電流を検査する場合を例示して説明したが、本発明はこれに限定されず、他のDC特性の検査にも適用可能である。例えば、電源端子のリーク電流(電源リーク電流)の検査にも適用可能である。図4に示すように、リレー回路12に複数のIC2の電源端子を並列接続して上記検査方法を実施することで、電源リーク電流の検査を複数のIC2に対して同時に、短時間で行うことができる。
【0020】
また、上記実施形態では、IC2をMOS型半導体メモリ素子としているが、本発明はこれに限定されず、ロジックICやイメージセンサなどの他の半導体素子に適用することができる。また、IC2はパッケージ化されたものに限られず、ウェーハ状態であってもよい。
【0021】
また、IC2は、テストボード(図示せず)を介してICテスタ10に接続される。上記実施形態で示したリレー回路12は、テストボード上に設けてもよい。テストボードは、IC2がパッケージ状態の場合には、ICソケットを搭載したパフォーマンスボードに相当し、IC2がウェーハ状態の場合には、プローバに装着されるプローブカードに相当する。
【図面の簡単な説明】
【0022】
【図1】ICテスタの電気的構成を示すブロック図である。
【図2】入力端子の後段に接続された回路を示す回路図である。
【図3】入力リーク電流の検査方法を説明するフローチャートである。
【図4】複数ICの電源リーク電流を同時に検査する場合の構成図である。
【符号の説明】
【0023】
10 ICテスタ
11 制御回路
12 リレー回路
13 DC測定ユニット
14 入出力部
15 スイッチ
16 電源
17 電流計





 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013