Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体装置の静止電源電流検査方法および半導体装置 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> 松下電器産業株式会社

発明の名称 半導体装置の静止電源電流検査方法および半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−24836(P2007−24836A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2005−211433(P2005−211433)
出願日 平成17年7月21日(2005.7.21)
代理人 【識別番号】100115107
【弁理士】
【氏名又は名称】高松 猛
発明者 有賀 理恵 / 山本 健太郎 / 後明 寛之 / 今田 亮一
要約 課題
半導体装置のIDDQ検査において、特別な装置を用いずに検査精度を向上させることができ、かつ検査時間を短縮する。

解決手段
半導体装置111に流れる電流101を分流回路113に流れる既知の大電流102と電流計121に流れる微小電流103に分流させ、電流計121の計測値と既知の大電流102の加算値を静止電源電流の測定値とする。これを行うために、電流計121および分流回路113は半導体装置のVSS側あるいはVDD側に並列に接続し、分流回路113の他端はVSS側電源(接地)あるいはVDD側電源と独立な分流回路用電源123に接続する。分流回路113は半導体装置111に内蔵可能で、定電流源回路あるいは抵抗回路等で実現する。
特許請求の範囲
【請求項1】
半導体装置に流れる電流を分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させ、前記電流計の計測値と前記既知の大電流の加算値を前記半導体装置の静止電源電流の測定値として静止電源電流検査を行う静止電源電流検査方法。
【請求項2】
製造ロット毎の複数個のサンプルで測定した静止電源電流の平均値を用いて前記既知の大電流の値を決定する請求項1記載の静止電源電流検査方法。
【請求項3】
製造ロット毎のPCMによる代表トランジスタで測定した静止電源電流の値を用いて前記既知の大電流の値を決定する請求項1記載の静止電源電流検査方法。
【請求項4】
被測定回路に流れる電流を分流する分流回路を備える半導体装置。
【請求項5】
前記分流回路は、一端がVSSに接続され、他端がVSS側電源あるいは接地と独立な電源に接続される請求項4記載の半導体装置。
【請求項6】
前記分流回路は、一端がVDDに接続され、他端がVDD側電源あるいは接地と独立な電源に接続される請求項4記載の半導体装置。
【請求項7】
前記分流回路は定電流源回路である請求項5または6記載の半導体装置。
【請求項8】
前記分流回路は抵抗回路である請求項5または6記載の半導体装置。
【請求項9】
前記分流回路はMOSトランジスタの飽和特性を利用した回路である請求項5または6記載の半導体装置。
【請求項10】
前記分流回路の端子を独立端子として設けた請求項4から9の何れか一項記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は半導体装置の静止電源電流(IDDQ)検査に係り、特に検査精度と検査効率を向上させる技術に関するものである。
【背景技術】
【0002】
半導体装置のIDDQ検査は簡易で検出感度の高い検査方法である。特にIDDQ検査をより有効にする判定方法として、論理状態(検査ベクター)を変化させてIDDQ測定を行い、各検査ベクター間での電流値の最大差(ΔIDDQ)を判定し、微細欠陥による数十μA程度の電流を検出可能とするものがある(例えば、特許文献1参照)。
【0003】
近年ますます進むプロセスの微細化に伴い、半導体装置のIDDQは1〜2桁増加している。これに対して、検査ベクター間でのIDDQの差分で検出すべき故障は微細欠陥による数十μA程度の微小な電流変動である。そのため、数十〜数百mAの電流を数百nAの精度で測定する必要がある。従来の半導体試験装置では電流測定の分解能がADコンバーターで12ビット程度となっており、IDDQの値が数mA程度の場合は数十μAの電流変動を検出できるが、IDDQの値が数十〜数百mAとなると測定分解能が不十分なため微小電流の変動を検知できなくなる。測定分解能を上げると検査コスト、検査時間の増大を招く。従来はIDDQ値が小さい値であったため、それほどまでの分解能を電流測定時に問題にする必要が無かった。
【特許文献1】特開2000−88914号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
前述したように、プロセスの微細化に伴い半導体装置のIDDQは1〜2桁増加し、微細欠陥を精度良く検出するためには、数十〜数百mAの電流を数百nAの精度で測定する必要がある。しかしながら、従来の半導体試験装置では電流測定の分解能が不十分なため微小電流の変動を検知することができないことが問題となる。測定分解能を上げると検査コスト、検査時間の増大を招くことになる。また、高精度で測定する外付け測定装置(BOST)もあるがやはり高価である。また、特許文献1に示された各検査ベクター間での電流値の最大差(ΔIDDQ)を判定する方法では、電流値を測定してその差分を演算で求める必要があるため、検査時間に演算時間が含まれることで、検査時間の実質増加となるという問題がある。
【0005】
本発明は、半導体装置のIDDQ検査において、特別な装置を用いずに検査精度を向上させることができ、かつ検査時間を短縮することを目的とする。
【課題を解決するための手段】
【0006】
本発明の静止電源電流検査方法は、半導体装置に流れる電流を分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させ、前記電流計の計測値と前記既知の大電流の加算値を前記半導体装置の静止電源電流の測定値として静止電源電流検査を行う。本発明の半導体装置は、被測定回路に流れる電流を分流する分流回路を備える。
【0007】
上記構成によれば、IDDQ検査において、半導体装置のIDDQを分流回路と電流計に分流させることで、電流計で測定する電流を微小にすることができ、電流計の測定レンジを小さくすることができるため、精度の低い検査装置を使用しても微小電流を十分な精度で測定することができ、これを既知の大電流に加算することで大電流ながら高精度なIDDQの測定値を得ることができる。また、既知の大電流を正常なIDDQの最小値や最大値に設定することで、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を直接表すことになるため、この微小電流が正常な分布の規格値内か否かを判定することでIDDQ検査を行うことができ、従来のΔIDDQを求める演算が不要になる。
【0008】
本発明の半導体装置において、前記分流回路は、一端がVSSに接続され、他端がVSS側電源あるいは接地と独立な電源に接続される。この構成によれば、VSS側に電流計と並列に接続される分流回路の他端が独立な分流回路用電源に接続されるため、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を固定することができる。
【0009】
本発明の半導体装置において、前記分流回路は、一端がVDDに接続され、他端がVDD側電源あるいは接地と独立な電源に接続される。この構成によれば、VDD側に電流計と並列に接続される分流回路の他端が独立な分流回路用電源に接続されるため、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を固定することができる。
【0010】
本発明の半導体装置において、前記分流回路は定電流源回路である。この構成によれば、分流回路として定電流源回路を用いることで、分流回路に流れる既知の大電流を所望の値に固定することが容易にできる。
【0011】
本発明の半導体装置において、前記分流回路は抵抗回路である。この構成によれば、分流回路として抵抗回路を用いることで、定電流源回路を用いる場合に比べて制約はあるものの分流回路が簡易になり、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を所望の値に固定することができる。
【0012】
本発明の半導体装置において、前記分流回路はMOSトランジスタの飽和特性を利用した回路である。この構成によれば、分流回路としてMOSトランジスタの飽和特性を利用した回路を用いることで、抵抗回路を用いる場合と同等な分流回路を精度良く実現することができ、分流回路用電源を調整することで容易に分流回路に流れる既知の大電流を所望の値に固定することができる。
【0013】
本発明の半導体装置において、前記分流回路の端子を独立端子として設けたものである。
【発明の効果】
【0014】
本発明によれば、半導体装置のIDDQを分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させることで、特別に高精度な装置を用いずに大電流ながら高精度なIDDQの測定値を得ることができる。また、既知の大電流を適切に設定することにより、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を表すものとなるため、微小電流により直接異常判定を行うことができる。その結果、IDDQ検査の精度向上のみならず検査時間を短縮することができ、半導体装置の品質向上と価格低減が実現される。
【発明を実施するための最良の形態】
【0015】
(実施の形態1)
図1は本発明の実施の形態1に係るIDDQ検査方法を示すフローチャートである。まず、外部に接続する電流測定手段と並列になるように、測定対象の半導体装置内部に電流分流手段を挿入する。これにより、半導体装置に流れる電流は電流分流手段に流れる大電流と電流測定手段に流れる微小電流とに分流する。測定条件を設定するときに、分流する大電流の電流値を測定条件下で常に一定になるように設定する。
【0016】
電流測定手段に流れる微小電流は最大値が小さいため、12ビット程度の分解能のADコンバーターでも1LSBが小さな値となり、電流変動分を高精度に測定することができる。電流分流手段に流れる大電流は既知の値になるように設定されており、この既知の大電流と測定した微小電流を加算したものが半導体装置に流れる電流値となる。その結果、IDDQの測定値において下位の桁までの測定精度を得ることができる。
【0017】
例えば、12ビットのADコンバータを使用し、IDDQが111.111mAの場合に、既知の大電流102を110.000mAに設定し、その差分1.111mAを微小電流103として測定すると、111.111mAを直接測定した場合の分解能(計算値)27.1μAに対して、本実施の形態の回路構成によれば0.271μAと2桁高い測定精度となる。なお、説明の繰り返しを避けるが、以降に説明する他の実施の形態や各具体例についても同様の効果が得られる。
【0018】
図2は本実施の形態のIDDQ検査方法を実施するための半導体装置の回路構成例を示すブロック図である。図2において、111は半導体装置、112は測定対象回路、113は半導体装置111に組み込まれた定電流源等の分流回路、121は電流計、122は半導体装置用接地、123は分流回路用電源である。
【0019】
測定対象回路112は静止状態においてIDDQが流れ、微細加工プロセスで作られているため電源から大電流のIDDQ101が流れ込む。この大電流のIDDQ101における電流変動を高精度に測定するために、電源VSS接続端子と同レベルである電流測定端子131と接地122の間に接続される電流計121と並列になるように、電流測定端子131と分流回路用電源123の間に分流回路113を接続する。
【0020】
分流回路113には既知の大電流102が流れるように分流回路用電源123のレベルを調整する。半導体装置に流れるIDDQ101から既知の大電流102を引いた電流変動分が微小電流103として電流計121で測定される。
【0021】
電流計121に流れる微小電流103は最大値が小さいため、12ビット程度の分解能のADコンバーターでも1LSBが小さな値となり、電流変動分を高精度に測定することができる。半導体装置に流れるIDDQ101は既知の大電流102と微小電流103を加算したものであるため、IDDQ101の測定値において下位の桁までの測定精度を得ることができる。
【0022】
なお、本実施の形態においては、測定対象回路112の電源電圧を正しく印加するために、電流測定端子131をモニターして半導体装置のVSSを調整することが重要である。また、分流回路113は基板電位を分流端子として測定対象回路112とは分離する。また、本実施の形態の回路構成例ではVSS側に分流回路が挿入されているが、分流回路をVDD側に挿入した場合も類似の回路構成となり、本実施の形態の回路構成例と同様の効果が得られる。
【0023】
図3は、本実施の形態のIDDQ検査方法を実施するための図2の回路構成例において、分流回路113の第1の具体例を示したブロック図である。図2の分流回路113が、図3においては半導体装置に内蔵される分流抵抗群114として具体化されている。これ以外の構成は図2と同じである。分流抵抗群114は、測定対象回路112の接地である電流測定用端子131と分流回路用電源123を接続する分流回路用端子132の間に形成される複数の抵抗から構成される。
【0024】
図4は図3の回路構成例によりIDDQ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子132と電流測定用端子131の間に電圧を印加し、半導体装置に内蔵された分流用抵抗群114の抵抗値を測定する。この抵抗値から分流用抵抗群114に流れる大電流102を既知の値に決定するために、分流回路用電源123に印加する電圧レベルを調整する。これにより、測定した微小電流103と正確な値に設定された既知の大電流102とを加算することで半導体装置に流れる電流値101が得られ、IDDQの測定値において下位の桁までの測定精度を得ることができる。
【0025】
図5は、本実施の形態のIDDQ検査方法を実施するための図2の回路構成例において、分流回路113の第2の具体例を示したブロック図である。図2の分流回路113が、図5においては半導体装置に内蔵される分流用MOSトランジスタ群115として具体化されている。これ以外の構成は図2と同じである。
【0026】
分流用MOSトランジスタ群115はMOSトランジスタの飽和状態を利用して分流回路とするものであり、測定対象回路112の接地である電流測定用端子131と分流回路用電源123を接続する分流回路用端子132の間に形成される複数のMOSトランジスタで構成される。
【0027】
なお、本回路構成例ではVSS側に分流用MOSトランジスタ群が挿入され、MOSトランジスタの基板電位は分流回路用電源の電位となるが、分流用MOSトランジスタ群がVDD側に挿入さる場合はMOSトランジスタの基板電位は被測定回路のVDDの電位となる。
【0028】
図6は図5の回路構成例によりIDDQ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子132と電流測定用端子131の間に電圧を印加し、半導体装置に内蔵された分流用MOSトランジスタ群115の電圧−電流特性を測定する。この電圧−電流特性から大電流102を既知の値に決定するために、分流回路用電源123に印加する電圧レベルを調整する。これにより、既知の大電流102が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【0029】
図7は、本実施の形態のIDDQ検査方法を実施するための図2の回路構成例において、分流回路113の第3の具体例を示したブロック図である。図2の分流回路113が、図7においては半導体装置に内蔵される定電流源116として具体化されている。これ以外の構成は図2と同じである。定電流源116は、MOSトランジスタを使用した電流調整器117と、比較器118と、比較器118に基準電圧を与える基準電圧端子133から構成される。基準電圧端子133に入力された基準電圧と電流測定用端子131のレベルが比較され、大電流102が常に一定値となるように電流調整器117にフィードバックされる。
【0030】
図8は図7の回路構成例によりIDDQ検査を実行するための手順を示すフローチャートである。まず、分流回路用端子132と電流測定用端子131の間に電圧を印加し、比較器118に与える基準電圧をパラメータとして定電流源116の電圧−電流特性を測定する。定電流源116の電圧−電流特性から大電流102を既知の値に設定するために、分流回路用電源123に印加する電圧と比較器118に与える基準電圧を決定する。これにより、既知の大電流102が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【0031】
(実施の形態2)
本発明の実施の形態2は、測定対象の半導体装置の外部において電流測定手段および電流分流手段を並列に接続するものである。これにより、実施の形態1の場合と同様に、半導体装置に流れる電流は電流分流手段に流れる大電流と電流測定手段に流れる微小電流とに分流する。測定条件を設定するときに、分流する大電流の電流値を測定条件下で常に一定になるように設定する。電流測定手段に流れる微小電流は最大値が小さいため、12ビット程度の分解能のADコンバーターでも1LSBが小さな値となり、電流変動分を高精度に測定することができる。電流分流手段に流れる大電流は既知の値になるように設定されており、この既知の大電流と測定した微小電流を加算したものが半導体装置に流れる電流値となる。その結果、実施の形態1の場合と同様に、IDDQの測定値において下位の桁までの測定精度を得ることができる。
【0032】
図9は本実施の形態のIDDQ検査方法を実施するための回路構成例を示すブロック図である。図9において、111は測定対象の半導体装置、121は電流計、122は半導体装置用接地、201は分流回路として半導体装置111の外部に電流計121と並列に接続された定電流源、123は分流回路用電源である。この回路構成は分流回路が半導体装置111の内部にあるか半導体装置111の外部にあるかの違いを除けば、本質的には図7の回路構成と同じであり、その動作も図7の回路と同様である。
【0033】
図10は本実施の形態のIDDQ検査方法を実施するための他の回路構成例を示すブロック図である。図10において、111は半導体装置、112は測定対象回路、119は測定対象外回路、121は電流計、202は分流回路として半導体装置111の外部に電流計121と並列に接続された定電流源、124は測定対象回路用電源、125は測定対象外回路用電源、126は分流回路用電源、134は電源VDD接続端子と同レベルである電流測定端子である。
【0034】
図9の回路構成例ではVSS側に分流回路と電流計が挿入されているのに対して、本回路構成例では測定回路用電源124と測定対象外電源125が分離されており、分流回路と電流計が測定対象回路112のVDD側に挿入されている。これにより、測定対象回路のみを対象としてIDDQ検査を行うことができるが、回路の動作と効果は図9の回路構成例と本質的に同じである。
【0035】
図11は、図9および図10の回路構成例によりIDDQ検査を実行するための手順を示すフローチャートである。まず、分流回路用電源123あるいは126と電流測定用端子131あるいは134の間に電圧を印加し、定電流源201あるいは202の電圧−電流特性を測定する。この電圧−電流特性から大電流102を既知の値に決定するために、分流回路用電源123あるいは126に印加する電圧レベルを調整する。これにより、既知の大電流102が正確な値に設定され、半導体装置の測定を高精度で実施することが可能となる。
【0036】
図12および図13は、本実施の形態のIDDQ検査方法を実施するために、図9および図10の回路構成例に対して、定電流源201あるいは202を分流抵抗203あるいは204で置き換えた構成となっており、これ以外の構成は図9および図10と同じである。
【0037】
図14は、図12および図13の回路構成例によりIDDQ検査を実行するための手順を示すフローチャートである。まず、分流回路用電源123あるいは126と電流測定用端子131あるいは134の間に電圧を印加して電圧レベルを調整し、分流抵抗203あるいは204に流れる大電流102を測定して既知の値に決定する。
【0038】
これにより、測定した微小電流103と正確な値に設定された既知の大電流102とを加算することで半導体装置に流れる電流値101が得られ、IDDQの測定値において下位の桁までの測定精度を得ることができる。
【0039】
(製造ロットへの適用)
図15および図16は、実際の製造ロットにおいて、実施の形態1あるいは実施の形態2のIDDQ検査方法における既知の大電流を決定する方法を説明するフローチャートである。図15に示す方法では、半導体装置の製造ロットを1グループとし、当該グループから複数個のサンプルを抜き取ってIDDQを測定する。次に、当該サンプルのIDDQの平均値を算出し、この値を分流回路に流す既知の大電流値として決定する。決定した大電流を分流するように分流回路用電源の電圧を設定し、半導体装置のIDDQの測定を行う。
【0040】
図16に示す方法では、半導体装置の製造ロット毎の基準トランジスタ(PCM)のリーク電流値を測定し、これからIDDQを算出する。この算出したIDDQを分流回路に流す既知の大電流値として決定する。決定した大電流を分流するように分流回路用電源の電圧を設定し、半導体装置のIDDQの測定を行う。
【0041】
図17および図18は、実施の形態1あるいは実施の形態2のIDDQ検査方法を実際の製造ロットに適用する方法を説明するフローチャートである。測定する半導体装置のIDDQは製造バラツキ、測定バラツキなどにより微小な変動がある。
【0042】
図17に示す方法では、分流回路に流す既知の大電流値を正常なIDDQの最小値に設定する。これにより、バラツキによる変動電流や欠陥による異常電流が差分の微小電流として測定される。この微小電流が欠陥と判断される電流値以上となった場合は不良と判定する。
【0043】
図18に示す方法では、分流回路に流す既知の大電流値を製造ロット毎に許容可能なIDDQの最大値に設定する。これにより、バラツキによる変動電流や欠陥による異常電流が差分の微小電流として測定される。この微小電流が負の値の場合は良品と判定するが、正の値の場合は半導体装置に流れる電流が許容可能なIDDQの最大値を超えたことを意味するので不良品と判定する。
【0044】
従来の方法では、回路の論理状態を変化させて複数状態での測定値を半導体測定装置に記憶させ、測定終了後の演算処理により電流値の最大差(ΔIDDQ)を算出して不良品を判定していたが、本方法によれば微小電流そのものを規格値と比較して判定することができるため、従来のΔIDDQを算出していた演算が
不要となる。
【産業上の利用可能性】
【0045】
本発明の静止電源電流検査方法および半導体装置は、半導体装置のIDDQを分流回路に流れる既知の大電流と電流計に流れる微小電流に分流させることで、特別に高精度な装置を用いずに大電流ながら高精度なIDDQの測定値を得ることができ、また、既知の大電流を適切に設定することにより、電流計で測定される微小電流の分布が製品のバラツキによる変動電流や欠陥による異常電流の分布を表すものとなるため、微小電流により直接異常判定を行うことができる。その結果、IDDQ検査の精度向上のみならず検査時間を短縮することができ、半導体装置の品質向上と価格低減が実現されるという効果を有し、半導体装置のIDDQ検査、特に検査精度と検査効率を向上させる技術等として有用である。
【図面の簡単な説明】
【0046】
【図1】本発明の実施の形態1に係るIDDQ検査方法を示すフローチャート。
【図2】本発明の実施の形態1に係るIDDQ検査方法を実施するための半導体装置の回路構成例を示すブロック図。
【図3】本発明の実施の形態1に係るIDDQ検査方法を実施するために半導体装置に内蔵する分流回路の第1の具体例を示したブロック図。
【図4】図3の回路構成例によりIDDQ検査を実行するための手順を示すフローチャート。
【図5】本発明の実施の形態1に係るIDDQ検査方法を実施するために半導体装置に内蔵する分流回路の第2の具体例を示したブロック図。
【図6】図5の回路構成例によりIDDQ検査を実行するための手順を示すフローチャート。
【図7】本発明の実施の形態1に係るIDDQ検査方法を実施するために半導体装置に内蔵する分流回路の第3の具体例を示したブロック図。
【図8】図7の回路構成例によりIDDQ検査を実行するための手順を示すフローチャート。
【図9】本発明の実施の形態2に係るIDDQ検査方法を実施するための回路構成例を示すブロック図。
【図10】本発明の実施の形態2に係るIDDQ検査方法を実施するための回路構成例を示すブロック図。
【図11】図9および図10の回路構成例によりIDDQ検査を実行するための手順を示すフローチャート。
【図12】本発明の実施の形態2に係るIDDQ検査方法を実施するための回路構成例を示すブロック図。
【図13】本発明の実施の形態2に係るIDDQ検査方法を実施するための回路構成例を示すブロック図。
【図14】図12および図13の回路構成例によりIDDQ検査を実行するための手順を示すフローチャート。
【図15】実際の製造ロットにおいて本発明のIDDQ検査方法における既知の大電流を決定する方法を説明するフローチャート。
【図16】実際の製造ロットにおいて本発明のIDDQ検査方法における既知の大電流を決定する方法を説明するフローチャート。
【図17】本発明のIDDQ検査方法を実際の製造ロットに適用する方法を説明するフローチャート。
【図18】本発明のIDDQ検査方法を実際の製造ロットに適用する方法を説明するフローチャート。
【符号の説明】
【0047】
101 静止電源電流(IDDQ)
102 既知の大電流
103 微小電流
111 半導体装置
112 測定対象回路
113 半導体装置に内蔵される分流回路
114 半導体装置に内蔵される分流抵抗群
115 半導体装置に内蔵される分流用MOSトランジスタ群
116 半導体装置に内蔵される定電流源
117 電流調整器
118 比較器
119 測定対象外回路
121 電流計
122 半導体装置用接地
123、126 分流回路用電源
124 測定対象回路用電源
125 測定対象外回路用電源
131 VSS/電流測定端子
132 分流回路用端子
133 基準電圧端子
134 VDD/電流測定端子
201、202 半導体装置に外付けされる定電流源
203、204 半導体装置に外付けされる分流抵抗




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013