米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> 松下電器産業株式会社

発明の名称 半導体集積回路の検証方法および検査方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−17179(P2007−17179A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−196138(P2005−196138)
出願日 平成17年7月5日(2005.7.5)
代理人 【識別番号】100115107
【弁理士】
【氏名又は名称】高松 猛
発明者 吉田 貴輝
要約 課題
LSIを高精度且つ効率的に検証し、安定的な検査(テスト)を行う。

解決手段
本発明の半導体集積回路の検証方法は、サイクルごとのストローブを基準に期待値照合を行うのではなく、信号遷移(変化)点を基準に検証を行う。同時に、出力される結果における信号遷移(変化)が、回路中のどの経路を通って出てくるかを検証の対象とするものであり、回路、パターン不具合を、従来に比べて高精度により設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うことにより、最終的にLSIを高精度且つ高品質な検査(テスト)を可能にするものである。
特許請求の範囲
【請求項1】
信号遷移点に期待値照合時間を設定し、回路が正しく動作しているか検証を行う半導体集積回路の検証方法。
【請求項2】
請求項1に記載の半導体集積回路の検証方法であって、
半導体集積回路の回路情報と、当該半導体集積回路の信号遷移情報とに基づいて、信号が回路内のどの経路を通って出てくるかを抽出する経路抽出ステップを有し、回路が正しく動作しているかの検証を行う半導体集積回路の検証方法。
【請求項3】
請求項1に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップで抽出された情報を使って得られた、前記半導体集積回路の外部端子から出力される出力信号が通過する回路内の経路情報に基づいて、回路が正しく動作しているかの検証を行う半導体集積回路の検証方法。
【請求項4】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、前記信号遷移情報から得られる信号遷移点に期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項5】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、信号遷移点および信号安定区間に期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項6】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、検査装置から得られる信号遷移点に基づき期待値照合時間を設定し、経路抽出を行うステップである半導体集積回路の検証方法。
【請求項7】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、信号が複数サイクルにまたがる可能性のある場合に、信号遷移点が最も早くなる場合の信号遷移点と最も遅くなる場合の信号遷移点に期待値照合時間を設定するステップである半導体集積回路の検証方法。
【請求項8】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップは、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を抽出する経路抽出機構によって実施される半導体集積回路の検証方法。
【請求項9】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップで抽出された経路情報から、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を判定する経路判定機構によって経路判定が実施される半導体集積回路の検証方法
【請求項10】
請求項2に記載の半導体集積回路の検証方法であって、
遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを比較する比較ステップを有し、
比較結果に基づいて、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項11】
請求項2に記載の半導体集積回路の検証方法であって、
配線遅延、セル遅延において、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項12】
請求項2に記載の半導体集積回路の検証方法であって、
回路動作周波数を変更することにより、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行う半導体集積回路の検証方法。
【請求項13】
請求項2に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップに先立ち、期待値比較不要個所抽出機構で、期待値比較の不要な結果比較を事前に省くステップを有する半導体集積回路の検証方法。
【請求項14】
請求項2または13に記載の半導体集積回路の検証方法であって、
前記経路抽出ステップに先立ち、信号が通る経路の頻度の情報を抽出する経路頻度抽出機構で、経路頻度が所定の値以下である経路に対しては期待値比較を事前に省くステップを有する半導体集積回路の検証方法。
【請求項15】
請求項2に記載の半導体集積回路の検証方法であって、
サイクル越えをする信号経路を抽出するステップを含む半導体集積回路の検証方法。
【請求項16】
請求項2に記載の半導体集積回路の検証方法であって、
同一サイクル内で複数回信号遷移を行う信号経路を抽出するステップを含む半導体集積回路の検証方法。
【請求項17】
請求項2に記載の半導体集積回路の検証方法であって、
複数遅延モードで期待値比較が安定して行えないサイクルを抽出するステップを含む半導体集積回路の検証方法。
【請求項18】
請求項2に記載の半導体集積回路の検証方法であって、
経路抽出の際に遅延ばらつきを与えるステップを含む半導体集積回路の検証方法。
【請求項19】
請求項1乃至18のいずれかに記載の半導体集積回路の検証方法を用いて、
半導体集積回路の動作において信号が回路内のどの経路を通って出てくるかの情報を使って、回路が正しく動作しているかの検査を行う半導体集積回路の検査方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体集積回路を高精度且つ効率的に検証し、検査(テスト)することが可能な半導体集積回路の検証方法および検査方法に関する。
【背景技術】
【0002】
最終的なLSI(製品)は、検査装置を用いてLSIにテストパターンを入力することにより検査される。検査を安定して行うためには、LSIのプロセス、温度、電圧等のばらつきや検査装置での制限を考慮したテストパターンにするために十分な検証を行う必要がある。
【0003】
従来の一般的なテストパターンの作成方法は以下の通りである。
1)元々のRTL(Resistor transfer Level)でのイベントドリブンでのシミュレーションを行い、イベントドリブンでの出力動作を確認する。
2)検査用のテストパターンにするためにイベントドリブンの論理シミュレーション結果をサイクルごとに切り出し、出力動作を判定可能な時間にストローブ時間を設定し、基本期待値とする。
3)色々なバラツキに耐えられるように(例えば、MIN、MAXモード)ゲートレベルでのシミュレーションを行なう(この場合、上記基本期待値通りかのチェックであり、ストローブは、各モードに応じて一定の時間に設定する)。
4)回路動作がOKであれば、検査装置での安定性を取れるようにMIN、MAXでパスする範囲をストローブ時間にし、不要な箇所はマスク(省略)する(期待値比較しない)。
5)検査装置では、サイクル毎にストローブ時間で期待値コンペアでパス・フェイル判定する。
【0004】
このように従来の論理シミュレーション検証および検査は図1に概要を示すように、出力期待動作を確認する場合、サイクルごとに、妥当な時間にストローブを立てHHLLZを期待値照合する。つまり、基本的に検査を行う場合はストローブベースとなっている。
【0005】
元々イベントドリブンの結果をサイクルベースに置き換えるという作業を無くすことを企図し、イベントドリブンのシミュレーション結果を読みこみ、そのまま検査を行う検査装置が提案されている(特許文献1)。この場合、論理シミュレーションにおける信号の遷移時間と検査装置での実際のLSIの検査における信号の遷移時間が、全く同一条件で処理される必要がある。しかしながら、論理シミュレーションの条件と該当LSIの検査条件を完全に一致させることは不可能であり、結果として読みこんだ論理シミュレーション時の信号の遷移時間が実際のLSIにおいて正しいのか問題があるのかを判定することができなくなる。
【0006】
【特許文献1】特開平9−318713号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
LSIにおいては、ある入力が与えられると、回路中のある経路を通過した信号のみが出力に影響を与え、出力端子での信号の遷移が発生する。回路が正しく動作すると、期待される経路を通って出力遷移が発生するため、サイクルごとに期待される時間に信号が遷移する。逆に、あるサイクルで期待される時間に信号が遷移していないと回路が正しく設計されていない可能性がある。つまり、本来の回路動作は、サイクルごとの信号の遷移する時間によって、正しいか正しくないか判断すべきであるが、現状で採用されている検査方法では、サイクルごとに期待値比較を行うために、シミュレーション結果の切り出しを行うことになる。この切り出すと言う作業は、安定ストローブを持つように設計すると言う反面、回路の動作に鈍感になる可能性がある。
【0008】
以下に図面を参照して詳細に説明する。通常、LSIから出力される信号は、複数の経路の内、いずれか一つの経路を通った信号が遷移波形として出力される。例えば、図2においてOUT1から出力される信号は、経路A〜Fのいずれかを通って出力遷移する。図3に示すように、信号立ち上がりが経路A、B、Eではそれぞれ異なる時間で立ち上がるとする。ところが、図3に示す時間で従来のようなストローブを立てると経路A、B、Eいずれから信号が出ていてもパスしてしまうことになる。つまり、経路Aが正しいとしても、現行の検証方法では経路B、経路Eと区別することは出来ないと言う課題がある。
【0009】
そこで、前述した特許文献1に記載の技術では、信号の遷移時間に着目しているが、ただ単にシミュレーションをそのまま取りこむだけで、LSIの良否判定を行う検査まで考慮されておらず、LSIの良否判定を高精度に行うことができないという課題があった。 本発明は前記実情に鑑みてなされたもので、上記課題を解決し、LSIを高精度且つ効率的に検証し、安定的な検査(テスト)を行うことを目的とする。
【課題を解決するための手段】
【0010】
本発明の半導体集積回路の検証方法は、従来のようにストローブを基準に期待値照合を行うのではなく、信号遷移(変化)点を基準に検証を行う。同時に、出力される結果における信号遷移(変化)が、回路中のどの経路を通って出てくるかを検証の対象とするものであり、従来の検証方法に比べて高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にLSIを高精度且つ高品質な検査(テスト)を可能にするものである。
【0011】
すなわち本発明の半導体集積回路の検証方法は、信号遷移点に期待値照合時間を設定し、回路が正しく動作しているか検証を行うものである。
この構成により、ストローブを基準に期待値照合を行うのではなく、信号遷移(変化)点を基準に検証を行うため、処理時間を増大することなく、特徴抽出を行うことができ、高精度の検出が可能となる。
【0012】
また、本発明の半導体集積回路の検証方法は、半導体集積回路の回路情報と、当該半導体集積回路の信号遷移情報とに基づいて、動作において信号が回路内のどの経路を通って出てくるかを抽出する経路抽出ステップを有し、回路が正しく動作しているかの検証を行うものである。
この構成により、サイクル毎のストローブではなく、信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【0013】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップで抽出された情報を使って得られた、前記半導体集積回路の外部端子から出力される出力信号が通過する回路内の経路情報に基づいて、回路が正しく動作しているかの検証を行うものである。
この構成により、サイクル毎のストローブではなく、外部端子から出力される出力信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【0014】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、前記信号遷移情報から得られる信号遷移点に期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
この構成により、サイクル毎のストローブではなく、信号がどの経路を通って出力されてどう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するようにしているため、少ない演算量で高精度の検証が可能となる。なお、この経路抽出ステップは経路抽出機構を用いて実施することができる。
【0015】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、信号遷移点および信号安定区間に期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
この構成により、より高精度の経路抽出が可能となる。
【0016】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、検査装置から得られる信号遷移点に基づき期待値照合時間を設定し、経路抽出を行うステップであるものを含む。
【0017】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップは、信号が複数サイクルにまたがる可能性のある場合に、信号遷移点が最も早くなる場合の信号遷移点と最も遅くなる場合の信号遷移点に期待値照合時間を設定するステップであるものを含む。
この構成により、信号遷移点が複数のサイクルにまたがっている場合にも良好に検出を行うことが可能となる。
【0018】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップが、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を抽出する経路抽出機構によって実施されるものを含む。
この構成により、効率よく高精度の検証が可能となる。
【0019】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップで抽出された経路情報から、半導体集積回路の動作において外部端子の出力信号が回路内のどの経路を通って出てくるかを示す経路を判定する経路判定機構によって経路判定が実施されるものを含む。
【0020】
また、本発明の半導体集積回路の検証方法は、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを比較する比較ステップを有し、比較結果に基づいて、回路が正しく動作するかの検証を行うものを含む。
この構成により、0遅延やユニット遅延で検証する場合と通常遅延で検証する場合で信号経路に違いが無ければ、遅延マージンが十分に確保され、クリティカルな設計部分が無く、同期性を保たれた回路であると判断することができる。一方違いが発生すれば遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができる。特に、結果の端子、経路、遷移情報(どの端子でどの経路でどの遷移で期待通りの動作をしていないのか)を確認することにより、回路のどの部分に問題がありそうかを絞りこんで調査することができることから、より効率よく高精度の検証を行うことができる。
【0021】
また、本発明の半導体集積回路の検証方法は、配線遅延、セル遅延において、遅延情報を考慮する場合と遅延情報を考慮しない場合で、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行うものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【0022】
また、本発明の半導体集積回路の検証方法は、回路動作周波数を変更することにより、外部端子の出力信号が出力される経路に変化があるかを確認することにより、回路が正しく動作するかの検証を行うものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【0023】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップに先立ち、期待値比較不要個所抽出機構で、期待値比較の不要な結果比較を事前に省くステップを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【0024】
また、本発明の半導体集積回路の検証方法は、前記経路抽出ステップに先立ち、信号が通る経路の頻度の情報を抽出する経路頻度抽出機構で、経路頻度が所定の値以下である経路に対しては期待値比較を事前に省くステップを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【0025】
また、本発明の半導体集積回路の検証方法は、サイクル越えをする信号経路を抽出するステップを含むものを含む。
この構成により、より効率よく高精度の検証を行うことができる。
【0026】
また、本発明の半導体集積回路の検証方法は、同一サイクル内で複数回信号遷移を行う信号経路を抽出するステップを含むものを含む。
【0027】
また、本発明の半導体集積回路の検証方法は、複数遅延モードで期待値比較が安定して行えないサイクルを抽出するステップを含むものを含む。
【0028】
また、本発明の半導体集積回路の検証方法は、経路抽出の際に遅延ばらつきを与えるステップを含むものを含む。
この構成により、遅延ばらつきを与えることにより、遅延マージンの程度を推測することもできる。
【0029】
また、本発明の半導体集積回路の検証方法は、半導体集積回路の動作において信号が回路内のどの経路を通って出てくるかの情報を使って、回路が正しく動作しているかの検査を行うものを含む。
この構成により、高精度で高効率の検査を実現することができる。
【発明の効果】
【0030】
以上説明したように、本発明によれば、高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検証・検査を行うものであり、最終的にLSIを高精度且つ高品質な検査(テスト)することが可能になる。
【発明を実施するための最良の形態】
【0031】
以下、本発明の実施の形態を図面を参照しつつ詳細に説明する。
図2乃至図8は、本発明の実施の形態1を説明する説明図である。
通常、LSIから出力される信号は、複数の経路の内、いずれか一つの経路を通った信号が遷移波形として出力される。例えば、図2においてOUT1から出力される信号は、経路A〜Fのいずれかの経路を通って出力遷移する。図3に示すように、信号立ち上がりが経路A、B、Eではそれぞれ異なる時間で立ち上がるとする。
【0032】
これまでの検査用の論理シミュレーション検証は、サイクルごとにストローブを設定して期待値照合を行うため、仮に図3に示す時間で期待値照合を行ったとすると経路A、B、Eいずれから信号が出ていてもパスしてしまうことになる。つまり、回路の動作に鈍感になり、動作不具合を見逃してしまう可能性がある。
【0033】
そこで、本発明の実施の形態1に示す方法は、サイクルごとのストローブではなく、信号がどの経路を通って出てきて、どう遷移するかに基づいて、回路が正しく動作しているかどうかを検証するものである。例えば、図2の回路において図4のような信号遷移がある場合、1サイクル目で信号が経路Aを通って出てきてL→Hに遷移したか、また3サイクル目で信号が経路Aを通って出てきてH→Lに遷移したかを検証するものである。
【0034】
具体的には図5に検証装置の一例を示すように、ある端子におけるサイクル番号、経路、信号遷移を入力情報(以降、信号遷移情報5001とする)として検証を行うシミュレータ(検証装置)5002や検査装置5003に入力するものである。検査装置としては、検査用ボード等5004も含まれる。
【0035】
入力情報に関しては、LSIの動作の基本となる情報でもあり、設計の上流におけるシステム検証等から生成することも想定される。また、信号遷移が発生するサイクルだけの情報でよく、従来のように全サイクルの入出力情報をもつ必要が無いため、入力情報のサイズ削減の効果も期待できる。
【0036】
上記は、半導体集積回路の動作において外部端子の出力信号に関して記載しているが、回路内部の内部検証においても適用できる。
【0037】
このように本実施の形態による方法によれば、従来の検証方法に比べて高精度に、回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にLSIを高精度且つ高品質に検査(テスト)することが可能になる。
【0038】
次に、図5に示した検証装置を用いて、信号の経路を抽出するための一手法を図6〜図8に示す。この抽出方法は、回路をダイナミックシミュレーション(動的解析)するステップ(ステップ6001)と、このSIM(シミュレーション)結果6002により、信号変化遅延を抽出するステップ(ステップ6003)と、回路を静的タイミング解析するステップ(ステップ6004)と、経路情報と各経路のサイクルにおける信号の遷移時間を算出するステップ(算出ステップ6005)と、これら信号変化遅延とサイクルにおける信号の遅延時間とで有効経路の抽出をするステップ(有効経路抽出ステップ6006)とを含み、有効経路の抽出がなされる。ここで信号の遷移時間とは、ある基準時を基準として信号の遷移が起こる時間(時刻)、すなわち遷移点を示すものとする。
【0039】
例えば図2に示した回路をダイナミックシミュレーション(動的解析)したSIM結果6002が図4のようになるとする。具体的な信号の変化を見ていくことで、対象となるクロックが変化してからOUT1での信号が変化する時間(遷移時間)を図7に示す。一方、静的タイミング解析を用いることによりターゲットとする回路の経路における信号遅延を算出することができるが、図2の回路例で考えると静的タイミング解析ステップ6004による算出ステップ6005の処理結果として図8に示すような結果を算出することができる。L→Hへの立ちあがりに関しては,可能性として5つの経路があり、それぞれの遅延時間をもつ。仮に図7に示したダイナミックシミュレーションによる経路結果と合わせてチェックするとシミュレーションの1サイクル目は経路A、3サイクル目は経路A、6サイクル目は経路C、7サイクル目は経路Aを通って信号が出力されていることがわかる。
【0040】
具体的なフローを図6に示したが、このように静的タイミング解析(6004)と動的解析(ダイナミックシミュレーション)結果(6002)を用いて、シミュレーション時に有効となっている経路を特定することが可能になる。
【0041】
(実施の形態2)
次に本発明の実施の形態2について説明する。図9乃至図12は、本発明の実施の形態2を説明するものである。
【0042】
実際のLSIから出力される信号遷移時間は、プロセスや温度、電圧等でばらついている。図9には信号遅延がMINとなる場合、MAXになる場合の信号状態を示している。従来は、ばらつきに耐えられるような期待値照合時間にストローブ時間を設定していた(T1)。
【0043】
一方、本発明の実施の形態2は、ばらつく信号遷移時間に期待値照合時間を設定するものである。実際の信号はMINとMAXの間で変動する。信号の変化を観察するとT2以前は確実に“L”信号、それからT4まで“L”か“H”信号、T4以降はT5まで確実に“H”信号、T5以降はT3まで“H”か“L”信号、T3以降は確実に“L”信号となる。
【0044】
本発明の方法では、MINで信号の遷移する時間であるT2およびMAXで信号の遷移する時間であるT3に期待値照合時間を設定するものである。さらに必要ならMAXで信号遷移T4およびMINでの信号遷移T5に期待値照合時間を設定するとより精度が上がる。サイクル2においては確実に“H”信号であり、このサイクルで適当な時間に期待値照合する時間を設定すると、さらに精度が上がる。期待値照合時間の詳細であるが、例えばT2に関してはT2の直前で“L”信号、T2で“L”から“H”に遷移することを確認することになる。同様にT3では“H”から“L”信号に遷移し、T3の直後で“L”信号であることを確認することになる。“直前”、“直後”に関しては例えば最小時間単位での一単位前や一単位後を設定する等が考えられる。例えば最小時間単位が1psであれば、130psの直前は129psとなる。
【0045】
本発明の方法を用いることにより信号がどの経路から出てきているかを確実に検証でき、従来の期待値照合に比べて精度よく検証を行うことが可能になる。本発明の方法は、検査装置での検査においても適用でき、従来の検査に比べて精度よく検査できる。
【0046】
また、シミュレーション検証においては、MIN、MAXの遅延条件は最も厳しくして、実際のLSIにおけるばらつきに対応する場合が多い。つまり、検査装置を使った実際のLSIの検査では、シミュレーション検証における遅延のMIN,MAXに比べてMINとMAXのばらつきが小さくなる(例えばT2〜T4の信号が“L”か“H”の不確定区間がせまくなる)可能性がある(図10)。つまり検査装置から抽出される実際のLSIにおける信号遷移時間を適用することにより、シミュレーション検証時の信号遷移時間を適用する場合に比べて、より精度よく検査を行うことが可能になる。
【0047】
図11に本発明の方法による検査で経路の区別が出来なくなる一例を示している。この例では経路Aを考慮した上で、T2以前は確実に“L”信号、それからT4まで“L”か“H”信号、T4以降はT5まで確実に“H”信号等として検査を行う。この場合、仮に経路Cの出力信号がMINモードで経路AのMINより後で、且つMAXモードで経路AのMAXより前で信号遷移するとした場合、経路Aの検査で経路Cを正しく区別できなくなる可能性が高くなる。この場合、例えば静的タイミング解析ツール等で事前に各経路での信号遷移出力遅延時間を抽出して置くことにより、使用する検査パターンにおいて検査できない可能性の高い信号遷移の組み合わせが存在するかを確認可能である。このように事前確認を行うことにより検査ミスを低減することが可能になる。
【0048】
なお、本実施の形態に限らず、前述のようにシミュレーション検証における遅延条件と検査における遅延条件が一致しないため、本実施の形態での検査においては確実に経路を区別できなくなる場合があるが、従来のサイクルごとに期待値照合時間を設定するストローブベース手法に比べて検査精度は向上する。尚、シミュレーション検証においてはMIN、MAXモードで各経路における信号遷移時間が決まるため、経路の区別ができないことは無い。
【0049】
図12にマルチサイクルパスの例を示している。信号が経路Aを通って出力する場合、サイクル1、2のいずれでもよい例である。この場合、T2の直前で“L”信号、あるいはT2で“L”から“H”に遷移することを確認するのは同様であるが、“L”か“H”信号の区間がサイクル1、サイクル2にまたがり、マルチサイクルの最後のMAXモードの“L”から“H”への遷移T4あるいはT4の直後で“H”信号であることを期待値照合することになる。従来の検証手法ではマルチサイクルパスは期待値照合を行うサイクルが変動し期待値照合を行うのが期待値を置くのが困難であったが、本手法であればマルチサイクルパスにも柔軟に対応可能となる。マルチサイクルへの対応は、検査装置での検査においても適用可能である。
【0050】
(実施の形態3)
次に本発明の実施の形態3について説明する。図13〜図16は、本発明の実施の形態3を説明するものである。
図13に本発明の実施の形態3の判定装置の基本構成を示しているが、経路抽出もしくは判定機構を有するものである。本機構1301に入力情報として図14の1401に概要を示すような信号遷移情報1302、回路情報1304を入力して検証を行う。この場合、回路の動作結果である各信号の遷移結果ともう一つの入力情報である経路信号遷移遅延情報1303(図15の1501に例を示す)を比較することにより信号がどの経路を通って出てくるかの経路抽出を行う。この判定装置を用いた経路抽出の一方法は図6にフローチャートを示したとおりである。一方、1302の信号遷移情報は期待する信号遷移情報をもっている場合があり、経路、信号遷移を比較することにより回路が正しく行われているか判定を行う。経路信号遷移遅延情報1303は、例えば静的タイミング解析によって生成される。
【0051】
本発明の構成を用い、図6でフローチャートに従って説明した方法を用いて検証および検査を行うものである。検査としては、検査用ボード等に本機構を組み込んでもよい。
また、信号遷移変化情報は複数クロック(非同期を含む)の場合であってもよい。
【0052】
本発明の方法を用いることにより、従来の検証方法に比べて高精度に回路、パターン不具合を、より設計の上流工程で見つけることができ設計品質が向上する。また、信号遷移がどの経路を通って出てくるかの情報を使って検査を行うものであり、最終的にLSIを高精度且つ高品質に検査(テスト)することが可能になる。
【0053】
また、信号遷移情報に関しては、LSIの動作の基本となる情報でもあり、設計の上流におけるシステム検証等から生成することも想定される。また、信号遷移が発生するサイクルだけの情報でよく、従来のように全サイクルの入出力情報をもつ必要が無いため、入力情報のサイズ削減の効果も期待できる。
【0054】
図16には、マルチサイクルパスにおける信号遷移情報の記述例1601を示している。この例では、信号が経路Aを通って出てきて“L”から“H”に遷移する信号が1〜3サイクルのいずれでもよい場合を示している。“1〜3”に関しては、“1−3”や“1,2,3”のような記述も考えられる。いずれにしても本発明の方法を用いることによりマルチサイクルパスの表現が容易に記述可能であり、同時に従来のシミュレーション検証では困難であったマルチサイクルパスの検証を容易に行うことが可能になる。
【0055】
(実施の形態4)
次に本発明の実施の形態4について説明する。
本実施の形態では、遅延の与え方による信号経路への影響を考慮した手法を示すものである。シミュレーション検証を行う際に回路に与える遅延として回路中の論理セルに与えるセル遅延や配線に与える配線遅延がある。また、遅延の与え方としても通常の遅延精度の他に0遅延(セル遅延や配線遅延のいずれかあるいは両方に遅延を与えない場合)やユニット遅延(セル遅延や配線遅延に一定遅延値を与える)等がある。同期設計されていて信号の競合等の無い回路であれば0遅延やユニット遅延による検証であっても回路動作を検証可能である。0遅延やユニット遅延を与える場合は、通常の遅延を与える場合に比べて、シミュレーション検証における遅延計算が容易になり、処理速度が速くなることもあり、メリットとなる。
【0056】
例えば、0遅延やユニット遅延で検証する場合と通常遅延で検証する場合で信号経路に違いが無ければ、遅延マージンが十分に確保され、クリティカルな設計部分が無く、同期性を保たれた回路であると判断することができる。逆に違いが発生すれば遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができる。特に、結果の端子、経路、遷移情報(どの端子でどの経路でどの遷移で期待通りの動作をしていないのか)を確認することにより、回路のどの部分に問題がありそうかを絞りこんで調査することができる。
【0057】
さらにセル遅延、配線遅延でそれぞれに通常遅延を持たせる場合と0遅延やユニット遅延を持たせる場合で区別して検証を行うことにより、信号経路に違いが出た場合にセル遅延および配線遅延のどちらに問題が有りそうかを絞り込んで調査することが可能になる。
【0058】
また、セル遅延と配線遅延というくくりではなく、検証の対象とする回路中のあるブロックだけ遅延精度を高めて、他は精度を落すなどの方法も有り得る。あるいは期待値照合時間を明確にするために、期待値照合を行う遅延時間に影響する出力段のセル(最終段のフリップフロップから出力バッファ)および最終段のフリップフロップに入力されるクロック系のみ遅延精度を高めて、他は精度を落して検証するとかも有り得る。このように検証目的に応じて必要な回路のみ遅延精度を上げて他は精度を落すことにより、高速な検証を行うことが可能になる。
【0059】
また、遅延情報ではなく、検証を行う周波数を変更することによって信号経路に違いが出た場合に、遅延マージンが十分に確保されておらず、クリティカルな設計部分がある問題の有る回路である可能性を見つけることができ、回路のどの部分に問題がありそうかを絞りこんで調査することができる。特にクリティカルな設計の問題は、従来のストローブ形式よりも本手法に示す信号遷移時間に着目した経路比較の方が検証精度(感度)は高くなると考えられる。
【0060】
(実施の形態5)
図17は、本発明の実施の形態5の検証方法を説明する図である。
本発明の実施の形態5は、信号遷移時間に着目した検証方法を、故障検証に応用するものである。
【0061】
故障検証は、検証に使用するテストパターンが、どれだけの回路内の故障を検出できるかを検証するものである。図14に示したように信号遷移情報(1702)は、端子名、サイクル番号、経路、信号遷移をもっている。本実施の形態では図17に示すように、信号遷移情報(1702)と回路情報(1704)と経路信号遷移遅延情報(1703)とから、故障検証装置(1701)を用いて故障検証を行うものである。故障検証において、回路中に擬似的に故障を設定して、この信号遷移情報(1702)を故障検証装置(1701)に入力することにより、期待どおりの動作をしない場合に回路中の故障を検出したとする。本実施の形態では故障を検出するための情報として“信号遷移情報“1703、”経路信号遷移遅延情報“1703等を利用することにより、従来のサイクルごとにストローブを設定して期待値照合を行う場合に比べて、回路の不具合(信号が出力される経路が異なる等)を検出する能力が高くなる。
【0062】
例えば、従来の故障検証は単一縮退故障をベースにした故障検証となっていたが、本発明の方法ではさらに遅延故障等の新たな故障の検出に対処できる可能性がある。例えば図9を用いて説明すると、回路の最終段フリップフロップから出力端子へと信号が出力されて信号が“L”から“H”へ遷移するとした場合にMAXでのT4の直後でもLになっていたとすると、大きな遅延をもつ遅延故障を検出できる可能性もある。
【0063】
(実施の形態6)
図18〜図24は、本発明の実施の形態6を説明する図である。
本発明の実施の形態6は、信号遷移情報において、期待値照合を行う必要の無い個所を事前に省き(マスク)、必要な期待値照合のみを行う手法である。具体的には、不要な経路(信号変化)の信号遷移および次の信号遷移があるまでのサイクルをマスク(省略)する場合が考えられる。
【0064】
図18に概要を示すが、この装置は、信号遷移情報1802から、期待値比較不要情報1803にもとづいて、期待値比較不要箇所を抽出する期待値比較不要個所抽出機構1801とを具備しており、期待値比較不要個所抽出機構1801によって、O1端子において13サイクル目の経路Fを通るH→Zの信号遷移を省いて(マスクして)いる。期待値比較不要個所は、期待値比較不要情報1803に示すように設計上流のシステム仕様やテスト仕様から抽出することもあるし、設計上流の検証結果から抽出することもある。あるいは、設計上流の検証結果等と信号遷移情報を比較チェックし、自動で抽出することも考えられる。
【0065】
なお、図19に一例を示すように、経路抽出、判定機構1901に期待値比較不要個所抽出機構を持たせるようにしてもよい。この場合、1901において期待値比較不要個所を計算(認識)して期待値判定を行うことになる。
【0066】
図20に経路頻度リストの例を示している。経路頻度リストとは、検証の対象としているパターンにおいて経路および信号遷移が(全体の遷移に対して)どれだけ発生するかの頻度を示している。例えば経路Aを通る“L”→“H”の信号遷移がパターン全体として35%発生していることになる。経路頻度を出すことにより、頻度の極端に低い経路、遷移に関しては予期しない動作、もしくは期待する遷移で無い可能性が高くなる。前述の期待値比較不要個所を抽出する手段として、この経路頻度リストを利用する場合も有り得る。
【0067】
そして、期待値比較不要個所を省いた後は、図19に示したようにそのままエッジベースで期待値判定を行う場合もあるが、残りの個所で従来のサイクルごとの期待値照合時間で検証を行う手法(ストローブベース)も考えられる。例として図21に示す回路を検証する場合を挙げる。図22にフローを示す。従来のシミュレーション用のテストパターンファイル2201に対して、経路抽出機構による期待値比較不要個所を明記した情報2202を与える。この期待値比較不要個所を明記した情報は図23に例を示しており(2301)、例えば5サイクル目で経路Cの“L”→“H”の信号遷移が不要となる。この情報は、単に“経路Cは不要”と言うような記述方法(2302)でもよいし、単に期待値比較不要個所情報のみでもよい。
【0068】
この情報により、シミュレーション用テストパターンファイルを加工し(2203)、従来のストローブベースシミュレーション検証2204を行う。シミュレーション検証の概要を図24に示しているが、図23に例示したように期待値比較不要個所を明記した情報により、5サイクル目の経路Cを通る“L”→“H”の遷移から次の遷移があるまで(つまり6サイクル目まで)マスクし、次に11サイクル目の“L”→“H”の遷移から次の遷移があるまでをマスクして残りのサイクルでストローブを立ててシミュレーション検証を行う。
【0069】
このように本手法を用いることにより、不要な期待値照合を行う必要が無く検証効率が上がり、同時に検証精度が向上する。また、本手法は検証だけでなく、検査装置を使った検査においても適用可能である。
【0070】
(実施の形態7)
図25乃至図29は、本発明の実施の形態7を説明するものである。
従来のストローブベース検証とエッジベースの融合としては次の場合も考えられる。高速LSIの検証で従来ストローブベース検証では信号がサイクル越えを起こす場合があるが、この際にエッジベース検証を組み合わせる手法である。例えば図25のようなMIN、MAXの差が1サイクルを越えてしまう場合、全サイクルに渡って安定して期待値照合できるストローブ時間が無い。方法1,2いずれもあるサイクルでは期待値マスクを行う必要が出てくる。この場合、T1、T2は従来のストローブベースで、T3だけエッジベースにすることにより、マスクを行うこと無く全サイクルでの検証が可能になる。
【0071】
図26に、具体的なフローを示しているが、まず静的タイミング解析等でサイクル越えをするか事前検証をおこなう(2601)。サイクル越えをしなければ従来のストローブ検証(2602)し、サイクル越えをするようであれば、そのサイクルだけエッジベースの検証を行う。勿論、全てエッジベースでもよい(2603)。
【0072】
図27には同一サイクル内で2回以上遷移がある場合の例を示している。同一サイクル内で2回以上遷移がある場合は、従来のストローブ検証では安定して検証できなくなる。この場合も同様にまず静的タイミング解析等で同一サイクル内で2回以上遷移があるかの事前検証をおこなう(2701)。遷移しなければ、従来のストローブ検証(2702)し、2回以上遷移するようであれば、そのサイクルだけエッジベースの検証を行う。勿論、全てエッジベースでもよい(2703)。また、遷移した結果信号区間があまり短いようであれば、判定の対象から省く判断をしてもよい。
【0073】
図28には、従来のストローブベースではMIN条件、MAX条件で総合的に判断すると期待値が消えてしまう(本例では“H”信号期待値が消える)例を示している。この場合も同様に図29で示すように静的タイミング検証等で事前検証し(2901)、期待値が消えなければ、従来のストローブ検証(2902)し、消えるようならエッジベースを組み合わせて検証を行う(2903)。
【0074】
このように従来の従来のストローブベースだけでは期待値をマスクすることになったり、十分に検証できない場合があったが、エッジベースを組み合わせることにより、マスクをすること無く、高精度に検証を行うことが可能になる。また、本手法は検証のみならず、検査装置を使った検査においても適用可能である。
【0075】
(実施の形態8)
次に、本発明の実施の形態8を説明する。
図6に示したように経路を抽出するためにダイナミックシミュレーションツールや静的タイミング解析ツールを使用する。この場合、遅延計算ツール、結果の違いやツールによる計算の誤差(切り捨て、切り上げ等)により、シミュレーションと静的タイミング解析の精度が完全に一致しなくて、本来は一致するはずの遅延値が微妙に異なり、経路抽出ができない場合がある。そこで本発明の実施の形態8では、図30に示すように経路抽出(3001)に遅延ばらつきの許容範囲(3002)を与えるものである。
【0076】
許容範囲の与え方であるが、使用するツールのライブラリの精度を抽出して与える場合もあるし、信号遷移に影響を与える最終段のフリップフロップから出力までのゲートの段数を抽出して与えたり、全経路の遅延値を抽出して経路抽出ミスが発生しない範囲で与える等が考えられる。このように許容範囲を与えることにより経路の抽出を確実に行うことが可能になる。
【0077】
(実施の形態9)
次に本発明の実施の形態9について説明する。
本実施の形態では、実施の形態1において複数クロックをもつLSIの場合の検証方法の一例を示している。本実施の形態では、図31〜図32に示すように、クロック1(サイクル幅1)とクロック2(サイクル幅2)の複数クロックをもつ場合について説明する。シミュレータ3103には、クロック1の信号遷移情報3101とクロック2の信号遷移情報3102が入力される。検査装置3104や検査用ボード等3105であってもよい。複数クロックとしては、非同期のクロックの場合も有り得る。
【0078】
図32には、図31で示した信号遷移情報に関連した波形の例を示している。端子O1ではサイクル2で経路Aを通ってL→Hの信号遷移がある。一方、端子O2ではサイクル5で経路Cを通ってL→Hの信号遷移がある。
【0079】
従来は、例えばサイクル幅の異なる複数クロック(非同期含む)がある場合、最終的に検査装置の制限内で同一サイクル幅で(同期化して)検査することになり、テストパターンでサイクル幅を合わせる(同期化する)必要があったが、本実施の形態の方法を用いることにより、複数クロックをそのまま適用した検査及び関連する検証を容易に行うことが可能になる。
【産業上の利用可能性】
【0080】
以上説明してきたように本発明によれば、高精度に回路、パターン不具合を、より設計の上流工程で見つけることができることから、高度集積化されたLSIの検査に有効であり、高精度且つ高品質な検査(テスト)を実現することが可能になる。
【図面の簡単な説明】
【0081】
【図1】通例の論理シミュレーション検証および検査の概念を示す図
【図2】通例の論理シミュレーション検証、検査の概念および本発明の実施の形態1における検証方法、検査方法を説明するための回路図
【図3】本発明の実施の形態1における検証、検査方法を説明するための概念図
【図4】本発明の実施の形態1における検証、検査方法を説明するための信号遷移図
【図5】本発明の実施の形態1における検証、検査方法の基本構成を示す図
【図6】本発明の実施の形態1に示した経路抽出方法を示すフローチャート
【図7】本発明の実施の形態1に示した経路抽出方法における動的(ダイナミック)シミュレーション結果の例を示す図
【図8】本発明の実施の形態1に示した経路抽出方法における静的タイミング解析結果の例を示す図
【図9】本発明の実施の形態2に示した検証、検査方法における結果判定機構を示す図
【図10】本発明の実施の形態2におけるシミュレーション検証と検査における遅延条件の違いを示す図
【図11】本発明の実施の形態2において検査で複数経路を区別できなくなる例を示す図
【図12】本発明の実施の形態2においてマルチサイクルパスへの検証、検査方法を示す図
【図13】本発明の実施の形態3の検証、検査方法の基本となるフローチャート
【図14】本発明の実施の形態3の検証、検査方法における信号遷移情報の例を示す図
【図15】本発明の実施の形態3の検証、検査方法における経路信号遅延情報の例を示す図
【図16】本発明の実施の形態3の検証、検査方法においてマルチサイクルパスの信号遷移情報の例を示す図
【図17】本発明の実施の形態5の故障検証方法の基本となるフローチャート
【図18】本発明の実施の形態6における期待値比較不要個所を抽出する例を示すフローチャート
【図19】本発明の実施の形態6における経路抽出、判定機構に期待値比較不要個所抽出機構をもたせた例を示すフローチャート
【図20】本発明の実施の形態6において、経路頻度リストの例を示す図
【図21】本発明の実施の形態6におけるエッジベースの手法と従来のストローブベース手法を合わせた手法を説明するための回路図
【図22】本発明の実施の形態6におけるエッジベースの手法と従来のストローブベース手法を合わせた手法を示すフローチャート
【図23】本発明の実施の形態6におけるエッジベースの手法と従来のストローブベース手法を合わせた手法での期待値比較不要個所を明記した情報の例
【図24】本発明の実施の形態6におけるエッジベースの手法と従来のストローブベース手法を合わせた手法の概要を示す図
【図25】本発明の実施の形態7における信号がサイクル越えをするかどうかを事前に確認する機能を追加した手法の概念を示す図
【図26】本発明の実施の形態7における信号がサイクル越えをするかどうかを事前に確認する機能を追加した手法のフローチャート
【図27】本発明の実施の形態7における同一サイクル内で2回以上の遷移が有る場合を事前に確認する機能を追加した手法のフローチャート
【図28】本発明の実施の形態7における複数遅延モードで期待値が消えるかを事前に確認する機能を追加した手法の概念を示す図
【図29】本発明の実施の形態7における複数遅延モードで期待値が消えるかを事前に確認する機能を追加した手法のフローチャート
【図30】本発明の実施の形態8における遅延ばらつき幅を与える手法を示すフローチャート
【図31】本発明の実施の形態8における複数クロックを用いた検証、検査方法の基本構成を示す図
【図32】本発明の実施の形態8における複数クロックを用いた検証、検査方法における出力波形を示す図
【符号の説明】
【0082】
5001、1302、1401、1601、1702、1802、1902、2202、2301、3101、3102 信号遷移情報
6005、1303、1501、1703,1903 経路信号遷移遅延情報
6006 経路抽出結果
1304、1704、1904 回路情報
6001、2204 シミュレーション
6004 静的タイミング解析
5002、3103 シミュレータ
5003、3104 検査装置
5004、3105 検査ボード
6002 シミュレーション結果
1701 故障検証装置
6003 信号遅延抽出
3001 経路抽出機構
1301 経路抽出、判定機構
1801 期待値比較不要個所抽出機構
1901 経路抽出機構、判定機構と期待値比較不要個所抽出機構
1803、1905 期待値比較不要箇所情報
1804、2202、2301、2302 期待値比較不要個所抽出情報
2201、2203 シミュレーション用パターンファイル
2601、2701、2901 STA等の事前検証
2602、2702、2902 ストローブ検証
2603、2703、2903 エッジベース検証
3002 遅延ばらつき許容範囲




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013