米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> セイコーエプソン株式会社

発明の名称 半導体集積回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−33035(P2007−33035A)
公開日 平成19年2月8日(2007.2.8)
出願番号 特願2005−212084(P2005−212084)
出願日 平成17年7月22日(2005.7.22)
代理人 【識別番号】100110858
【弁理士】
【氏名又は名称】柳瀬 睦肇
発明者 真下 博之
要約 課題
電源投入時に内部回路の初期設定を行うと共に、テストモードにおいて電源電圧が継続して印加されていても電源投入時と同様に内部回路の初期設定を可能とする。

解決手段
この半導体集積回路は、電源電圧の立ち上がりを検出して第1のリセット信号を所定の期間活性化するパワーオンリセット回路10と、外部から供給されるタイミングパルスに同期して、テストモードにおいて活性化される信号をラッチすることにより、第2のリセット信号を活性化するラッチ回路21と、タイミングパルスに基づいてラッチ回路をリセットすることにより、第2のリセット信号を非活性化するラッチ解除手段22と、第1のリセット信号と第2のリセット信号との論理和を求めることにより、内部回路に供給すべきリセット信号を生成する論理回路23とを具備する。
特許請求の範囲
【請求項1】
電源投入時に初期設定が必要となる内部回路を有する半導体集積回路であって、
電源電圧の立ち上がりを検出して第1のリセット信号を所定の期間活性化するパワーオンリセット回路と、
外部から供給されるタイミングパルスに同期して、テストモードにおいて活性化される信号をラッチすることにより、第2のリセット信号を活性化するラッチ回路と、
前記タイミングパルスに基づいて前記ラッチ回路をリセットすることにより、第2のリセット信号を非活性化するラッチ解除手段と、
第1のリセット信号と第2のリセット信号との論理和を求めることにより、前記内部回路に供給すべきリセット信号を生成する論理回路と、
を具備する半導体集積回路。
【請求項2】
電源投入時に初期設定が必要となる複数系統の内部回路を有する半導体集積回路であって、
前記複数系統の内部回路に対応して、外部から供給される個別のタイミングパルスに基づいてそれぞれ動作する複数の前記ラッチ回路と、複数の前記ラッチ解除手段と、複数の前記論理回路とを具備する、請求項1記載の半導体集積回路。
【請求項3】
前記ラッチ回路が、テストモードにおいて活性化される信号が入力されるデータ入力端子と、外部から供給されるタイミングパルスが入力されるクロック信号入力端子と、第2のリセット信号を出力する出力端子と、前記ラッチ回路をリセットするために用いられるリセット端子とを有するDフリップフロップを含む、請求項1又は2記載の半導体集積回路。
【請求項4】
前記ラッチ解除手段が、外部から供給されるタイミングパルスを遅延させる遅延回路と、前記タイミングパルス及び前記遅延回路によって遅延されたタイミングパルスに基づいて前記タイミングパルスの立下りエッジを検出し、前記タイミングパルスの立下りエッジに同期して前記ラッチ回路をリセットするための信号を生成する論理回路とを含む、請求項1〜3のいずれか1項記載の半導体集積回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、リアルタイムクロックやタイマ等のように電源投入時に初期設定が行われる回路を内蔵した半導体集積回路に関する。
【背景技術】
【0002】
IC製品の出荷時においては、ICが規格通り動作するか否かをチェックするために各種の検査が行われる。そのような検査の1つに、ファンクション試験がある。ファンクション試験においては、ICにテストパターンを入力して、出力されるパターンが予め設定されている期待値と一致するか否かをチェックすることにより、良品又は不良品の判定が行われる。
【0003】
ところで、携帯電話やディジタルカメラに搭載されるリアルタイムクロックICやタイマICのようにカウントアップ機能を有する半導体集積回路においては、電源投入直後に内部回路の初期設定が必要となる。そのために、電源電圧の立ち上がりを検出して、リセット信号を所定の期間活性化するパワーオンリセット回路が用いられている。
【0004】
そのような半導体集積回路に対するファンクション試験は、意図的に半導体集積回路の内部状態を調整しない限り、電源投入直後に行う必要がある。そのために、従来は、複数のファンクションテストを行う際に、それぞれのテストパターンについての検査を行う度に電源を一旦オフしてから再投入する必要があったので、テスト時間の短縮が難しいという問題があった。また、複数の回路部のファンクションテストを行う際にも、それぞれのテストパターンについての検査を行う度に電源のオフ/オンを行わなくてはならないという問題があった。
【0005】
関連する技術として、下記の特許文献1には、通常動作モードとスキャンテストを行うテストモードとの間の遷移が検出された時、及び、リセット信号が入力された時に、スキャンチェーンを構成する複数のフリップフロップをリセットする半導体集積回路が開示されている。この半導体集積回路は、通常動作とスキャンテストとを切り換えるためのモード信号のエッジにより、スキャンテストが開始される際や終了される際に複数のフリップフロップをリセットする。しかしながら、特許文献1には、カウントアップ機能を有する半導体集積回路における電源投入時のリセット動作については記載されていない。
【特許文献1】特開2004−117029号公報(第1、4〜5頁、図1)
【発明の開示】
【発明が解決しようとする課題】
【0006】
そこで、上記の点に鑑み、本発明は、電源投入時に初期設定が必要となる内部回路を有する半導体集積回路において、電源投入時に内部回路の初期設定を行うと共に、テストモードにおいて電源電圧が継続して印加されていても電源投入時と同様に内部回路の初期設定を可能とすることにより、半導体集積回路のファンクションテストに要する時間を短縮することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、本発明の第1の観点に係る半導体集積回路は、電源投入時に初期設定が必要となる内部回路を有する半導体集積回路であって、電源電圧の立ち上がりを検出して第1のリセット信号を所定の期間活性化するパワーオンリセット回路と、外部から供給されるタイミングパルスに同期して、テストモードにおいて活性化される信号をラッチすることにより、第2のリセット信号を活性化するラッチ回路と、タイミングパルスに基づいてラッチ回路をリセットすることにより、第2のリセット信号を非活性化するラッチ解除手段と、第1のリセット信号と第2のリセット信号との論理和を求めることにより、内部回路に供給すべきリセット信号を生成する論理回路とを具備する。
【0008】
また、本発明の第2の観点に係る半導体集積回路は、電源投入時に初期設定が必要となる複数系統の内部回路を有する半導体集積回路であって、複数系統の内部回路に対応して、外部から供給される個別のタイミングパルスに基づいてそれぞれ動作する複数の上記ラッチ回路と、複数の上記ラッチ解除手段と、複数の上記論理回路とを具備する。
【0009】
以上において、ラッチ回路が、テストモードにおいて活性化される信号が入力されるデータ入力端子と、外部から供給されるタイミングパルスが入力されるクロック信号入力端子と、第2のリセット信号を出力する出力端子と、ラッチ回路をリセットするために用いられるリセット端子とを有するDフリップフロップを含むようにしても良い。
【0010】
また、ラッチ解除手段が、外部から供給されるタイミングパルスを遅延させる遅延回路と、タイミングパルス及び遅延回路によって遅延されたタイミングパルスに基づいてタイミングパルスの立下りエッジを検出し、タイミングパルスの立下りエッジに同期してラッチ回路をリセットするための信号を生成する論理回路とを含むようにしても良い。
【発明の効果】
【0011】
本発明によれば、パワーオンリセット回路によって生成された第1のリセット信号と、外部から供給されるタイミングパルスに同期して生成された第2のリセット信号との論理和を求めることにより、初期設定のためのリセット信号を生成するので、テストモードにおいて電源電圧が継続して印加されていても、電源投入時と同様に内部回路の初期設定を可能として、半導体集積回路のファンクションテストに要する時間を短縮することができる。
【発明を実施するための最良の形態】
【0012】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る半導体集積回路の一部の構成を示すブロック図である。本実施形態に係る半導体集積回路は、電源投入時に初期設定が必要となる内部回路(例えば、各種制御回路40)を有しており、そのような内部回路が規格通りに動作するか否かをチェックするためにファンクションテストが行われる。
【0013】
図1に示すように、半導体集積回路100は、電源電圧の立ち上がりを検出してパワーオンリセット信号を所定の期間ローレベルに活性化するパワーオンリセット回路10と、パワーオンリセット回路10から出力される負論理のパワーオンリセット信号を反転して正論理のパワーオンリセット信号とするインバータ11と、内部回路に供給すべき初期設定リセット信号を生成するリセット制御回路20と、テストモードにおいて用いられるテスト用データを保持する(書き込む)ためのテスト用レジスタ30と、通常モードにおいては設定されたデータに基づいて動作し、テストモードにおいてはテスト用レジスタ30に保持されているテスト用データに基づいて動作する各種制御回路40とを内蔵している。
【0014】
リセット制御回路20は、書き込み許可信号に含まれているタイミングパルスに同期して、テストモード信号をラッチすることにより、テストリセット信号を活性化するラッチ回路21と、該タイミングパルスに基づいてラッチ回路21をリセットすることにより、テストリセット信号を非活性化するラッチ解除手段22と、パワーオンリセット信号とテストリセット信号との論理和を求めることにより、内部回路に供給すべき初期設定リセット信号を生成する論理回路(OR回路)23とを含んでいる。
【0015】
ここで、テストモード信号は、テストモードにおいて活性化される信号であり、書き込み許可信号は、テストモードにおけるリセットのタイミングを与える信号である。これらの信号は、それぞれ独立したパッドを介して、あるいは、シリアルインタフェースを介して、外部から供給される。
【0016】
ラッチ回路21は、テストモード信号が入力されるデータ入力端子Dと、書き込み許可信号に含まれているタイミングパルスが入力されるクロック信号入力端子Cと、テストリセット信号を出力する出力端子Qと、出力信号をリセットするために用いられるリセット端子Rとを有するDフリップフロップによって構成される。
【0017】
また、ラッチ解除手段22は、書き込み許可信号に含まれているタイミングパルスを遅延させる遅延回路1と、遅延されたタイミングパルスを反転させるインバータ2と、該タイミングパルス及び遅延回路1によって遅延されたタイミングパルスに基づいて該タイミングパルスの立下りエッジを検出し、該タイミングパルスの立下りエッジに同期してラッチ回路21をリセットするためのラッチ解除信号を生成する論理回路(NOR回路)3及び4とを含んでいる。なお、NOR回路4にはパワーオンリセット信号が供給されているので、パワーオンリセット信号がハイレベルに活性化されている間は、ラッチ回路21がリセットされる。
【0018】
図2は、図1に示す半導体集積回路の動作を示すタイミングチャートである。
半導体集積回路100に電源を投入すると、パワーオンリセット回路10及びインバータ11は、電源電圧の立ち上がりを検出してパワーオンリセット信号を所定の期間ハイレベルに活性化する。OR回路23は、パワーオンリセット信号に基づいて、初期設定リセット信号を所定の期間ハイレベルに活性化する。これにより、半導体集積回路100の内部回路において、電源投入時のリセットが行われる。
【0019】
次に、半導体集積回路100のファンクションテストにおいて、テストモード信号がハイレベルに活性化される。これにより、半導体集積回路100は、通常モードからテストモードに移行する。その後、書き込み許可信号において、リセットのタイミングを規定するタイミングパルスが与えられる。ラッチ回路21は、タイミングパルスに同期してハイレベルのテストモード信号をラッチし、出力信号(テストリセット信号)を活性化する。OR回路23は、テストリセット信号に基づいて、初期設定リセット信号をハイレベルに活性化する。これにより、半導体集積回路100の内部回路において、電源投入時と同様のリセットが行われる。
【0020】
一方、書き込み許可信号に含まれているタイミングパルスは、ラッチ解除手段22の遅延回路1にも入力される。遅延回路1において遅延されたタイミングパルスは、インバータ2によって反転された後、NOR回路3に入力される(遅延+反転信号)。NOR回路3は、タイミングパルスと遅延+反転信号との論理和を求め、その論理和を反転してレジスタ自動復帰信号として出力する。NOR回路4は、パワーオンリセット信号とレジスタ自動復帰信号との論理和を求め、その論理和を反転してラッチ解除信号として出力する。
【0021】
ラッチ回路21は、ラッチ解除信号がローレベルになるとリセットされ、出力信号(テストリセット信号)をローレベルに非活性化する。OR回路23は、テストリセット信号に基づいて、初期設定リセット信号をローレベルに非活性化する。これにより、半導体集積回路100の内部回路において、初期設定のためのリセット状態が解除されるようになっている。このように、リセット制御回路20において、自動的にリセット状態を解除するためのラッチ解除手段22が設けられているので、リセット状態を解除するための信号を別途入力する必要がなく、テストパターンの簡素化とテスト時間の短縮が実現される。
【0022】
次に、本発明の第2の実施形態について説明する。
図3は、本発明の第2の実施形態に係る半導体集積回路の一部の構成を示すブロック図である。本実施形態に係る半導体集積回路は、電源投入時に初期設定が必要となる複数系統の内部回路(例えば、各種制御回路40)を有しており、そのような内部回路が規格通りに動作するか否かをチェックするためにファンクションテストが行われる。
【0023】
図3に示すように、半導体集積回路200は、電源電圧の立ち上がりを検出してパワーオンリセット信号を所定の期間ローレベルに活性化するパワーオンリセット回路10と、パワーオンリセット回路10から出力される負論理のパワーオンリセット信号を反転して正論理のパワーオンリセット信号とするインバータ11と、複数系統のテスト用レジスタ30及び各種制御回路40とを内蔵している。
【0024】
さらに、複数系統のテスト用レジスタ30及び各種制御回路40に対応して、外部から供給される個別の書き込み許可信号A1、A2、A3、・・・に含まれているタイミングパルスに基づいてそれぞれ動作する複数のリセット制御回路20が設けられており、これらのリセット制御回路20は、初期設定リセット信号B1、B2、B3、・・・をそれぞれ生成して、対応するテスト用レジスタ30及び各種制御回路40に供給する。各々のリセット制御回路20は、図1に示すように、ラッチ回路21と、ラッチ解除手段22と、論理回路(OR回路)23とを含んでいる。
【0025】
半導体集積回路200に電源が投入されることにより、半導体集積回路200内の複数系統のテスト用レジスタ30及び各種制御回路40がリセットされる。また、ファンクションテストの際には、テストモード信号が活性化された後に、書き込み許可信号A1、A2、A3、・・・のいずれかにおいてリセットのタイミングを規定するタイミングパルスを与えることにより、半導体集積回路200内の所望の系統の内部回路において、電源投入時と同様のリセットが行われる。なお、リセットされない内部回路においては、テスト用レジスタに保持されている以前のデータを使用することができる。
【0026】
このように、本実施形態によれば、半導体集積回路に電源を投入したままで、所望の系統の内部回路のみをリセットして検査したり、書き込み許可信号A1、A2、A3、・・・を順次選択することにより、複数系統の内部回路の検査を連続して行うことができるので、半導体集積回路の検査に要する時間を大幅に短縮することが可能である。
【図面の簡単な説明】
【0027】
【図1】本発明の第1の実施形態に係る半導体集積回路の一部を示すブロック図。
【図2】図1に示す半導体集積回路の動作を示すタイミングチャート。
【図3】本発明の第2の実施形態に係る半導体集積回路の一部を示すブロック図。
【符号の説明】
【0028】
1 遅延回路、 2 インバータ、 3、4 NOR回路、 10 パワーオンリセット回路、 11 インバータ、 20 リセット制御回路、 21 ラッチ回路、 22 ラッチ解除手段、 23 OR回路、 30 テスト用レジスタ、 40 各種制御回路、 100、200 半導体集積回路




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013