米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> セイコーエプソン株式会社

発明の名称 電気光学装置及び電子機器
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−17478(P2007−17478A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−195814(P2005−195814)
出願日 平成17年7月5日(2005.7.5)
代理人 【識別番号】100095728
【弁理士】
【氏名又は名称】上柳 雅誉
発明者 吉井 栄仁
要約 課題
液晶装置等の電気光学装置において、ダミー画素と表示画素との境界付近における画質の不連続な変化を防止し且つダミー画素が占める領域の増大を抑制する。

解決手段
電気光学装置は、基板上に、画素領域に配置された複数の画素部と、複数のダミー画素領域に夫々配置されたダミー画素部とを備えている。ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、且つ、画素領域の一辺から離れるに従って徐々に小さくなる。ダミー画素領域のうち画素領域に隣接する第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第1ダミー画素領域に対して画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの第1ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
特許請求の範囲
【請求項1】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、
前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第1ダミー画素領域に対して前記画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの前記第1ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項2】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第1ダミー画素領域に対して前記画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの前記第1ダミー画素領域の配列ピッチに対する大きさの比率は、前記第2ダミー画素領域に対して前記第1ダミー画素領域とは反対側に隣接する第3ダミー画素領域の配列ピッチの前記第2ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項3】
前記第1ダミー画素領域の配列ピッチをD1とし、前記画素領域の配列ピッチをD0とするとき、
前記第1ダミー画素領域は、前記第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率D1/D0の値が、前記配列ピッチD0に対して単調減少する所定関数F(D0)により与えられるように、配列されている
ことを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記第1ダミー画素領域の配列ピッチをD1とし、前記画素領域の配列ピッチをD0とするとき、
前記第1ダミー画素領域は、前記第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率D1/D0の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか1つの膜厚Tに対して単調減少する所定関数G(T)により与えられるように、配列されている
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
【請求項5】
前記第1ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの80%以上であることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
【請求項6】
前記第2ダミー画素領域の配列ピッチは、前記第1ダミー画素領域の配列ピッチの50%以下であることを特徴とする請求項1又は4に記載の電気光学装置。
【請求項7】
請求項1から6のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
発明の詳細な説明
【技術分野】
【0001】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【0002】
この種の電気光学装置では、例えば画像表示領域等の画素領域に、画素電極等を夫々有する複数の画素部がマトリクス状に配列されている。各画素部には、アクティブマトリクス駆動を可能ならしめるべく、画素電極をスイッチング駆動するための画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜「TFT」と称する)の他、例えば画素電極と対向電極との間に構築される液晶容量と並列に所定値の容量を付与するように蓄積容量が、設けられるのが一般的である。
【0003】
この種の電気光学装置の場合、画素領域の縁付近では、画素領域の中央寄りに多数の画素部が存在しているのに対して、その反対側には画素部が存在していないという構造の不均衡から、例えば液晶の配向不良など、電気光学物質の動作不良が起きやすい。このため、従来から画素領域の周囲を囲む周囲領域或いは額縁領域における画素領域に近い側の領域には、画素部を模擬するダミー画素部或いはダミー画素が配列されているのが一般的である。伝統的には、このようなダミー画素は、画素(即ち、表示画素)と同一サイズで、同一構造のものが作り込まれる。更に、基板の有効利用を図るべく、表示画素に比べて幅寸法の小さいダミー画素を配置した構造についても提案されている(特許文献1参照)。
【0004】
【特許文献1】特許3027703号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1の如く、幅寸法の小さいダミー画素を表示画素に隣接して設けた場合、幅寸法を小さくすればする程、例えば配線や蓄積容量を形成するためのエッチング工程において、エッチング斑が生じやすくなり、ダミー画素と表示画素との電気的或いは光学的性質が不連続に変化してしまう。よって、ダミー画素の付近で、画質が不連続に変化しやすい状況を招くという技術的問題点もある。特に、シリアル−パラレル変換或いは相展開が施された画像信号を用いて、複数のデータ線を含んでなるデータ線群毎に同時にデータ線を駆動する場合には、ダミー画素領域に隣接するデータ線群により駆動される表示画素ブロックと、それに隣接する表示画素ブロックとの間に、ダミー画素と表示画素との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が起きやすくなるという実践上、非常に重大なる問題点が生じる。
【0006】
他方で、伝統的な手法に従って、ダミー画素を表示画素と同一サイズで構築するのでは、ダミー画素の存在によって周囲領域の相対的な増大を招く。特に、シリアル−パラレル変換された複数の画像信号を用いてデータ線群毎に駆動する場合には、ダミー画素をデータ線に並べてパラレルな画像信号線の数だけ配列することが望ましいとされており、これに応じて、ダミー画素数も多くならざるを得ない。例えば、シリアル−パラレル変換に係る変換数或いは相展開数が、12、24、48、96、…であったとすれば、ダミー画素の占める領域が無視し得ない程度に肥大化することになる。
【0007】
本発明は上記問題点に鑑みてなされたものであり、例えばダミー画素と表示画素との境界付近における画質の不連続な変化を防止し且つダミー画素が占める領域の増大を抑制可能である電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【0008】
本発明の第1の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第1ダミー画素領域に対して前記画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの前記第1ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【0009】
本発明の第1の電気光学装置によれば、その動作時には、例えばデータ線、走査線等の配線を介して、画像信号、走査信号等が画素部に供給される。これら画像信号等が、画素部において、画素スイッチング用の薄膜トランジスタ(Thin Film Transistor:以下適宜“TFT”と呼ぶ)等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域における画像表示が行われる。この際、ダミー画素領域内においても、画素領域内と同様に、画素部の構造を模擬するダミー画素部に画像信号等が供給されることで、ダミー画素領域におけるアクティブマトリクス駆動が行われる。従って、アクティブマトリクス駆動における画素領域の縁付近で発生する、例えば液晶が不完全に駆動される部分など、不完全に駆動される画素部については、実際に表示される画素領域から除外される。よって、該画素領域の隅々まで良好な画像表示が可能とされる。ここで、「画素部の構造を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー画素部の構造が画素部の構造に類似することを意味する。即ち、狭義には、ダミー画素部の構造が、画素部の構造と同一であることを意味するが、広義には、ダミー画素部が画素部と近い状態になるように、ダミー画素部の構造を画素部の構造に近付けることを意味する。例えば、ダミー画素部の積層構造が画素部の積層構造の一部と同じ部分を含むこと、或いは、ダミー画素部が画素部の有する電子素子と同種の電子素子を有することを意味する。従って、ダミー画素部によって、画素部を容易に模擬することができる。
【0010】
ここで本発明の第1の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、しかも、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【0011】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【0012】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Wi(i=1、…、n(但し、nは3以上の自然数)が、W1≧W2≧…≧Wnなる関係(但し、W1>Wn)を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に3つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って3行或いは3列以上配列されている。
【0013】
更に、本発明の第1の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第1ダミー画素領域に対して画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの第1ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第1ダミー画素領域の配列ピッチは、画素領域の配列ピッチの例えば80%であり、第2ダミー画素領域の配列ピッチは、第1ダミー画素領域の配列ピッチの例えば50%即ち半分である。言い換えれば、第1ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第2ダミー画素領域の配列ピッチが、第1ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には、余り変化しない。
【0014】
このため、第1ダミー画素領域の配列ピッチを画素領域の配列ピッチよりも小さく且つダミー画素部と画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができるようにして、画質が不連続に変化することを確実に防止することができる。更に、第2ダミー画素領域の配列ピッチを第1ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【0015】
以上のように、本発明の第1の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0016】
本発明の第2の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第1ダミー画素領域に対して前記画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの前記第1ダミー画素領域の配列ピッチに対する大きさの比率は、前記第2ダミー画素領域に対して前記第1ダミー画素領域とは反対側に隣接する第3ダミー画素領域の配列ピッチの前記第2ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【0017】
本発明の第2の電気光学装置によれば、その動作時には、上述した本発明に係る第1の電気光学装置の場合と概ね同様に画像領域における画像表示が行われる。
【0018】
ここで本発明の第2の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、例えばダミー画素領域のうち画素領域に隣接する第1ダミー画素領域の配列ピッチを画素領域の配列ピッチと殆ど或いは好ましくは完全に一致させることで、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【0019】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【0020】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Wi(i=1、…、n(但し、nは3以上の自然数)が、W1≧W2≧…≧Wnなる関係(但し、W1>Wn)を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に3つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って3行或いは3列以上配列されている。
【0021】
更に、本発明の第2の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第1ダミー画素領域に対して画素領域とは反対側に隣接する第2ダミー画素領域の配列ピッチの第1ダミー画素領域の配列ピッチに対する大きさの比率は、第2ダミー画素領域に対して第1ダミー画素領域とは反対側に隣接する第3ダミー画素領域の配列ピッチの第2ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第2ダミー画素領域の配列ピッチは、第1ダミー画素領域の配列ピッチの例えば80%であり、第3ダミー画素領域の配列ピッチは、第2ダミー画素領域の配列ピッチの例えば50%即ち半分である。言い換えれば、第1ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第2ダミー画素領域の配列ピッチが、第1ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には余り変化しないか、又は全く変化しない。しかも、第2ダミー画素領域の配列ピッチが、第1ダミー画素領域の配列ピッチから変化する度合い或いは程度は、第3ダミー画素領域の配列ピッチが、第2ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域から遠のく程、配列ピッチは、相対的には急激に変化する。
【0022】
このため、第2ダミー画素領域の配列ピッチを第1ダミー画素領域の配列ピッチよりも小さく且つ第2ダミー画素部と第1ダミー画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができる。更に、第3ダミー画素領域の配列ピッチを第2ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【0023】
以上のように、本発明の第2の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0024】
本発明の第1又は第2の電気光学装置の一態様では、前記第1ダミー画素領域の配列ピッチをD1とし、前記画素領域の配列ピッチをD0とするとき、前記第1ダミー画素領域は、前記第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率D1/D0の値が、前記配列ピッチD0に対して単調減少する所定関数F(D0)により与えられるように、配列されている。
【0025】
この態様によれば、画素領域の配列ピッチD0が大きいほど、配列ピッチD0に対して単調減少する所定関数F(D0)により与えられる、第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率D1/D0の値は小さい。ここに「単調減少」とは、代数的には広義の単調減少を意味し、任意のD01及びD02(但し、D01<D02)に対しては、F(D01)≧F(D02)となり、且つ或るD01及びD02(但し、D01<D02)に対しては、F(D01)>F(D02)となることを意味する。即ち、例えば、画素領域の配列ピッチD0が20umの場合には、第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率D1/D0は1/2(即ち50%)であり、画素領域の配列ピッチD0が40umの場合には、第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率D1/D0は1/4(即ち25%)である。言い換えれば、画素領域の配列ピッチが例えば20um及び40umのいずれの場合にも、第1ダミー画素領域の配列ピッチは例えば10umとなる。よって、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止するための第1ダミー画素領域の配列ピッチを確保すると共に、ダミー画素領域が占める周囲領域の増大を画素領域の配列ピッチに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0026】
本発明の第1又は第2の電気光学装置の他の態様では、前記第1ダミー画素領域の配列ピッチをD1とし、前記画素領域の配列ピッチをD0とするとき、前記第1ダミー画素領域は、前記第1ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率D1/D0の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか1つの膜厚Tに対して単調減少する所定関数G(T)により与えられるように、配列されている。
【0027】
この態様によれば、例えば、ダミー画素部を構成する層間絶縁膜の膜厚Tが薄いほど、膜厚Tに対して単調減少する所定関数G(T)により与えられる、第1ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率D1/D0の値は大きい。ここに「単調減少」とは、代数的には広義の単調減少を意味する。即ち、例えば、層間絶縁膜の膜厚Tが薄いほど、第1ダミー画素領域の配列ピッチは画素領域の配列ピッチに近づく、或いは完全に一致する。よって、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。一方、例えば、層間絶縁膜の膜厚Tが厚いほど、第1ダミー画素領域の配列ピッチは画素領域の配列ピッチよりも小さくなる。よって、層間絶縁膜の膜厚Tが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域が占める周囲領域の増大を層間絶縁膜の膜厚Tに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0028】
本発明の第1又は第2の電気光学装置の他の態様では、前記第1ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの80%以上である。
【0029】
この態様によれば、第1ダミー画素領域の配列ピッチが、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑に対して十分に大きいので、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。
【0030】
本発明の第1又は第2の電気光学装置の他の態様では、前記第2ダミー画素領域の配列ピッチは、前記第1ダミー画素領域の配列ピッチの50%以下である。
【0031】
この態様によれば、ダミー画素領域が占める周囲領域の増大を一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0032】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
【0033】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた装置としてDLP(Digital Light Processing)等を実現することも可能である。
【0034】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【0035】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
【0036】
(第1実施形態)
第1実施形態に係る液晶装置について、図1から図8を参照して説明する。
【0037】
先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H’線での断面図である。
【0038】
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。ここで、画像表示領域10aは、本発明に係る「画素領域」の一例である。
【0039】
図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
【0040】
TFTアレイ基板10上には、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。
【0041】
図2において、TFTアレイ基板10上には、画素スイッチング素子のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。
【0042】
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【0043】
次に、図3を参照して、本実施形態の電気的な構成について説明する。ここに図3は、画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【0044】
図3において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部93には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。走査信号が供給される走査線113aが、TFT30のゲートに電気的に接続されている。画素電極9a及び蓄積容量70が、TFT30のドレインに電気的に接続されている。
【0045】
電気光学装置は、画像表示領域10aの周辺に位置する周辺領域に、データ線駆動回路101、走査線駆動回路104及びサンプリング回路7を備えて構成されている。データ線駆動回路101は、サンプリング回路駆動信号線114を介して、サンプリング回路駆動信号をサンプリング回路7に順次供給するように構成されている。サンプリング回路7は、サンプリング用の、即ちサンプリングスイッチとしての片チャネル型TFT302を複数備える。各片チャネル型TFT302は、画像信号線115からの引き出し線116にそのソースが接続され、データ線6aにそのドレインが接続され、サンプリング回路駆動信号線114にそのゲートが接続されている。そして、データ線駆動回路101から供給されるサンプリング回路駆動信号のタイミングで、画像信号線115上の画像信号VID1〜VID6を同時にサンプリングし、6本のデータ線に対して同時に供給する。これにより、画像信号S1、S2、…、Snとして、6本のデータ線6aのグループ別に、順次に書き込むように構成されている。他方、走査線駆動回路104は、パルス的に走査信号G1、G2、…、Gmを、所定のタイミングでこの順に線順次で、走査線113aに供給するように構成されている。
【0046】
画像表示領域10a内では、TFT30のゲートに、走査線駆動回路104から走査線113aを介して走査信号G1、G2、…、Gmが線順次で印加される。画素電極9aには、画素スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して液晶層50(図2参照)に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向電極21(図2参照)との間で一定期間保持される。液晶層50は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70を付加する。蓄積容量70は、後に詳述する如く、画素電極9aに接続された画素電位側容量電極と、これに誘電体膜を挟んで対向配置された固定電位側容量電極とを含んでなる。走査線113aと並んで配列された固定電位の容量線300の一部が、このような固定電位側容量電極とされている。
【0047】
容量線300は、画素電極9aが配列された画像表示領域10a外で容量線電位供給端子303に電気的に接続されている。これにより、全ての容量線300は、容量線電位供給端子303から供給される安定した固定電位又は反転する所定電位とされ、蓄積容量70において良好な電位保持特性が得られる。このような電位源としては、TFT30を駆動するための走査信号を走査線113aに供給するための走査線駆動回路やデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。
【0048】
更に、図3中、画像表示領域10aには、白四角で夫々図示された画素電極9aが配列されており、その周辺に額縁状に広がるダミー画素領域には、黒四角で夫々図示されたダミー画素電極9dが配列されている。画素電極9aとダミー画素電極9dとは概ね同一構成を有している。更に、画素電極9a、画素スイッチング用TFT30及び蓄積容量70を含んでなる画素部93と、ダミー画素電極9d、画素スイッチング用TFT30及びダミー蓄積容量70dを含んでなるダミー画素部93dとは、概ね同一構成を有する。即ち、ダミー画素部93は画素部93の少なくとも一部を模擬した構成となっていればよい。ダミー画素部93dの構成については、後で詳述する。図3では、より具体的には、画像表示領域10aの周辺2列及び周辺2行が、ダミー画素部93dとされており、ダミー画素領域では、画像表示領域10aにおけると同様にアクティブマトリクス駆動が行われるので、アクティブマトリクス駆動における画像表示領域10aの縁付近で発生する、液晶が不完全に駆動される部分については、実際に表示される画像表示領域10aから除外される。これにより、画像表示領域10aの隅々まで良好な画像表示が可能とされる。
【0049】
次に、図4及び図5を参照して、画素部及びダミー画素部の具体的な構成について説明する。図4は、相隣接する画素部及びダミー画素部の平面図である。図5は、図4のA−A’の断面図である。
【0050】
図4において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線113aが設けられている。
【0051】
ダミー画素領域には、画像表示領域10aにおける画素電極9aと同様に、複数の透明なダミー画素電極9dが設けられており、ダミー画素電極9dの縦横の境界に各々沿ってデータ線6a及び走査線113aが設けられている。但し、ダミー電極9dは、透明でなくてもよい。
【0052】
図4及び図5において、半導体層1aのうちチャネル領域1a’に対向するように走査線113aが配置されており、走査線113aはゲート電極として機能する。走査線113aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線113aがゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
【0053】
図5において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線113a、当該走査線113aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線113aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。
【0054】
図4及び図5に示すように、容量線300は、走査線113a上に形成されている。容量線300は、平面的に見て走査線113aに沿ってストライプ状に伸びる本線部と、走査線113a及びデータ線6aの交点における該本線部からデータ線6aに沿って図4中上下に突出した突出部とを含んでなる。
【0055】
容量線300は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜の一例を構成すると共に固定電位側容量電極としても機能する。容量線300は、例えばTi(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。容量線300は、Al(アルミニウム)、Ag(銀)、Au(金)、Cu(銅)等の他の金属を含んでもよい。或いは、容量線300は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持ってもよい。
【0056】
他方、容量線300に対して、誘電体膜75を介して対向配置される中継層71は、蓄積容量70の画素電位側容量電極としての機能を持ち、更に、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する中間導電層としての機能を持つ。
【0057】
このように、蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより構築されている。
【0058】
そして、図4中縦方向に夫々伸びるデータ線6aと図4中横方向に夫々伸びる容量線300とが相交差して形成されることにより、TFTアレイ基板10上におけるTFT30の上側に、平面的に見て格子状の上側遮光膜が構成されており、各画素の開口領域を規定している。
【0059】
図4及び図5に示すように、画素電極9aは、中継層71を中継することにより、コンタクトホール83及び85を介して半導体層1aのうち高濃度ドレイン領域1eに電気的に接続されている。
【0060】
他方、データ線6aは、コンタクトホール81を介して、例えばポリシリコン膜からなる半導体層1aのうち高濃度ソース領域1dに電気的に接続されている。尚、データ線6aと高濃度ソース領域1aとを中継層により中継接続することも可能である。
【0061】
図5において、TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。
【0062】
図5に示すように、TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性膜からなる。また配向膜16は例えば、ポリイミド膜などの有機膜からなる。
【0063】
走査線113a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。
【0064】
第1層間絶縁膜41上には中継層71及び容量線300が形成されており、これらの上には、コンタクトホール81及びコンタクトホール85が各々開孔された第2層間絶縁膜42が形成されている。
【0065】
第2層間絶縁膜42上にはデータ線6aが形成されており、これらの上には、中継層71へ通じるコンタクトホール85が形成された第3層間絶縁膜43が形成されている。画素電極9aは、このように構成された第3層間絶縁膜43の上面に設けられている。
【0066】
他方、対向基板20には、その対向面の全面に対向電極21が設けられており、更にその上(図5では対向電極21の下側)に配向膜22が設けられている。対向電極21は、画素電極9aと同様、例えばITO膜等の透明導電性膜からなる。尚、対向基板20と対向電極21の間には、TFT30における光リーク電流の発生等を防止するため、少なくともTFT30と正対する領域を覆うように遮光膜23が設けられている。
【0067】
このように構成されたTFTアレイ基板10と対向基板20の間には、液晶層50が設けられている。液晶層50は、基板10及び20の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層50は、画素電極9aと対向電極21との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜16及び配向膜22によって、所定の配向状態をとるようになっている。
【0068】
次に、図4及び図6を参照して、ダミー画素領域の配列について説明する。ここに図6は、本実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【0069】
図4及び図6において、本実施形態では特に、ダミー画素領域94dの配列ピッチDdは、画素領域94aの配列ピッチD0より小さく、しかも、ダミー画素領域94dの配列ピッチDdは、画像表示領域10aの一辺から離れるに従って徐々に小さくなっている。即ち、図6に示すように、画素領域94a、第1ダミー画素領域94d1、第2ダミー画素領域94d2及び第3ダミー画素領域d3の各々の配列ピッチD0、D1、D2及びD3は、D0>D1≧D2≧D3なる関係(より正確には、図6では、D0>D1>D2=D3なる関係)を満たしている。よって、複数のダミー画素領域94dを配置するために必要となる周囲領域の面積は小さくなっている。よって基板上の領域の有効利用を図ることができる。或いは、基板の小型化が可能となる。
【0070】
更に、図6において、本実施形態では特に、第1ダミー画素領域94d1の配列ピッチD1は、画素領域94aの配列ピッチD0の80%となっており、データ線6a、蓄積容量70等を形成するためのエッチングの際に、画素領域94a及び第1ダミー画素領域94d1の大きさの違いによるデータ線6a、蓄積容量70等の画素領域94a又は第1ダミー画素領域94d1に占める割合の差に起因して生じ得るエッチング斑に対して十分に大きい。よって、第1ダミー画素領域94d1と画素領域94との境界付近、言い換えれば、周囲領域と画像表示領域10aとの境界付近で、画質が不連続に変化することを防止することができる。尚、第1ダミー画素領域94d1の配列ピッチD1は、画素領域94aの配列ピッチD0の80%より大きいほど、周囲領域と画像表示領域10aとの境界付近で、画質が不連続に変化することをより一層確実に防止することができる。また特に、画像信号がシリアル−パラレル変換或いは相展開されていることによる、ダミー画素領域94dに隣接するデータ線6a群により駆動される画素部93のブロックと、それに隣接する画素部93のブロックとの間に、ダミー画素部93dと画素部93との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【0071】
加えて、図6において、本実施形態では特に、第2ダミー画素領域94d2の配列ピッチD2及び第3ダミー画素領域94d3の配列ピッチD3は、第1ダミー画素領域94d1の配列ピッチD1の50%となっている。よって、第2ダミー領域94d2及び第3ダミー領域94d3が占める領域は小さい。よって、基板上の領域の有効利用を図ることができる。
尚、第2ダミー画素領域94d2の配列ピッチD2及び第3ダミー画素領域94d3の配列ピッチD3は、第1ダミー画素領域94d1の配列ピッチD1の50%より小さくてもよい。その場合には、基板上の領域を一層有効に利用することができる。
【0072】
次に、図6及び図7を参照して、第1ダミー画素領域の配列について説明する。ここに図7は、所定関数F(D0)を示すグラフである。
【0073】
図6及び図7に示すように、本実施形態では特に、第1ダミー画素領域94d1は、第1ダミー画素領域94d1の配列ピッチD1の画素領域94aの配列ピッチD0に対する大きさの比率D1/D0の値が、D0に対して単調減少する所定関数F(D0)により与えられるように、配列されている。図7において、本実施形態では、画素領域94aの配列ピッチD0は、12umであり、上述したように、第1ダミー画素領域94d1の配列ピッチD1は、画素領域94aの配列ピッチD0の80%である。即ち第1ダミー画素領域94d1は、大きさの比率D1/D0が、F(D0)の値(即ち0.8)となるように配列されている。
【0074】
図7において、画素領域94aの配列ピッチD0が20umの場合には、大きさの比率D1/D0は1/2(即ち50%)であり、画素領域94aの配列ピッチD0が40umの場合には、大きさの比率D1/D0は1/4(即ち25%)である。言い換えれば、画素領域94aの配列ピッチが20um及び40umのいずれの場合にも、第1ダミー画素領域94d1の配列ピッチD1は10umとなる。ここで、データ線6a、蓄積容量70等を形成するためのエッチングの際に生じ得るエッチング斑は、画素領域94及び第1ダミー画素領域94d1の大きさの違いによるデータ線6a、蓄積容量70等の密度の差に起因している。しかるに、第1ダミー画素領域94d1がF(D0)で与えられる配列ピッチ以上で配列されていれば、エッチング斑による、ダミー画素部93dと画素部93との境界付近で、画質が不連続に変化することを防止することができる。更に、第1ダミー画素領域94dが占める領域の増大を画素領域94aの配列ピッチD0に応じて一層効率的に抑制し、基板上の領域の有効利用を図ることができる。
【0075】
加えて、所定関数F(D0)は、特定範囲内にある配列ピッチD0に対してのみ、図7の如き変化する曲線として定義されてもよい。この場合、係る特定範囲外の配列ピッチD0に対しては、比率D1/D0の値は、一定としてもよく、更に、配列ピッチD0と無関係に、配列ピッチD1を一定としてもよい。例えば、配列ピッチD0がある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチD1については、配列ピッチD0とは無関係に一定としてもよいし、逆に、配列ピッチD0がある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチD1についても配列ピッチD0と同程度に一定としてもよい。
【0076】
次に、図8を参照して、本実施形態の変形例に係る第1ダミー画素領域の配列について説明する。ここに図8は、所定関数G(T)を示すグラフである。
【0077】
図8に示すように、第1ダミー画素領域94d1は、その配列ピッチD1の画素領域94aの配列ピッチD0に対する大きさの比率D1/D0の値が、画素部93を構成する層間絶縁膜41、42及び43のうちいずれか1つの膜厚Tに対して単調減少する所定関数G(T)により与えられるように、配列されていてもよい。この場合、ダミー画素部93を構成する層間絶縁膜41、42及び43の膜厚Tが薄いほど、所定関数G(T)により与えられる、第1ダミー画素領域94d1の配列ピッチD1の画素領域94の配列ピッチd0に対する大きさの比率D1/D0の値は大きい。即ち、層間絶縁膜41、42及び43の膜厚Tが薄いほど、第1ダミー画素領域94d1の配列ピッチD1は画素領域94aの配列ピッチD0に近づく、或いは完全に一致する。よって、画素部93及びダミー画素部93dにおけるデータ線6a、蓄積容量70等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部93dと画素部93との境界付近で、画質が不連続に変化することを防止することができる。一方、層間絶縁膜41、42及び43の膜厚Tが厚いほど、第1ダミー画素領域94d1の配列ピッチD1は画素領域94aの配列ピッチD0よりも小さくなる。よって、層間絶縁膜41、42及び43の膜厚Tが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域94dが占める周囲領域の増大を層間絶縁膜41、42及び43の膜厚Tに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0078】
尚、図8に示した所定関数G(T)は、G(T)=k×T+C(但し、k及びCは定数)で与えられており、定数k及びCは、層間絶縁膜の種類或いはエッチングレートにより異なる。但し、所定関数G(T)は、Tの1次関数に限られるものではない。
【0079】
加えて、所定関数G(T)は、特定範囲内にある膜厚Tに対してのみ、図8の如き変化する直線として定義されてもよい。この場合、係る特定範囲外の膜厚Tに対しては、比率D1/D0の値は、一定としてもよく、更に、膜厚Tと無関係に、配列ピッチD1を一定としてもよい。例えば、膜厚Tがある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチD1については、膜厚Tや配列ピッチD0とは無関係に一定としてもよいし、逆に、膜厚Tがある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチD1を配列ピッチD0と共に一定としてもよい。
【0080】
(第2実施形態)
第2実施形態に係る液晶装置について、図9を参照して説明する。ここに図9は、第2実施形態における図6と同趣旨の模式図である。尚、図9において、図1から図7に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【0081】
図9において、本実施形態では特に、第1ダミー画素領域94d1は、その配列ピッチD1が、画素領域94aの配列ピッチD0と殆ど或いは好ましくは完全に一致するように配列されている。このため、画素部93及びダミー画素部93dにおけるデータ線6a、蓄積容量70等を形成するためのエッチングの際に、画素領域94a及びダミー画素領域94dの大きさの違いによるデータ線6a、蓄積容量70等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。よって、ダミー画素部93dと画素部93の電気的或いは光学的性質が不連続に変化することを防止できる。従って、ダミー画素部93dと画素部93との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素領域94dからなる周囲領域の増大を抑制することができる。
【0082】
更に、図9において、画素領域94a、第1ダミー画素領域94d1、第2ダミー画素領域94d2及び第3ダミー画素領域d3の各々の配列ピッチD0、D1、D2及びD3は、D0≧D1≧D2≧D3なる関係(より正確には、図9では、D0=D1>D2>D3なる関係)を満たしている。第2ダミー画素領域94d2の配列ピッチD2は、第1ダミー画素領域94d1の配列ピッチD1の80%であり、第3ダミー画素領域94d3の配列ピッチD3は、第2ダミー画素領域94d2の配列ピッチD2の50%である。即ち、第2ダミー画素領域94d2の配列ピッチD2の第1ダミー画素領域94d1の配列ピッチD1に対する大きさの比率D2/D1(=0.8)は、第3ダミー画素領域94d3の配列ピッチD3の第2ダミー画素領域94d2の配列ピッチD2に対する大きさの比率D3/D2(0.5)よりも大きい。このため、第2ダミー画素領域94d2の配列ピッチD2を第1ダミー画素領域94d1の配列ピッチD1よりも小さく且つ第2ダミー画素領域94d2と第1ダミー画素領域94d1との境界付近で、データ線6aや蓄積容量70等を形成するためのエッチングを均一に行うことができる。更に、第3ダミー画素領域94d3の配列ピッチD3は、第2ダミー画素領域94d2の配列ピッチD2の50%即ち半分であるので、ダミー画素領域94dが占める周囲領域の増大を効率的に抑制することができる。
【0083】
以上のように、第2実施形態に係る液晶装置によれば、ダミー画素部93dと画素部93との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域94dが占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【0084】
(電子機器)
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【0085】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図10は、プロジェクタの構成例を示す平面図である。この図10に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0086】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0087】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0088】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0089】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図11は、このパーソナルコンピュータの構成を示す斜視図である。図11において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
【0090】
さらに、液晶装置を、携帯電話に適用した例について説明する。図12は、この携帯電話の構成を示す斜視図である。図12において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
【0091】
尚、図10から図12を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0092】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ等にも適用可能である。
【0093】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【0094】
【図1】第1実施形態に係る液晶装置の全体構成を示す平面図である。
【図2】図1のH−H'の断面図である。
【図3】画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【図4】相隣接する画素部及びダミー画素部の平面図である。
【図5】図4のA−A’の断面図である。
【図6】第1実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【図7】所定関数F(D0)を示すグラフである。
【図8】所定関数G(T)を示すグラフである。
【図9】第2実施形態における図6と同趣旨の模式図である。
【図10】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図11】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図12】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【0095】
9a…画素電極、113a…走査線、6a…データ線、7…サンプリング回路、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、23…遮光膜、50…液晶層、93…画素部、93d…ダミー画素部、94a…画素領域、94d、94d1、94d2、94d3…ダミー画素領域、101…データ線駆動回路、104…走査線駆動回路、D0、D1、D2、D3…配列ピッチ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013