米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 繊維;紙;印刷 -> セイコーエプソン株式会社

発明の名称 ドットインパクトヘッド駆動回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−21860(P2007−21860A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2005−206556(P2005−206556)
出願日 平成17年7月15日(2005.7.15)
代理人 【識別番号】100095728
【弁理士】
【氏名又は名称】上柳 雅誉
発明者 岡本 忠之
要約 課題
ドットインパクトヘッド駆動回路において、ヘッドコイルに生じる誘導磁界の発生を防止することで、ヘッドピンの戻り動作の抵抗をなくし、印字品質を低下させない回路構成を提供する。

解決手段
ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第1の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第2の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第1の制御素子との間をアースへ接続する第1の回路と、前記ヘッドコイルの低電圧出力側端子と前記第2の制御素子との間を電源側回路へ接続する第2の回路と、を有し、前記第2の回路は誘導電流遮断回路を備え、前記第1の制御素子がオンのとき、前記誘導電流遮断回路はオフであり、前記第1の制御素子がオフのとき、前記誘導電流遮断回路はオンである、ことを特徴とするドットインパクトヘッド駆動回路である。
特許請求の範囲
【請求項1】
ヘッドピンを動作させるためのヘッドコイルと、
前記ヘッドコイルの入力高電圧側端子と電源側回路との間に接続される第1の制御素子と、
前記ヘッドコイルの出力低電圧側端子とアースとの間に接続される第2の制御素子と、
前記ヘッドコイルの高電圧入力側端子と前記第1の制御素子との間をアースへ接続する第1の回路と、
前記ヘッドコイルの低電圧出力側端子と前記第2の制御素子との間を電源側回路へ接続する第2の回路と、を有し、
前記第2の回路は誘導電流遮断回路を備え、
前記第1の制御素子がオンのとき、前記誘導電流遮断回路はオフであり、
前記第1の制御素子がオフのとき、前記誘導電流遮断回路はオンである、
ことを特徴とするドットインパクトヘッド駆動回路。
【請求項2】
前記第2の制御素子はFETである、請求項1に記載のドットインパクトヘッド駆動回路。
【請求項3】
前記第1の回路は第1のダイオードを含み、該第1のダイオードは、そのアノード側がアースに接続され、そのカソード側が前記ヘッドコイルの高電圧入力側端子と前記第1の制御素子との間へ接続される、請求項1に記載のドットインパクトヘッド駆動回路。
【請求項4】
前記第2の回路は第2のダイオードを含み、該第2のダイオードは、そのアノード側が前記ヘッドコイルの低電圧出力側端子と前記第2の制御素子との間へ接続され、そのカソード側が前記電源側回路と前記第1の制御素子との間へ接続される、請求項1に記載のドットインパクトヘッド駆動回路。
発明の詳細な説明
【技術分野】
【0001】
この発明はドットインパクトヘッド駆動回路に関する。詳しくは、誘導電流遮断回路を備えたドットインパクトヘッド駆動回路に関する。
【背景技術】
【0002】
ドットインパクトヘッド式のプリンタでは、ヘッドコイルに電流を流して、ヘッドコイルに発生する磁気吸引力によりヘッドコイルの中心に配置された鉄心を動作させることによって、この鉄心に連動するヘッドピンを打ち付けて印字を行っている。
図1は従来使用されていたドットインパクトヘッド駆動回路図の一例である。ヘッドコイル12a〜cに流す電流の制御を電源側の制御素子11とアース側の制御素子13a〜cとで行う回路構成である。電源側の制御素子11は、印字中は常時オンされており、アース側の制御素子13a〜cを制御することでヘッドコイル12a〜cに流れる電流を制御してヘッドピンを動作させ、印字を行っていた。
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、ヘッドコイルへ流れる電流をオフしてヘッドピンの動作を停止させたとき、過渡現象により、いわゆるアバランシェエネルギー逆起電力が発生する。この逆起電力アバランシェエネルギーは大きなエネルギーであるため、以下の課題が生じていた。
ヘッドコイルに生じる逆起電力アバランシェエネルギーがアース側の制御素子に加わり、熱として発散していたため、電力損失となるとともにこの電力損失が回路素子に熱的影響を与える。また、これに伴い、アース側の制御素子は熱的影響に耐えうる素子である必要となるため、素子自体が高価なものとなる。さらに、アース側の制御素子は、熱的影響を受けにくい素子である必要があるから、大型の素子(例えば、大型トランジスタ)を使用する必要があり、その結果として回路基板の面積を大きくせざるを得なかった。
【0004】
かかる課題を解決すべく本発明者は次なるドットインパクトヘッド駆動回路に想到した。すなわち、ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第1の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第2の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第1の制御素子との間をアースへ接続する第1の回路と、前記ヘッドコイルの低電圧出力側端子と前記第2の制御素子との間を電源側回路へ接続する第2の回路と、を有し、前記ヘッドコイルで発生した逆起電力アバランシェエネルギーを前記第2の回路を通じて前記電源側回路へ回生させる、ことを特徴とするドットインパクトヘッド駆動回路である。
【0005】
上記構成によれば、ヘッドコイルの高電圧入力側端子にはアース側からヘッドコイルの高電圧入力側端子に通電できる第1の回路が形成される。また、ヘッドコイルの低電圧出力側端子には電源側回路に通電できる第2の回路が形成される。すなわち、アース側からヘッドコイルを経由して電源側回路へ通電できる回路が形成されることになる。これにより、ヘッドコイルに生じた逆起電力アバランシェエネルギーは、第2の回路を経由して電源側回路に回生させることができる。これは、省電力化に有効である。また、第2の制御素子に逆起電力アバランシェエネルギーが加わらないため、回路素子に熱的影響を与えることもない。また、熱的影響を受けにくい素子を選定する必要もなくなるため、高価な素子を必要もない。また、大型な制御素子を必要としないため、回路基板を大きくする必要もない。
【0006】
本発明者は上記ドットインパクトヘッド駆動回路につき、更に検討を重ねたところ、次なる課題を見出した。
図2は本発明者が想到したドットインパクトヘッド駆動回路の回路図の一例である。図2において、ヘッドコイル22aに対してハーフドットの位置でヘッドコイル22bを駆動させようとすると、ヘッドコイル22aがオフにもかかわらず、FET21を必ずオン状態としなければならない。すると、ヘッドコイル22a、ダイオード25aを含む第2の回路及びFET21において、図2に示すように、ヘッドコイル22aで発生する誘導磁界を維持する電流経路(図中破線で指示)が形成される。かかる電流経路が形成されると、ヘッドコイル22aに誘導電流が流れ、ヘッドコイル22aが作用するヘッドピンの戻り動作の抵抗となり、印字品質を低下させるおそれがある。
そこで、本発明は、ドットインパクトヘッド駆動回路において、ヘッドコイルに生じる誘導磁界の発生を防止することで、ヘッドピンの戻り動作の抵抗をなくし、印字品質を低下させない回路構成を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明は上記目的を達成すべくなされたものである。すなわち、ヘッドピンを動作させるためのヘッドコイルと、前記ヘッドコイルの高電圧入力側端子と電源側回路との間に接続される第1の制御素子と、前記ヘッドコイルの低電圧出力側端子とアースとの間に接続される第2の制御素子と、前記ヘッドコイルの高電圧入力側端子と前記第1の制御素子との間をアースへ接続する第1の回路と、前記ヘッドコイルの低電圧出力側端子と前記第2の制御素子との間を電源側回路へ接続する第2の回路と、を有し、前記第2の回路は誘導電流遮断回路を備え、前記第1の制御素子がオンのとき、前記誘導電流遮断回路はオフであり、前記第1の制御素子がオフのとき、前記誘導電流遮断回路はオンである、ことを特徴とするドットインパクトヘッド駆動回路である。
【0008】
上記構成によれば、少なくとも第1の制御素子がオンのとき、誘導電流遮断回路はオフ(通電がオフ)となる。第1の制御素子がオフのとき、誘導電流遮断回路がオン(通電がオン)となる。すなわち、ヘッドコイルに電流が流れるときは第2の回路の通電はオフとなり、ヘッドコイルに電流が流れなくなったときは第2の回路の通電はオンとなる。これにより、印字後(第1の制御素子がオフ)にヘッドコイルに発生する逆起電力アバランシェエネルギーは誘導電流遮断回路を介して回生させることができる。次に、その後、第1の制御素子をオンして印字を行うときには、誘導電流遮断回路の通電はオフとなり、ヘッドコイルに生じるべき誘導電流は遮断され、誘導磁界も発生しないため、ヘッドピンは何ら抵抗なくもとの位置に戻ることができる。
【発明を実施するための最良の形態】
【0009】
以下、この発明の各要素について説明する。
(ヘッドコイル)
ヘッドコイルは、コイルに電流を流すことで磁界を作り、この磁界により生じる磁気吸引力により、コイルの中心に配置された鉄心を移動させ、この鉄心に連動するヘッドピンを動作させる。このヘッドピンが打たれることにより、印字が行われることになる。
なお、本発明では、第1の制御素子に接続されるヘッドコイルの端子を高電圧側端子とし、第2の制御素子に接続されるヘッドコイルの端子を低電圧側端子とする。
【0010】
(第1の制御素子、第2の制御素子)
第1の制御素子は、ヘッドコイルの高電圧入力側端子に流れる電流を制御し、第2の制御素子はヘッドコイルの低電圧出力側端子に流れる電流を制御する。第1の制御素子及び第2の制御素子に使用される素子は特に限定されないが、例えば、トランジスタ、FETなどの3端子スイッチング素子が挙げられる。
複数のヘッドコイルの各高電圧入力側端子と電源側回路との間に一つの第1の制御素子を配置し、かつ複数のヘッドコイルの各低電圧出力側端子にそれぞれ第2の制御素子が接続されるタイプの駆動回路に対して、好適に本発明は適用される。
ヘッドコイルに電流を流して印字を行う場合、第1の制御素子及び第2の制御素子の動作状況は次のようになる。まず、第1の制御素子と第2の制御素子とをオンする。これにより、ヘッドコイルへ電流が流れ、ヘッドコイルに磁気吸引力が発生し、それに連動してヘッドピンが移動して、印字される。印字後は、第2の制御素子をオフし、ヘッドコイルに流れる電流を停止させることで、ヘッドピンはもとの位置に戻ることとなる。
【0011】
(第1の回路、第2の回路)
第1の回路はヘッドコイルの高電圧入力側端子と第1の制御素子との間をアースへ接続する回路である。この第1の回路は複数のヘッドコイルの各高電圧入力側端子と電源側回路との間に一つの第1の制御素子が配置されるタイプにおいて、該一つの第1の制御素子と複数のヘッドコイルの各高電圧入力側端子との間をアースへ接続するものであることが好ましい。
第2の回路はヘッドコイルの低電圧出力側端子と第2の制御素子との間を電源側回路へ接続する回路である。この第2の回路は、複数のヘッドコイルの各低電圧出力側端子と当該端子へそれぞれ接続された第2の制御素子との間を電源側回路へ接続するものであることが好ましい。
それぞれの回路は、ヘッドコイルへの通電をオフしたときに生じる逆起電力アバランシェエネルギーを電源側回路に回生させるための回路であり、アース→ヘッドコイル→電源側回路までの一つの回路を形成する。
例えば、第1の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をアースに接続し、カソード側をヘッドコイルの高電圧入力端子側に接続する。
同様に、第2の回路の回路構成として、ダイオードを用いる回路構成を採用することができる。ダイオードを用いる場合、アノード側をヘッドコイルの低電圧出力端子側に接続し、カソード側を電源側回路に接続する。
これにより、アース→ヘッドコイル→電源側回路が順方向となり、ヘッドコイルに生じる逆起電力アバランシェエネルギーは電源側回路に回生させることができる。他方、電源側回路→ヘッドコイル→アースは逆方向になるので、電源側回路から第2の回路を介してヘッドコイルに電流が流れることはなく、ヘッドコイル側からアース側へ第1の回路を介して電流が流れることもない。
【0012】
(誘導電流遮断回路)
誘導電流遮断回路は、第2の回路に接続される回路であり、ヘッドコイルで生じる誘導電流を特定のタイミングで遮断するための回路である。誘導電流遮断回路の回路構成は特に限定されないが、少なくとも第1の制御素子がオンしているときは誘導電流遮断回路はオフであり、第1の制御素子がオフしているときは誘導電流遮断回路はオンとなる回路構成が必要でなる。
【実施例1】
【0013】
以下、この発明の実施例について説明する。
図3は本発明の実施例であるドットインパクトヘッド駆動回路30の回路図である。
ドットインパクトヘッド駆動回路30は、FET(pチャネル)31と、ヘッドコイル32a〜cと、FET(nチャネル)33a〜cと、ダイオード34と、ダイオード35a〜cと、電源側回路36と、誘導電流遮断回路37とで概略構成される。FET31はコントロールポートH(ctrl H)で制御され、FET33はコントロールポートL(ctrl L)a〜cで制御される。なお、この実施例の駆動回路30は、説明の都合上、3つのヘッドコイル32a〜cを駆動制御の対象としているが、インパクトヘッドに要求されるドット数に応じて、そのヘッドコイルの数を任意に設定できることは言うまでもない。
回路素子の接続構成は次の通りである。FET31のソース側は電源側回路36に接続され、ゲート側はctrl Hに接続され、ドレイン側はヘッドコイル32a〜cの高電圧入力側端子とダイオード34のカソード側に接続される。FET33a〜cのソース側はアースに接続され、ゲート側はctrl La〜cに接続され、ドレイン側はヘッドコイル32a〜cの低電圧出力側端子とダイオード35a〜cのアノード側に接続される。ダイオード35a〜cのカソード側は誘導電流遮断回路37に接続される。ダイオード34のアノード側はアースに接続される。
【0014】
FET31は、ヘッドコイル32a〜cへ流れる電流を制御する。FET31はpチャネル型のFETであり、その制御はctrl Hを用いてゲート(G)にかかる電圧を制御することで、ゲート(G)−ソース(S)間の電圧を制御して行う。FET31がオンのとき、電源側回路36からヘッドコイル32a〜cの高電圧入力側端子が通電状態となる。
ヘッドコイル32a〜cは、そのコイル内に電流を流すことにより、磁気吸引力を発生させ、この磁気吸引力により移動される鉄心に連動してヘッドピン(図示せず)を移動させる。ヘッドピンを移動させることにより印字が行われる。
FET33a〜cは、ヘッドコイル32a〜cへ流れる電流を制御する。FET33a〜cはnチャネル型のFETであり、その制御はコントロールLを用いてゲート(G)にかかる電圧を制御することで、ゲート(G)−ソース(S)間の電圧を制御して行う。FET33a〜cがオンのとき、ヘッドコイル32a〜cの低電圧出力側端子からアースに対して通電状態となる。FET33a〜cはヘッドコイル32a〜cに対応して接続されており、FET33a〜cをオンさせることで各ヘッドコイル32a〜cへ流れる電流を制御することができる。
電源側回路36は、ドットインパクトヘッド駆動回路30への電力の供給(電源電圧24V)及びヘッドコイル32a〜cで発生し、回生された逆起電力アバランシェエネルギーを充電する。逆起電力アバランシェエネルギーの充電には電源側回路36に備えられたコンデンサ(図示せず)を使用する。
誘導電流遮断回路37は、FET(nチャネル)371と、コンデンサ372と、抵抗373とで概略構成される。FET371はnチャネル型であり、ゲートの電圧がソースの電圧よりも高いときにオンする。コンデンサ372は、FET371のオン時間を制御するために接続され、コンデンサが完全に充電されるまでは電流を通し、抵抗373に電圧降下を生じさせて、FET371をオンさせる。コンデンサ372の充電完了後は、FET372はオフされ、電流は遮断される。
【0015】
このような接続で構成されるドットインパクトヘッド駆動回路30を使用して、ハーフドット印字を行う場合の動作を説明する。図3の回路図において、ヘッドコイル32aで印字を行った後に、ヘッドコイル32bで印字を行う場合がハーフドット印字となる。
図4はヘッドコイル32aに流れる電流(Ia)と、FET33aにかかる電圧(V)と、ヘッドピンの移動距離(Xa)及びヘッドコイル32bに流れる電流(Ib)を示すタイミング図である。
FET31及びFET33aをオンすることにより、ヘッドコイル32aに電流が流れ始める(a点)。これにより、ヘッドコイル32aに磁界が発生し、磁界による磁気吸引力により鉄心を移動させ、鉄心に連動してヘッドピンが移動する。
ヘッドコイル32aに流れる電流値がピークとなったとき(b点)、ヘッドピンの移動位置も最大となり、ヘッドピンが打ち付けられ、印字が行われる。
印字後はFET33aをオフとし、ヘッドコイル32aへの通電が遮断されるが、ヘッドコイル32aに発生した磁界を維持しようとする電流がヘッドコイル32aに流れるため、電流Iは急激には低下せず、なだらかに減衰する(c点)。また、これに伴い、ヘッドコイル32aには逆起電力アバランシェエネルギーが発生するが、ヘッドコイル32aからダイオード34a、誘導電流遮断回路37を介して、電源側回路36へと回生される。
ヘッドコイル32aで生じた逆起電力アバランシェエネルギーは、ダイオード35aを通過し、コンデンサ372を充電しながら、抵抗373に電圧をかける。これにより、FET371はオンされ、逆起電力アバランシェエネルギーは電源側回路36へと回生される。コンデンサ372が充電し終わるまでは、FET371はオン状態であるが、充電完了後にFET371はオフされ、電源側回路36への通電ができなくなる。これにより、ヘッドコイル32aに生じる誘導電流は遮断され、FET31をオンさせたときでも、ハーフドット印字(ヘッドコイル32bでの印字)が可能となる。
【0016】
以上のように、本実施例のドットインパクトヘッド駆動回路30においては、FET31がオンのときは、誘導電流遮断回路37はオフとなり、FET31がオフのときは、誘導電流遮断回路37がオンとなる。誘導電流遮断回路37をオフとすることで、ヘッドコイル32aに生じる誘導電流の経路は遮断されるため、ヘッドコイル32aに誘導電流が流れなくなる。そのため、ヘッドピンは抵抗なく、もとの位置に戻ることができるため、高い印字品質でハーフドット印字を行うことが可能となる。
【実施例2】
【0017】
図5は本発明の実施例であるドットインパクトヘッド駆動回路40の回路図である。実施例1と同一の要素には同一の符号を付してその説明を省略する。
ドットインパクトヘッド駆動回路40は、ヘッドコイル32a〜cと、第1の制御素子としてのFET(pチャネル)41と、第2の制御素子としてのFET(nチャネル)33a〜cと、第1の回路を構成するダイオード34と、第2の回路を構成するダイオード35a〜cと、トランジスタ47と、コンデンサ48と、FET(pチャネル)50と、トランジスタ51と、抵抗39、42〜45とを備える。
【0018】
回路素子の接続構成は次の通りである。FET41のソース側は電源側回路36に接続され、ゲート側はトランジスタ51のエミッタ側と、抵抗54と、抵抗55とに接続され、ドレイン側はヘッドコイル32a〜cの高電圧入力側端子とダイオード34のカソード側に接続される。ヘッドコイル32a〜cはその低電圧出力側端子がFET33a〜cのドレイン側及びダイオード35a〜cのアノード側に接続される。FET33a〜cのゲートはctrl La〜cに接続され、ソース側はアースに接続される。また、ダイオード34のアノード側はアースに接続される。
トランジスタ47のベース側はctrl H1に接続され、エミッタ側はアースに接続され、コレクタ側はコンデンサ48と、抵抗48に接続される。FET50のゲート側はコンデンサ48と抵抗49との間に接続され、ソース側はダイオード35a〜cのカソード側と抵抗49とに接続され、ドレイン側は電源側回路36に接続される。トランジスタ51のベース側は、抵抗52と抵抗53との間に接続され、エミッタ側は電源側回路36に接続される。
【0019】
次に、ドットインパクトヘッド駆動回路40の動作を説明する。
まず、ヘッドコイル32aに電流を流してヘッドピンを移動させ、印字するときは次のようになる。
Ctrl Hをオフすることにより、トランジスタ47がオフとなる。この状態では、トランジスタ51のベース側に電流が流れず、トランジスタ51もオフのままである。一方、抵抗54には、電源電圧が印加されるため、FET41のゲートにかかる電圧がソースにかかる電圧よりも低く、FET41がオンとなり、電源側回路36からヘッドコイル32aに対して通電状態となる。また、ctrl Hをオフするタイミングでctrl Laをオンすることにより、ヘッドコイル32aからアースも通電状態となる。これにより、ヘッドコイル32aに電流が流れて、ヘッドピンが打ち付けられて、印字が行われることとなる。
【0020】
印字後は、ヘッドコイル32aに生じる逆起電力アバランシェエネルギーを電源側回路36へ回生させたうえで、ヘッドコイル32aに誘導電流が流れることを防止する必要があるため、次のような動作を行う。
印字終了に合わせて、ctrl H1をオンさせることで、トランジスタ47がオンされ、トランジスタ51のベース側にも電流が流れ、トランジスタ51がオンされる。これにより、FET41のゲートにかかる電圧とソースにかかる電圧が同電位となり、FET41がオフとなる。
また、ctrl Hをオンすることにより、トランジスタ47がオンとなり、抵抗49からアース側に向けて通電状態となる。これにより、FET50のソースーゲート間に電圧降下が生じ、FET50がオンされる。FET50がオンされている時間に逆起電力アバランシェエネルギーが電源側回路26に回生されることとなる。FET50がオンされる時間はコンデンサ48の静電容量により制御され、コンデンサ48の充電が完了し終わったとき、FET50はオフされて、ヘッドコイル32aから電源側回路36への通電は遮断されることとなる。これにより、誘導電流は遮断されることとなる。
【0021】
以上のように本実施例においても、誘導電流遮断回路がオンのとき誘導磁界が発生している間、ヘッドコイルに生じる誘導電流の経路は誘導電流遮断回路により遮断されるため、ヘッドコイルに誘導電流が流れなくなる。そのため、ヘッドピンの戻りに抵抗が生じることなく、もとの位置に戻るため、ハーフドット印字を行うことが可能となる。
【0022】
なお、実施例では、誘導電流を所定のタイミングで遮断するため、複数の素子を備える回路を第2の回路へ組み込んだが、第2の回路へスイッチ素子を組み込み、このスイッチ素子のオン/オフをポート信号で制御するようにしてもよい。
【0023】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【0024】
【図1】図1は従来のドットインパクトヘッド駆動回路の回路構成図である。
【図2】図2はドットインパクトヘッド駆動回路の回路構成図の一例である。
【図3】図3は実施例1で使用するドットインパクトヘッド駆動回路の回路構成図である。
【図4】図4は実施例1のドットインパクトヘッド駆動回路の動作を説明するタイミング図である。
【図5】図5は実施例2で使用するドットインパクトヘッド駆動回路の回路構成図である。
【符号の説明】
【0025】
10 20 30 40 ドットインパクトヘッド駆動回路、11 21 31 41 FET、12 22 32 ヘッドコイル、13 23 33 FET、24 34 ダイオード、25 35 ダイオード、26 36 電源側回路




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013