米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 繊維;紙;印刷 -> セイコーエプソン株式会社

発明の名称 液体吐出装置、及び、液体吐出方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−15324(P2007−15324A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−201482(P2005−201482)
出願日 平成17年7月11日(2005.7.11)
代理人 【識別番号】110000176
【氏名又は名称】一色国際特許業務法人
発明者 伊東 祐弘
要約 課題
信号を送受信する芯線の数を少なくする。

解決手段
液体吐出ヘッド(ヘッド41)の制御に使用される第1ヘッド制御信号(ラッチ信号LAT)と、液体吐出ヘッドの制御に使用されるが、第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号(チェンジ信号CH)とを合成し、合成ヘッド制御信号(タイミング信号TIM)を生成する。この合成ヘッド制御信号を、配線部材70が有する特定の芯線を通じて伝送し、伝送された合成ヘッド制御信号から、第1ヘッド制御信号と第2ヘッド制御信号とを認識し、第1ヘッド制御信号に基づく液体吐出ヘッドの制御、及び、第2ヘッド制御信号に基づく液体吐出ヘッドの制御を行う。
特許請求の範囲
【請求項1】
液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、
を有する液体吐出装置。
【請求項2】
請求項1に記載の液体吐出装置であって、
前記第1ヘッド制御信号は、
所定周期で生成される第1ヘッド制御パルスを有し、
前記第2ヘッド制御信号は、
先の第1ヘッド制御パルスの生成終了後から後の第1ヘッド制御パルスの生成開始前の期間に生成される、第2ヘッド制御パルスを有する、液体吐出装置。
【請求項3】
請求項2に記載の液体吐出装置であって、
前記第2ヘッド制御パルスは、
前記先の第1ヘッド制御パルスの生成終了後から前記後の第1ヘッド制御パルスの生成開始前の期間に、規定数生成される、液体吐出装置。
【請求項4】
請求項2又は請求項3に記載の液体吐出装置であって、
前記サブコントローラは、
前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第1ヘッド制御パルスの生成タイミングで取得し、
前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第2ヘッド制御パルスの生成タイミングで更新する、液体吐出装置。
【請求項5】
請求項2から請求項4の何れかに記載の液体吐出装置であって、
前記サブコントローラは、
前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを分離する信号分離部を有する、液体吐出装置。
【請求項6】
請求項5に記載の液体吐出装置であって、
前記信号分離部は、
前記合成ヘッド制御信号が有する制御パルスが入力され、1番目の制御パルスの入力によって所定レベルに、2番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、所定タイミングでリセットされる状態信号出力部と、
前記状態信号に基づき、前記1番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、前記2番目以降の制御パルスに同期して前記第2ヘッド制御パルスを出力する制御パルス出力部とを有する、液体吐出装置。
【請求項7】
請求項6に記載の液体吐出装置であって、
前記状態信号出力部は、
前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミングでリセットされる、液体吐出装置。
【請求項8】
請求項6に記載の液体吐出装置であって、
前記状態信号出力部は、
前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる、液体吐出装置。
【請求項9】
請求項5に記載の液体吐出装置であって、
前記信号分離部は、
前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、
前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、他の制御パルスに同期して前記第2ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置。
【請求項10】
(a)合成ヘッド制御信号を生成するメインコントローラであって、
所定周期で生成される第1ヘッド制御パルスを有し、液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、
先の第1ヘッド制御パルスの生成終了後から後の第1ヘッド制御パルスの生成開始前の期間に規定数生成される第2ヘッド制御パルスを有し、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号と、
を合成するメインコントローラと、
(b)信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
(c)前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを分離する信号分離部を有し、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、
前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第1ヘッド制御パルスの生成タイミングで取得することで、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行い、
前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第2ヘッド制御パルスの生成タイミングで更新することで、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行う、サブコントローラと、
を有し、
(d)前記信号分離部は、
前記合成ヘッド制御信号が有する制御パルスが入力され、1番目の制御パルスの入力によって所定レベルに、2番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミング、又は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる状態信号出力部と、
前記状態信号に基づき、前記1番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、前記2番目以降の制御パルスに同期して前記第2ヘッド制御パルスを出力する制御パルス出力部とを有し、
又は、
前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、
前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、他の制御パルスに同期して前記第2ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置。
【請求項11】
液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するステップと、
信号を伝送するための配線部材が有する複数の芯線のうち、特定の芯線を通じて前記合成ヘッド制御信号を伝送するステップと、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うステップと、
を有する液体吐出方法。

発明の詳細な説明
【技術分野】
【0001】
本発明は、液体吐出ヘッドを制御して液体を吐出させる液体吐出装置、及び、液体吐出方法に関する。
【背景技術】
【0002】
液体吐出ヘッドを制御して液体を吐出させる液体吐出装置には、プリンタ、プロッタ、ファクシミリ装置等の印刷装置がある。この印刷装置では、本体側のコントローラとヘッド側のコントローラとを、複数の芯線を有する配線部材で接続し、芯線を通じて複数種類の制御信号を送受信している。ここで、配線部材が有する芯線の数は、少ない程好ましい。このため、本体側のコントローラからヘッド側のコントローラへ送信される信号と、反対側へ送信される信号とを共通の芯線を通じて送受信する印刷装置が提案されている(例えば、特許文献1を参照。)。
【特許文献1】特開平10−138473号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
このような従来の印刷装置では、信号を送受信する芯線の数を少なくできるという利点がある。しかし、近年の印刷装置では、ノズル数の増加やクロックの高速化等により、信号を送受信する芯線の数をより少なくしたいという要望がある。
本発明は、このような事情に鑑みてなされたものであり、その目的は、信号を送受信する芯線の数を少なくすることにある。
【課題を解決するための手段】
【0004】
前記課題を解決するための主たる発明は、
液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、
を有する液体吐出装置である。
本発明の他の特徴については、本明細書及び添付図面の記載によって明らかにする。
【発明を実施するための最良の形態】
【0005】
===開示の概要===
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【0006】
すなわち、液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するメインコントローラと、信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うサブコントローラと、を有する液体吐出装置が実現できること。
このような液体吐出装置によれば、メインコントローラは、第1ヘッド制御信号と第2ヘッド制御信号とを合成して合成ヘッド制御信号を生成する。生成された合成ヘッド制御信号は、特定の芯線を通じてサブコントローラ側に伝送される。サブコントローラは、合成ヘッド制御信号に基づいて第1ヘッド制御信号と第2ヘッド制御信号とを認識し、第1ヘッド制御信号に基づく液体吐出ヘッドの制御と第2ヘッド制御信号に基づく液体吐出ヘッドの制御とを行う。その結果、第1ヘッド制御信号と第2ヘッド制御信号とを共通の芯線を通じて伝送でき、信号を送受信する芯線の数を少なくできる。
【0007】
かかる液体吐出装置であって、前記第1ヘッド制御信号は、所定周期で生成される第1ヘッド制御パルスを有し、前記第2ヘッド制御信号は、先の第1ヘッド制御パルスの生成終了後から後の第1ヘッド制御パルスの生成開始前の期間に生成される、第2ヘッド制御パルスを有する構成が好ましい。
このような液体吐出装置によれば、第1ヘッド制御信号が有する第1ヘッド制御パルスと、第2ヘッド制御信号が有する第2ヘッド制御パルスとが時間的に重ならない。このため、サブコントローラは、第1ヘッド制御パルスと第2ヘッド制御パルスを用いることで、第1ヘッド制御信号に基づく制御と第2ヘッド制御信号に基づく制御を行うことができる。
【0008】
かかる液体吐出装置であって、前記第2ヘッド制御パルスは、前記先の第1ヘッド制御パルスの生成終了後から前記後の第1ヘッド制御パルスの生成開始前の期間に、規定数生成される構成が好ましい。
このような液体吐出装置によれば、1つの第1ヘッド制御パルスに対応する第2ヘッド制御パルスの数が定まるので、制御を簡素化できる。
【0009】
かかる液体吐出装置であって、前記サブコントローラは、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第1ヘッド制御パルスの生成タイミングで取得し、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御として、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第2ヘッド制御パルスの生成タイミングで更新する構成が好ましい。
このような液体吐出装置によれば、原駆動信号の必要部分を素子へ印加する際に使用される複数種類の信号を、共通の芯線で伝送できる。
【0010】
かかる液体吐出装置であって、前記サブコントローラは、前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを分離する信号分離部を有する構成が好ましい。
このような液体吐出装置によれば、信号分離部によって、第1ヘッド制御信号と第2ヘッド制御信号とが分離されるので、サブコントローラ側での信号処理が容易になる。
【0011】
かかる液体吐出装置であって、前記信号分離部は、前記合成ヘッド制御信号が有する制御パルスが入力され、1番目の制御パルスの入力によって所定レベルに、2番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、所定タイミングでリセットされる状態信号出力部と、前記状態信号に基づき、前記1番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、前記2番目以降の制御パルスに同期して前記第2ヘッド制御パルスを出力する制御パルス出力部とを有する構成が好ましい。
このような液体吐出装置によれば、簡単な構成で第1ヘッド制御パルスと第2ヘッド制御パルスを分離することができる。
【0012】
かかる液体吐出装置であって、前記状態信号出力部は、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミングでリセットされる構成が好ましい。
このような液体吐出装置によれば、クロックをリセットに使用しているので、芯線を増加させることなくリセットタイミングを取得できる。
【0013】
かかる液体吐出装置であって、前記状態信号出力部は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングで、リセットされる構成が好ましい。
このような液体吐出装置によれば、素子の強制充電タイミングで状態信号出力部をリセットしているので、原駆動信号の印加制御を確実に行わせることができる。
【0014】
かかる液体吐出装置であって、前記信号分離部は、前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、他の制御パルスに同期して前記第2ヘッド制御パルスを出力する他の制御パルス出力部とを有する構成が好ましい。
このような液体吐出装置によれば、簡単な構成で第1ヘッド制御パルスと第2ヘッド制御パルスを分離することができる。
【0015】
また、次の構成を有する液体吐出装置を実現することもできる。
すなわち、合成ヘッド制御信号を生成するメインコントローラであって、所定周期で生成される第1ヘッド制御パルスを有し、液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、先の第1ヘッド制御パルスの生成終了後から後の第1ヘッド制御パルスの生成開始前の期間に規定数生成される第2ヘッド制御パルスを有し、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号と、を合成するメインコントローラと、
信号を伝送するための複数の芯線を有し、前記合成ヘッド制御信号を特定の芯線を通じて伝送する配線部材と、
前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを分離する信号分離部を有し、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記液体吐出ヘッドから吐出される液体の量に関する情報を、前記第1ヘッド制御パルスの生成タイミングで取得することで、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行い、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子への、原駆動信号の印加を示す情報を、前記第2ヘッド制御パルスの生成タイミングで更新することで、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行う、サブコントローラと、
を有し、
前記信号分離部は、前記合成ヘッド制御信号が有する制御パルスが入力され、1番目の制御パルスの入力によって所定レベルに、2番目以降の制御パルスの入力によって他の所定レベルになる状態信号を出力し、前記メインコントローラからの情報伝送に用いられるクロックが所定数カウントされたタイミング、又は、前記液体吐出ヘッドが有する液体を吐出させる動作をする素子の強制充電タイミングでリセットされる状態信号出力部と、前記状態信号に基づき、前記1番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、前記2番目以降の制御パルスに同期して前記第2ヘッド制御パルスを出力する制御パルス出力部とを有し、又は、前記合成ヘッド制御信号に含まれる制御パルスをカウントするカウンタと、前記カウンタのカウント値に基づき、所定番目の制御パルスに同期して前記第1ヘッド制御パルスを出力し、他の制御パルスに同期して前記第2ヘッド制御パルスを出力する他の制御パルス出力部とを有する、液体吐出装置を実現することもできる。
【0016】
また、液体吐出ヘッドの制御に使用される第1ヘッド制御信号と、前記液体吐出ヘッドの制御に使用されるが、前記第1ヘッド制御信号とは同時に使用されない第2ヘッド制御信号とを合成し、合成ヘッド制御信号を生成するステップと、信号を伝送するための配線部材が有する複数の芯線のうち、特定の芯線を通じて前記合成ヘッド制御信号を伝送するステップと、前記芯線を通じて伝送された前記合成ヘッド制御信号から、前記第1ヘッド制御信号と前記第2ヘッド制御信号とを認識し、前記第1ヘッド制御信号に基づく前記液体吐出ヘッドの制御、及び、前記第2ヘッド制御信号に基づく前記液体吐出ヘッドの制御を行うステップと、を有する液体吐出方法も実現することもできる。
【0017】
===説明の対象===
<液体吐出装置について>
液体吐出装置には、印刷装置、カラーフィルタ製造装置、ディスプレイ製造装置、半導体製造装置、及びDNAチップ製造装置など、様々な種類があり、全てについて説明することは困難である。そこで、本明細書では、印刷装置としてのプリンタ、及び、このプリンタを有する印刷システムを例に挙げて説明する。なお、印刷システムとは、印刷装置と、この印刷装置の動作を制御する印刷制御装置とを少なくとも有するシステムのことであり、液体吐出装置と吐出制御装置とを有する液体吐出システムの一形態に相当する。
【0018】
===印刷システム100の構成===
<全体構成について>
まず、印刷システム100の全体的な構成について説明する。ここで、図1は、印刷システム100の構成を説明する図である。例示した印刷システム100は、印刷装置としてのプリンタ1と、印刷制御装置としてのコンピュータ110とを含んでいる。具体的には、この印刷システム100は、プリンタ1と、コンピュータ110と、表示装置120と、入力装置130と、記録再生装置140とを有している。プリンタ1は、用紙、布、フィルム等の媒体に画像を印刷する。なお、この媒体に関し、以下の説明では、代表的な媒体である用紙S(図3Aを参照。)を例に挙げて説明する。コンピュータ110は、プリンタ1と通信可能に接続されている。そして、プリンタ1に画像を印刷させるため、コンピュータ110は、その画像に応じた印刷データをプリンタ1に出力する。このコンピュータ110には、アプリケーションプログラムやプリンタドライバ等のコンピュータプログラムがインストールされている。表示装置120は、ディスプレイを有している。この表示装置120は、例えば、コンピュータプログラムのユーザーインタフェースを表示するためのものである。入力装置130は、例えば、キーボード131やマウス132である。記録再生装置140は、例えば、フレキシブルディスクドライブ装置141やCD−ROMドライブ装置142である。
【0019】
===コンピュータ110===
<コンピュータ110の構成について>
図2は、コンピュータ110、及びプリンタ1の構成を説明するブロック図である。まず、コンピュータ110の構成について簡単に説明する。このコンピュータ110は、前述した記録再生装置140と、ホスト側コントローラ111とを有している。記録再生装置140は、ホスト側コントローラ111と通信可能に接続されており、例えばコンピュータ110の筐体に取り付けられている。ホスト側コントローラ111は、コンピュータ110における各種の制御を行うものであり、前述した表示装置120や入力装置130も通信可能に接続されている。このホスト側コントローラ111は、インタフェース部112と、CPU113と、メモリ114とを有する。インタフェース部112は、プリンタ1との間に介在し、データの受け渡しを行う。CPU113は、コンピュータ110の全体的な制御を行うための演算処理装置である。メモリ114は、CPU113が使用するコンピュータプログラムを格納する領域や作業領域等を確保するためのものであり、RAM、EEPROM、ROM、磁気ディスク装置等によって構成される。このメモリ114に格納されるコンピュータプログラムとしては、前述したように、アプリケーションプログラムやプリンタドライバがある。そして、CPU113は、メモリ114に格納されているコンピュータプログラムに従って各種の制御を行う。
【0020】
コンピュータ110から出力される印刷データは、プリンタ1が解釈できる形式のデータであって、各種のコマンドデータと、ドット形成データSIとを有する。コマンドデータとは、プリンタ1に特定の動作の実行を指示するためのデータである。このコマンドデータには、例えば、給紙を指示するコマンドデータ、搬送量を示すコマンドデータ、排紙を指示するコマンドデータがある。また、ドット形成データSIは、印刷される画像を構成するドットに関するデータである。ここで、ドットは画像の構成単位であり、用紙S上に仮想的に定められた単位領域毎に形成される。本実施形態において、ドットは、小ドット、中ドット、及び、大ドットからなる3種類である。このため、ドット形成データSIは、2ビットのデータによって構成されている。すなわち、このドット形成データSIには、ドット無しに対応するデータ[00]と、小ドットに対応するデータ[01]と、中ドットの形成に対応するデータ[10]と、大ドットに対応するデータ[11]とがある。従って、このプリンタ1は4階調でドットの形成ができる。
【0021】
===プリンタ1===
<プリンタ1の構成について>
次に、プリンタ1の構成について説明する。ここで、図3Aは、本実施形態のプリンタ1の構成を示す図である。図3Bは、本実施形態のプリンタ1の構成を説明する側面図である。なお、以下の説明では、図2も参照する。図2に示すように、プリンタ1は、用紙搬送機構20、キャリッジ移動機構30、ヘッドユニット40、検出器群50、原駆動信号生成回路DSC、プリンタ側コントローラ60を有する。また、ヘッドユニット40は、ヘッド制御部HCとヘッド41を有している。このプリンタ1において、プリンタ側コントローラ60は、ホスト側コントローラ111からの印刷データ、及び、検出器群50からの検出結果に基づいて制御対象部を制御し、用紙Sに画像を印刷させる。すなわち、プリンタ側コントローラ60は、制御対象部としての用紙搬送機構20、キャリッジ移動機構30、ヘッドユニット40(ヘッド制御部HC,ヘッド41)、及び、原駆動信号生成回路DSCを制御する。このプリンタ側コントローラ60は印刷装置における制御の中心となる。また、ヘッドユニット40が有するヘッド制御部HCは、プリンタ側コントローラ60からの指示に従ってヘッド41を制御する。このようなプリンタ側コントローラ60はメインコントローラに相当し、ヘッド制御部HCはサブコントローラに相当する。
【0022】
<用紙搬送機構20について>
用紙搬送機構20は、媒体を搬送させる媒体搬送部に相当する。この用紙搬送機構20は、用紙Sを印刷可能な位置に送り込んだり、この用紙Sを搬送方向に所定の搬送量で搬送させたりするものである。そして、図3A及び図3Bに示すように、用紙搬送機構20は、給紙ローラ21と、搬送モータ22と、搬送ローラ23と、プラテン24と、排紙ローラ25とを有する。給紙ローラ21は、紙挿入口に挿入された用紙Sをプリンタ1内に自動的に送るためのローラであり、この例ではD形の断面形状をしている。搬送モータ22は、用紙Sを搬送方向に搬送させる際の駆動源であり、その動作は、プリンタ側コントローラ60によって制御される。搬送ローラ23は、給紙ローラ21によって送られてきた用紙Sを、印刷可能な領域まで搬送するためのローラである。プラテン24は、印刷中の用紙Sを、この用紙Sの裏面側から支持する部材である。排紙ローラ25は、印刷が終了した用紙Sを搬送するためのローラである。
【0023】
<キャリッジ移動機構30について>
キャリッジ移動機構30は、ヘッドユニット40が取り付けられたキャリッジCRをキャリッジ移動方向に移動させるためのものである。このキャリッジ移動機構30は、キャリッジモータ31と、ガイド軸32と、タイミングベルト33と、駆動プーリー34と、アイドラプーリー35とを有する。キャリッジモータ31は、キャリッジCRを移動させるための駆動源に相当する。キャリッジモータ31の回転軸には、駆動プーリー34が取り付けられている。この駆動プーリー34は、キャリッジ移動方向の一端側に配置されている。駆動プーリー34とは反対側のキャリッジ移動方向の他端側には、アイドラプーリー35が配置されている。タイミングベルト33は、キャリッジCRに接続されているとともに、駆動プーリー34とアイドラプーリー35に架け渡されている。ガイド軸32は、キャリッジCRを移動可能な状態で支持する。このガイド軸32は、キャリッジ移動方向に沿って取り付けられている。従って、キャリッジモータ31が動作すると、キャリッジCRは、このガイド軸32に沿ってキャリッジ移動方向に移動する。
【0024】
<ヘッドユニット40について>
ヘッドユニット40は、インクを用紙Sに向けて吐出させるためのものである。ここで、図4は、ヘッドユニット40の分解斜視図である。図5は、プリンタ側コントローラ60とヘッド制御部HCとを通信可能に接続する配線部材70を説明する概念図である。なお、ここではヘッド制御部HCを除いた部分について説明し、ヘッド制御部HCについては後で説明する。このヘッドユニット40は、例えば、図4に示すように、ヘッド41と、針側ケース部材42と、ヘッド側ケース部材43を有している。針側ケース部材42は、インク導入針421が設けられた部材である。このインク導入針421は、インクカートリッジIC(図3Aを参照。)に挿入される中空状の部材である。このインク導入針421を通じて、インクカートリッジICに貯留されたインクがヘッド41側に導入される。なお、インクは、ヘッド41から吐出される液体に相当する。ヘッド側ケース部材43は、ヘッド41が取り付けられる部材であり、インク導入針421とは反対側の針側ケース部材42の底面に取り付けられる。ヘッド側ケース部材43には、中継基板431が配置される。この中継基板431は、配線部材70としてのフラットケーブル71とテープケーブル72とを電気的に接続し、伝送される信号を中継する。そして、中継基板431には、フラットケーブル71の先端部分が挿入されるコネクタ432と、テープケーブル72の先端部分が半田付けされる接点端子群433とが設けられている。
【0025】
フラットケーブル71は、プリンタ側コントローラ60と中継基板431との間を通信可能に接続する部材であり、キャリッジCRの移動に追従させるべく可撓性を有するものが用いられている。また、テープケーブル72は、中継基板431とヘッド41との間を通信可能に接続する部材である。このプリンタ1において、ヘッド制御部HCは、テープケーブル72に実装されている。そして、フラットケーブル71やテープケーブル72は、各種の信号を伝送するものであるため、複数の芯線711を有している。
【0026】
ヘッド41は、ノズルに対応した数のピエゾ素子411を有している。そして、このピエゾ素子411を変形させることにより、対応するノズルからインクを吐出させる。このため、ピエゾ素子411は、インク(液体)を吐出させるための動作を行う素子に相当する。このピエゾ素子411に所望の動作をさせるべく、ヘッド制御部HCは、原駆動信号COM(図7を参照。)の必要部分を選択的にピエゾ素子411へ印加する。原駆動信号COMの印加制御は、プリンタ側コントローラ60からの制御信号(例えば、N−チャージ信号NCHG、タイミング信号TIM、選択データq0〜q3、ドット形成データSI,図8を参照。)に基づいて行われる。このため、ヘッド制御部HCには、フラットケーブル71やテープケーブル72を介して、原駆動信号COMや制御信号が供給される。なお、ヘッド制御部HCの構成、及び、原駆動信号COMの印加制御については、後で説明する。
【0027】
<検出器群50について>
検出器群50は、プリンタ1の状況を監視するためのものである。図6は、リニア式エンコーダ51を説明するための概念図である。なお、以下の説明では、図3A,図3Bも参照する。この検出器群50には、リニア式エンコーダ51、ロータリー式エンコーダ52、紙検出器53、及び、紙幅検出器54が含まれている。リニア式エンコーダ51は、キャリッジCRのキャリッジ移動方向の位置を検出するためのものである。ロータリー式エンコーダ52は、搬送ローラ23の回転量を検出するためのものである。紙検出器53は、印刷される用紙Sを検出するためのものである。紙幅検出器54は、印刷される用紙Sの幅を検出するためのものである。
【0028】
ここで、リニア式エンコーダ51について補足する。本実施形態のリニア式エンコーダ51は、図6に示すように、キャリッジCRが1/360インチ移動する毎にエンコーダ信号ENCの出力レベルを切り替えるものである。具体的には、エンコーダ信号ENCは、キャリッジCRが1/360インチ移動する毎に、HレベルとLレベルとに切り替わる。このエンコーダ信号ENCは、プリンタ側コントローラ60に送信される。プリンタ側コントローラ60は、受信したエンコーダ信号ENCに基づき、ドットの形成タイミングを規定するためのPTS信号を生成する。この例においてプリンタ側コントローラ60は、エンコーダ信号ENCの立ち上がりタイミング及び立ち下がりタイミングに同期してパルス(便宜上、PTSパルスともいう。)を生成する。つまり、キャリッジCRが1/360インチ移動する毎に、PTSパルスを生成する。
【0029】
<原駆動信号COMについて>
原駆動信号生成回路DSCは、原駆動信号COMを生成するものであり、原駆動信号生成部に相当する。原駆動信号COMは、ピエゾ素子411に印加される駆動信号の基である。図7は、原駆動信号生成回路DSCによって生成される原駆動信号COMを説明する図である。図7に示すように、原駆動信号COMは、繰り返し周期T毎に繰り返し生成される。この繰り返し周期Tは、前述したPTSパルスで規定される周期であり、キャリッジCRが所定距離(例えば1/360インチ)移動するために要する期間ともいえる。例示した原駆動信号COMは、繰り返し周期Tの中間で2つに分けることができる。すなわち、前半周期TAに属する部分と後半周期TBに属する部分とに分けることができる。そして、前半周期TAと後半周期TBのそれぞれでインクの吐出制御が行えるため、このプリンタ1では720dpiの解像度で印刷を行うことができる。便宜上、以下の説明では、原駆動信号COMにおける前半周期TAに属する部分を信号前半部といい、後半周期TBに属する部分を信号後半部という。信号前半部と信号後半部は、いずれも同じ波形をしている。このため、以下の説明は信号前半部について行うが、後半周期TBにも同様にあてはまる。
【0030】
前半周期TAは、複数の期間T1〜T4に分けることができる。そして、信号前半部は、1番目の期間T1で生成される第1区間信号SS1と、2番目の期間T2で生成される第2区間信号SS2と、3番目の期間T3で生成される第3区間信号SS3と、4番目の期間T4で生成される第4区間信号SS4とを有する。そして、第1区間信号SS1は駆動パルスPS1を、第2区間信号SS2は駆動パルスPS2をそれぞれ有している。また、第3区間信号SS3は駆動パルスPS3を、第4区間信号SS4は駆動パルスPS4をそれぞれ有している。なお、各区間信号における開始電位と終了電位は、中間電位VCで揃えられている。
【0031】
駆動パルスPS1〜PS4はピエゾ素子411を動作させるための波形部に相当し、その形状はピエゾ素子411に行わせる動作に基づいて定められている。駆動パルスPS2、駆動パルスPS3、及び、駆動パルスPS4は、ヘッド41からインクを吐出させる際に用いられる波形部である。このプリンタ1では、形成するドットの大きさに応じてこれらの駆動パルスを選択的にピエゾ素子411へ印加し、ヘッド41から吐出するインクの量を変化させている。駆動パルスPS2と駆動パルスPS4は、何れも同じ波形をしており、一方の駆動パルスがピエゾ素子411に印加されると、中ドットに対応する量のインクが吐出される。このインクが用紙Sに着弾すると、用紙Sの単位領域には中ドットが形成される。また、両方の駆動パルスがピエゾ素子411に印加されると、大ドットに対応する量のインクが吐出されて、用紙Sには大ドットが形成される。駆動パルスPS3は、小ドットの形成時にピエゾ素子411へ印加される駆動信号である。すなわち、この駆動パルスPS3がピエゾ素子411へ印加されると、小ドットに対応する量のインクが吐出される。このインクが用紙Sに着弾すると小ドットが形成される。駆動パルスPS1は、メニスカス(ノズル部分で露出しているインクの自由表面)を微振動させるための微振動パルスである。すなわち、この駆動パルスPS1がピエゾ素子411に印加されると、インクが吐出されない程度の圧力変動がインクに生じてメニスカスが微振動する。
【0032】
<ヘッド制御部HCについて>
次に、ヘッド制御部HCについて説明する。ここで、図8は、ヘッド制御部HCの構成を説明するブロック図である。このヘッド制御部HCは、シフトレジスタ81と、ラッチ回路82と、デコーダ83と、制御ロジック84と、信号分離部85と、ヘッド側スイッチ86と、ゲート回路87とを有する。このヘッド制御部HCにおいて、制御ロジック84、及び、信号分離部85を除いた各部、すなわち、シフトレジスタ81、ラッチ回路82、デコーダ83、ヘッド側スイッチ86、及び、ゲート回路87は、それぞれピエゾ素子411毎に設けられる。なお、ピエゾ素子411はインクが吐出されるノズル毎に設けられるので、これらの各部もノズル毎に設けられているといえる。
【0033】
ヘッド制御部HCは、プリンタ側コントローラ60からのドット形成データSI、及び、タイミング信号TIM(合成ヘッド制御信号に相当する。)に基づき、インクを吐出させるための制御を行う。すなわち、ドット形成データSIに基づいてヘッド側スイッチ86を制御し、原駆動信号COMにおける必要な部分を選択的にピエゾ素子411へ印加させる。また、信号分離部85にて、タイミング信号TIMからラッチ信号LATとチェンジ信号CHとが分離され、これらの信号を用いた制御が行われる。このような動作をするヘッド制御部HCは、サブコントローラに相当するものである。
【0034】
ドット形成データSIは、シフトレジスタ81にセットされる。このシフトレジスタ81にはラッチ回路82が接続されている。このラッチ回路82は、信号分離部85からのラッチ信号LATによって動作し、このラッチ信号LATがHレベルになると(つまり、ラッチパルスlatが生成されると)、対応するドット形成データSIをラッチする。すなわち、ヘッド制御部HCでは、ドット形成データSIをラッチ回路82でラッチさせる動作を、ラッチ信号LATに基づく制御として行っている。本実施形態では、図7に示すように、前半周期TAの開始時点、及び、後半周期TBの開始時点でラッチパルスlatが生成されている。このようにラッチパルスlatは、所定周期で生成されている。そして、ラッチ回路82は、期間T1の開始時にドット形成データSIをラッチする。ラッチ回路82でラッチされたドット形成データSI(上位ビットと下位ビットの組)はそれぞれ、デコーダ83に入力される。
【0035】
デコーダ83は、ドット形成データSIの上位ビット及び下位ビットに基づいてデコードを行い、ヘッド側スイッチ86を制御するためのスイッチ制御信号SWを出力する。この場合において、デコーダ83は、ドット形成データSIに基づき、制御ロジック84から出力される選択データq0〜q3を選択し、スイッチ制御信号SWとして出力する。なお、デコーダ83及び制御ロジック84については、後で説明する。
【0036】
デコーダ83から出力されたスイッチ制御信号SWは、ゲート回路87を介してヘッド側スイッチ86へ入力される。このヘッド側スイッチ86は、スイッチ制御信号SWに応じてオンオフするスイッチであり、オン期間において原駆動信号COMをピエゾ素子411へ印加させる。すなわち、このヘッド側スイッチ86の入力側には原駆動信号生成回路DSCからの原駆動信号COMが印加され、ヘッド側スイッチ86の出力側にはピエゾ素子411が接続されている。そして、スイッチ制御信号SWがデータ[1]の場合、ヘッド側スイッチ86がオン状態となって、原駆動信号COMがピエゾ素子411に印加される。また、スイッチ制御信号SWがデータ[0]の場合、ヘッド側スイッチ86がオフ状態となるので、原駆動信号COMはピエゾ素子411に印加されない。なお、ピエゾ素子411はコンデンサの様に振る舞う。このため、原駆動信号COMの印加が停止された場合において、ピエゾ素子411は停止直前の電位を維持する。従って、原駆動信号COMの印加が停止されている期間において、ピエゾ素子411は、原駆動信号COMの印加が停止される直前の変形状態を維持する。
【0037】
ゲート回路87は、N−チャージ信号NCHGやスイッチ制御信号SWをヘッド側スイッチ86へ入力するための素子であり、本実施形態ではオア回路によって構成されている。ここで、N−チャージ信号NCHGは、ドット形成データSIに拘わらず、原駆動信号COMを全てのピエゾ素子411へ印加する際に用いられるものである。このN−チャージ信号NCHGは、Lレベルで有効な信号である。すなわち、N−チャージ信号NCHGがLレベルになると、全てのピエゾ素子411に対して、原駆動信号COMが一括して印加される。
【0038】
信号分離部85は、タイミング信号TIMからラッチ信号LATとチェンジ信号CHとを分離するためのものである。なお、この信号分離部85については、後で詳しく説明する。
【0039】
<制御ロジック84及び選択データq0〜q3について>
ここで、制御ロジック84、及びこの制御ロジック84に記憶されている選択データq0〜q3について詳しく説明する。制御ロジック84は、複数のレジスタRGと、マルチプレクサMX0〜MX3と、2ビットカウンタ841とを有している。レジスタRGは、1ビットのデータを記憶可能なものである。そして、各レジスタRGには、所定の選択データq0〜q3が記憶される。説明の便宜上、図8では、各レジスタRGを、列方向(縦方向)に4個、行方向(横方向)に4個のマトリクス状に配置している。そして、同じ列に属する4つのレジスタRGをグループ化して、左側のグループから順に、符号Q0〜Q3を付して示している。また、同じ行に属する4つのレジスタRGをグループ化して、上側に位置するグループから順に符号G1〜G4を付して示している。
【0040】
以上のグループ分けは、各レジスタRGの役割に基づいてなされている。まず、同じ列に属する各レジスタRGは、同じ階調値で使用される選択データを記憶するものである。具体的に説明すると、グループQ0に属する各レジスタRGはドット無しのドット形成データSI(データ[00])に対応する選択データq0を記憶するものである。そして、グループQ1に属する各レジスタRGは、いずれも小ドットのドット形成データSI(データ[01])に対応する選択データq1を記憶するものである。同様に、グループQ2各レジスタRGは中ドットのドット形成データSI(データ[10])に対応する選択データq2を、グループQ3に属する各レジスタRGは大ドットのドット形成データSI(データ[11])に対応する選択データq3を、それぞれ記憶するものである。
【0041】
また、同じ行に属する各レジスタRGは、同じ区間信号の選択データを記憶するものである。具体的に説明すると、グループG1に属する各レジスタRGは、期間T1で生成される第1区間信号SS1用の選択データを記憶するものである。そして、グループG2に属する各レジスタRGは、期間T2で生成される第2区間信号SS2用の選択データを記憶するものである。同様に、グループG13に属する各レジスタRGは期間T13で生成される第3区間信号SS3用の選択データを、グループG14に属する各レジスタRGは期間T14で生成される第3区間信号SS3用の選択データを、それぞれ記憶するものである。
【0042】
これらのレジスタRGに記憶された選択データq0〜q3は、2ビットカウンタ841からの出力で動作するマルチプレクサMX0〜マルチプレクサMX3により順次選択される。すなわち、ラッチ信号LATが有するラッチパルスlat、チェンジ信号CHが有する第1チェンジパルスch1〜第3チェンジパルスch3にて規定されるタイミングで順次選択される。そして、選択されたデータが、選択データq0〜q3として出力される。本実施形態では、ラッチパルスlatの入力に伴って2ビットカウンタ841がリセットされ、チェンジパルスch1〜ch3が入力される毎に、2ビットカウンタ841がカウントアップされる。すなわち、ラッチ信号LATに基づく制御として、2ビットカウンタ841(各マルチプレクサMX0〜MX3)をリセットさせる動作が行われ、チェンジ信号CHに基づく制御として、各選択データq0〜q3の内容を更新させる動作が行われている。
【0043】
これらの動作により、ラッチパルスlatのタイミングで、選択データq0〜q3は、グループG1に属する各レジスタRGの内容となる。そして、第1チェンジパルスch1のタイミングで、選択データq0〜q3は、グループG2に属する各レジスタRGの内容に更新される。同様に、第2チェンジパルスch2、第3チェンジパルスch3のタイミングで、選択データq0〜q3は、グループG3、グループG4に属する各レジスタRGの内容に更新される。要するに、選択データq0〜q3の内容は、ラッチパルスlatのタイミングで初期化され、各チェンジパルスch1〜ch3のタイミングで更新される。
【0044】
グループQ0の選択データq0に関し、グループG1がデータ[1]、グループG2がデータ[0]、グループG3がデータ[0]、グループG4がデータ[0]である。このような選択データq0は、期間T1の第1区間信号SS1(駆動パルスPS1)をピエゾ素子411に印加するものである。そして、グループQ1の選択データq1に関し、グループG1がデータ[0]、グループG2がデータ[0]、グループG3がデータ[1]、グループG4がデータ[0]であり、期間T3の第3区間信号SS3(駆動パルスPS3)をピエゾ素子411に印加するものである。同様に、グループQ2の選択データq2は、グループG1がデータ[0]、グループG2がデータ[1]、グループG3がデータ[0]、グループG4がデータ[0]であるので、第2区間信号SS2(駆動パルスPS2)をピエゾ素子411に印加するものであり、グループQ3の選択データq3は、グループG1がデータ[0]、グループG2がデータ[1]、グループG3がデータ[0]、グループG4がデータ[1]であるので、第2区間信号SS2(駆動パルスPS2)及び第4区間信号SS4(駆動パルスPS4)をピエゾ素子411に印加するものである。
【0045】
なお、各レジスタRGへの選択データq0〜q3の記憶は、ドット形成データSIと同じ信号線で行われる。このため、選択データq0〜q3は、ドット形成データSIに続き、クロックSCLKを用いてシリアル伝送される。
【0046】
<デコーダ83について>
デコーダ83は、選択データq0〜q3の中から、ラッチされたドット形成データSIに対応するものを選択し、スイッチ制御信号SWとして出力する。このデコーダ83は、4つのアンド回路831〜834と、1つのオア回路835を有している。各アンド回路831〜834は、入力端子が3つ、出力端子が1つのものであり、選択データq0〜q3のうちの1つの選択データと、ドット形成データSIの上位ビットのデータと、ドット形成データSIの下位ビットのデータとが入力される。そして、各アンド回路831〜834は、ドット形成データSIの上位ビットのデータと下位ビットのデータの入力の仕方が異なっている。
【0047】
すなわち、第1アンド回路831には、ドット無しの選択データq0と、ドット形成データSIの上位ビットの反転データと、下位ビットの反転データとが入力されている。このため、ドット形成データSIがデータ[00]の場合において、第1アンド回路831からの出力は、ドット無しの選択データq0に従った内容になる。そして、第2アンド回路832には、小ドットの選択データq1と、ドット形成データSIの上位ビットの反転データと、下位ビットのデータとが入力されている。このため、ドット形成データSIがデータ[01]の場合において、第2アンド回路832からの出力は、小ドットの選択データq1に従った内容になる。また、第3アンド回路833には、中ドットの選択データq2と、ドット形成データSIの上位ビットのデータと、下位ビットの反転データとが入力されている。このため、ドット形成データSIがデータ[10]の場合において、第3アンド回路833からの出力は、中ドットの選択データq2に従った内容になる。また、第4アンド回路834には、大ドットの選択データq3と、ドット形成データSIの上位ビットのデータと、下位ビットのデータとが入力されている。このため、ドット形成データSIがデータ[11]の場合において、第4アンド回路834からの出力は、大ドットの選択データq3に従った内容になる。
【0048】
オア回路835は入力端子が4つ、出力端子が1つのものである。そして、4つの入力端子のそれぞれには、各アンドゲートからの出力が入力されている。このオアゲートからは、選択データq0〜q3の内、ラッチされたドット形成データSIに対応するものが、スイッチ制御信号SWとして出力される。
【0049】
<ドット形成データSI及び選択データq0〜q3について>
以上の説明から判るように、ドット形成データSIは、形成されるドットの大きさに関する情報に相当する。そして、ドットの大きさは、ヘッド41から吐出されるインクの量に応じて定まる。このため、ドット形成データSIは、ヘッド41から吐出されるインクの量(液体の量)に関する情報にも相当する。また、選択データq0〜q3は、ピエゾ素子411に印加される区間信号SS1〜SS4を表す情報、つまり、ピエゾ素子411への原駆動信号COMの印加を示す情報に相当する。
【0050】
<プリンタ側コントローラ60について>
次に、プリンタ側コントローラ60について説明する。プリンタ側コントローラ60は、プリンタ1が有する各部を制御するものであり、前述したようにメインコントローラに相当する。例えば、プリンタ側コントローラ60は、所定の搬送量で用紙Sを搬送させる動作と、キャリッジCR(ヘッド41)を移動させながら断続的にインクを吐出させる動作とを交互に行わせることで、用紙Sに画像を印刷させている。このため、プリンタ側コントローラ60は、搬送モータ22の回転量を制御することによって用紙Sの搬送を制御する。また、プリンタ側コントローラ60は、キャリッジモータ31の回転を制御することによってキャリッジCRの移動を制御する。さらに、ドット形成データSIをヘッド制御部HCへ出力することで、インクを吐出させるための制御を行う。加えて、プリンタ側コントローラ60は、原駆動信号COMを生成するための制御と、ピエゾ素子411に印加される区間信号SS1〜SS4を原駆動信号COMから選択するための制御を行っている。言い換えれば、ピエゾ素子411に印加される駆動信号を原駆動信号COMから生成するための制御を行っている。
【0051】
このプリンタ側コントローラ60は、図2に示すように、インタフェース部61と、CPU62と、メモリ63と、制御ユニット64とを有する。インタフェース部61は、外部装置であるコンピュータ110との間でデータの受け渡しを行う。CPU62は、プリンタ1の全体的な制御を行うための演算処理装置である。メモリ63は、CPU62のプログラムを格納する領域や作業領域等を確保するためのものであり、RAM、EEPROM、ROM等の記憶素子によって構成される。そして、CPU62は、メモリ63に記憶されているコンピュータプログラムに従って各制御対象部を制御する。例えば、CPU62は、制御ユニット64を介して用紙搬送機構20やキャリッジ移動機構30を制御する。つまり、搬送モータ22やキャリッジモータ31に対する制御信号を出力する。また、CPU62は、ヘッド41の動作を制御するための制御信号(例えば、クロックSCLK,ドット形成データSI,パルス選択データ,タイミング信号TIM,N−チャージ信号NCHGが相当する。図7,図8を参照。)をヘッド制御部HCへ出力したり、原駆動信号COMを生成させるためのDAC値を原駆動信号生成回路DSCへ出力したりする。
【0052】
ここで、タイミング信号TIMは、ヘッド41の制御タイミングを定めるための信号である。本実施形態において、タイミング信号TIMは、ラッチ信号LATとチェンジ信号CHの合成信号となっている。すなわち、プリンタ側コントローラ60は、ラッチ信号LATとチェンジ信号CHとを合成してタイミング信号TIMを生成している。そして、生成したタイミング信号TIMを、配線部材70における特定の芯線711(TIM)を通じて伝送している(図5を参照。)。
【0053】
===本実施形態の特徴部===
<タイミング信号TIMについて>
本実施形態の特徴部を説明するに際し、タイミング信号TIM(図7を参照。)について説明する。まず、タイミング信号TIMを用いる理由について説明する。前述したように、このプリンタ1では、プリンタ側コントローラ60(メインコントローラ)とヘッド制御部HC(サブコントローラ)との間を、フラットケーブル71やテープケーブル72等の配線部材70で接続している。このようにしたのは、インクを吐出するヘッド41を所望の位置に設けたいことやヘッド41を所定範囲で移動させていることなどに起因している。ここで、信号を伝送する芯線711の数は少ない方が望ましい。これは、グランド用の芯線711の数を増やす等のノイズ対策が容易となったり、1本の芯線711を太くして大きな電流を流せたりするためである。
【0054】
タイミング信号TIMは、この芯線711の数を少なくする観点で生成されたものである。すなわち、ラッチ信号LAT(第1ヘッド制御信号に相当する。)とチェンジ信号CH(第2ヘッド制御信号に相当する。)が同時に使用されないことに着目し、これらの信号を合成したものである。従って、このプリンタ1は、プリンタ側コントローラ60からヘッド制御部HCへ伝送される複数のヘッド制御信号であって、同時に使用されないものを合成し、合成で得られたタイミング信号TIM(合成ヘッド制御信号)を配線部材70における特定の芯線711を通じて伝送しているといえる。なお、特定の芯線711とは、図5に示すように、配線部材70が有する複数の芯線711のうち、タイミング信号TIM用に割り当てられた芯線711(TIM)を意味する。そして、ヘッド制御部HCは、伝送されたタイミング信号TIMから合成前の制御信号を認識し、各制御信号に基づいてヘッド41を制御している。
【0055】
このような構成を採ることで、各制御信号を共通の芯線711を通じて伝送でき、ヘッド41を支障なく制御しつつも芯線711の数を少なくできる。
【0056】
<タイミング信号TIMの生成について>
タイミング信号TIMは、メインコントローラとしてのプリンタ側コントローラ60によって生成される。このプリンタ1において、プリンタ側コントローラ60は、ラッチ信号LATとチェンジ信号CHとを生成し、これらのラッチ信号LATとチェンジ信号CHとを合成することでタイミング信号TIMを生成している。
【0057】
ラッチ信号LATは、ドット形成データSIをラッチさせる際に使用されるものである。そして、ラッチパルスlat(第1ヘッド制御パルスに相当する。)は、前述したPTS信号に基づいて生成される。このプリンタ1では、PTSパルスが360dpiに対応する周期で生成され、ラッチパルスlatがその半分の周期で生成されている。このため、プリンタ側コントローラ60は、各PTSパルスに同期させてラッチパルスlatを生成すると共に、1つ前の繰り返し周期Tにおける2つのPTSパルスの間隔に基づき、今回繰り返し周期Tの中間で他のラッチパルスlatを生成する。
【0058】
チェンジ信号CHは、選択データq0〜q3の内容を更新する際に使用されるものである。そして、各チェンジパルスch1〜ch3(第2ヘッド制御パルスに相当する。)は、ラッチパルスlatの生成タイミングを起点とする所定タイミングで生成される。従って、チェンジパルスは、ラッチパルスlatと同時には使用されない。また、ラッチパルスlatの生成周期である前半周期TAや後半周期TBが所定数の期間T1〜期間T4に分割されているので、1つのラッチパルスlatに対応するチェンジパルスの数は固定されている。本実施形態では、チェンジパルスch1〜ch3の方がラッチパルスlatよりも多く、1つのラッチパルスlatに対して3つのチェンジパルスch1〜ch3が生成される。すなわち、各チェンジパルスch1〜ch3は、先のラッチパルスlatの生成終了から後のラッチパルスlatの生成開始までの期間に、規定数生成されているといえる。
【0059】
そして、プリンタ側コントローラ60は、複数のタイミングパルス(tim1,tim2,…)を含んだタイミング信号TIMを生成して出力する。これらのタイミングパルスは、ラッチパルスlat及び各チェンジパルスch1〜ch3の生成タイミングと同期して生成される。
【0060】
<信号分離部85について>
プリンタ側コントローラ60から出力されたタイミング信号TIMは、フラットケーブル71やテープケーブル72等を通じてヘッド制御部HCの信号分離部85へ入力される。以下、信号分離部85について説明する。ここで、図9Aは、信号分離部85の構成を説明するためのブロック図である。図9Bは、信号分離部85の動作を説明するタイミングチャートである。この信号分離部85では、1つのラッチパルスlatに対して出力されるチェンジパルスch1〜ch3の数が規定されている点に着目し、これらのパルスを分離している。この信号分離部85は、制御信号出力部85Aと、リセットパルス生成部85Bとを有している。制御信号出力部85Aは、第1ヘッド制御信号としてのラッチ信号LATと、第2ヘッド制御信号としてのチェンジ信号CHとを、合成ヘッド制御信号としてのタイミング信号TIMから分離して出力する部分である。また、リセットパルス生成部85Bは、制御信号出力部85Aをリセットするためのリセットパルスrstを生成する部分である。
【0061】
<制御信号出力部85Aについて>
まず、制御信号出力部85Aについて説明する。この制御信号出力部85Aは、状態信号出力部851と、制御パルス出力部852とを有している。
【0062】
状態信号出力部851は、タイミング信号TIMが有するタイミングパルス(制御パルスに相当する。)の入力に応じて出力レベルが変化する状態信号を出力するものである。すなわち、状態信号出力部851は、1番目となる第1タイミングパルスtim1の入力によってLレベル(所定レベルに相当する。)に、2番目となる第2タイミングパルスtim2以降の各パルスの入力によってHレベル(他の所定レベルに相当する。)になる状態信号(符号D)を出力する。
【0063】
この状態信号出力部851は、2つのD−FF(フリップフロップ回路)851a,851bによって構成されたシフトレジスタ回路によって構成されている。すなわち、1段目(左側)のD−FF851aのクロックCpにはタイミング信号TIMが入力され、入力Dは、電源に接続されてHレベル(データ[1])となっている。また、出力Qは、2段目(右側)のD−FF851bの入力Dに接続されている。そして、2段目のD−FF851bのクロックCpにはタイミング信号TIMが入力されており、出力Qからは状態信号が出力される。
【0064】
制御パルス出力部852は、2つのアンド回路852a,852bと、1つのインバータ851cとで構成されている。一方のアンド回路852aには、タイミング信号TIMと、インバータ851cで反転された状態信号(反転信号,符号B)とが入力されている。このため、状態信号がLレベル(データ[0])の場合に、このアンド回路852aの出力はタイミング信号TIMに従って変化する。そして、このアンド回路852aからは、ラッチ信号LAT(ラッチパルスlat)が出力される。他方のアンド回路852bには、タイミング信号TIMと、状態信号とが入力されている。このため、状態信号がHレベルの場合に、このアンド回路852bの出力はタイミング信号TIMに従って変化する。そして、このアンド回路852bからは、チェンジ信号CH(チェンジパルスch1〜ch3)が出力される。
【0065】
<制御信号出力部85Aの動作について>
このように構成された制御信号出力部85Aでは、リセット状態において、状態信号出力部851における1段目のD−FF851aの出力Q、及び、2段目のD−FF851bの出力Qは、いずれもLレベルとなっている(t0)。このとき、状態信号(符号D)はLレベルであり、その反転信号(符号B)はHレベルである。そして、第1タイミングパルスtim1が入力されてタイミング信号TIM(符号A)がHレベルになると(t1)、1段目のD−FF851aの出力QはHレベルとなるが、2段目のD−FF851bの出力QはLレベルを維持する。その結果、状態信号はLレベルを維持し、その反転信号はHレベルを維持する。従って、タイミング信号TIMがHレベルの期間(t1−t1´)に亘って、一方のアンド回路852aの出力はHレベルとなる。すなわち、第1タイミングパルスtim1に同期してラッチパルスlatが出力される。次に、第2タイミングパルスtim2が入力されてタイミング信号TIMがHレベルになると(t2)、1段目のD−FF851aの出力Q、及び、2段目のD−FF851bの出力Qは共にHレベルとなる。その結果、状態信号はHレベルとなり、その反転信号はLレベルとなる。従って、タイミング信号TIMがHレベルの期間(t2−t2´)に亘って、他方のアンド回路852bの出力がHレベルとなる。要するに、第2タイミングパルスtim2に同期して第1チェンジパルスch1が出力される。その後は、リセット信号(符号G)が有するリセットパルスrst(t4´)にて1段目のD−FF851a及び2段目のD−FF851bがリセットされるまで、同様な動作が繰り返される。簡単に説明すると、第3タイミングパルスtim3に同期して第2チェンジパルスch2が出力され(t3−t3´)、第4タイミングパルスtim4に同期して第3チェンジパルスch3が出力される(t4−t4´)。
【0066】
<リセットパルス生成部85Bについて>
次に、リセットパルス生成部85Bについて説明する。このリセットパルス生成部85585Bは、カウント部853と、第1ノア回路854と、パルス生成部855とを有している。
【0067】
カウント部853は、制御パルス出力部852から出力されたパルスをカウントするものである。即ち、出力されたラッチパルスlat及びチェンジパルスch1〜ch3を数えている。このカウント部853は、2ビットカウンタ853aと、第2ノア回路853dとを有している。2ビットカウンタ853aは、クロックCpのレベルが立ち上がる毎にカウント値を1つずつ増やすものである。この例では、1段目のD−FF853b(左側)が下位ビットのデータを出力し、2段目のD−FF853c(右側)が上位ビットのデータを出力する。このため、1番目の立ち上がりで[00]から[01]にカウントアップし、2番目の立ち上がりで[10]にカウントアップする。そして、3番目の立ち上がりで[11]にカウントアップし、4番目の立ち上がりで[00]に戻る。以後は同様に動作して[00]から[11]まで繰り返しカウントする。第2ノア回路853dには、2ビットカウンタ853aの下位ビットと上位ビットが入力される。すなわち、この第2ノア回路853dは、2ビットカウンタ853aが[00]の期間に亘ってHレベルの信号を出力し、他の値ではLレベルの信号を出力する。
【0068】
第1ノア回路854には、制御パルス出力部852が有する一方のアンド回路852aからの出力、及び、他方のアンド回路852bからの出力が入力されている。そして、第1ノア回路854の出力は2ビットカウンタ853aのクロックCpに入力されている。すなわち、この第1ノア回路854は、制御パルス出力部852が出力したパルス(ラッチパルスlat,チェンジパルスch1〜ch3)における後側エッジのタイミングで立ち上がるパルス信号(符号F)を生成する。従って、前述したカウント部853は、タイミング信号TIMが有する第1タイミングパルスtim1の後側エッジのタイミングで[01]にカウントアップし(t1´)、第2タイミングパルスtim2の後側エッジのタイミングで[10]にカウントアップする(t2´)。そして、第4タイミングパルスtim4の後側エッジのタイミングで[00]に戻る(t4´)。これにより、第2ノア回路853dの出力はHレベルに変化し、次のタイミングパルスにおける後側エッジまでHレベルを維持する。
【0069】
パルス生成部855は、第2ノア回路853dの立ち上がりエッジに基づいて、所定時間幅のリセットパルスrst(RESET信号,符号G)を生成するものである。本実施形態では、このパルス生成部855を単安定マルチバイブレータによって構成している。
【0070】
<全体的な動作について>
以上の構成を有する信号分離部85では、1番目となる第1タイミングパルスtim1が入力されると、制御信号出力部85Aは、このパルスに同期してラッチパルスlatを出力する。そして、2番目となる第2タイミングパルスtim2以降のパルスが入力されると、制御信号出力部85Aは、これらのパルスに同期してチェンジパルスch1〜ch3を出力する。一方、パルス生成部85Bは、第4タイミングパルスtim4における後側エッジのタイミングで、リセットパルスrstを出力して制御信号出力部85Aをリセットする。これにより、第5タイミングパルスtim5が入力されると、制御信号出力部85Aは、このパルスに同期してラッチパルスlatを出力する。以後は同様に動作し、1つのラッチパルスlatと3つのチェンジパルスch1〜ch3とが交互に出力される。その結果、タイミング信号TIMを用いて、ラッチ信号LAT(ラッチパルスlat)に基づくヘッド41の制御と、チェンジ信号CH(各チェンジパルスch1〜ch3)に基づくヘッド41の制御を円滑に行うことができる。また、論理回路で構成された信号分離部85で、ラッチ信号LATとチェンジ信号CHとを分離しているので、ヘッド制御部HC側での信号処理を容易にすることができる。さらに、信号分離部85は、1つのラッチパルスlatに対して出力されるチェンジパルスch1〜ch3の数が規定されていることを利用して信号の分離を行っているので、制御の簡素化が図れる。
【0071】
===第2実施形態===
前述した第1実施形態のプリンタ1は、前半周期TAや後半周期TBの開始タイミングでラッチパルスlatが生成されていた。しかし、ラッチパルスlatを各周期TA,TBの最後に生成することもできる。すなわち、最初にダミーの繰り返し周期Tを設定する等によって、ラッチパルスlatを各周期TA,TBの最後に生成するようにしてもよい。以下、ラッチパルスlatを各周期TA,TBの最後に生成するようにした第2実施形態について説明する。ここで、図10Aは、第2実施形態における信号分離部200を説明する図である。図10Bは、この信号分離部200の動作を説明するタイミングチャートである。なお、他の構成は、第1実施形態のものと同じである。このため、説明は省略する。
【0072】
<信号分離部200の構成について>
この信号分離部200も、1つのラッチパルスlatに対して出力されるチェンジパルスch1〜ch3の数が規定されている点に着目し、各パルスの分離を行っている。すなわち、この信号分離部200は、カウンタを有するカウント部210と、制御パルス出力部220(他の制御パルス出力部に相当する。)とを有し、所定番目のタイミングパルス(制御パルス)に同期してラッチパルスlat(第1ヘッド制御パルス)を出力し、他のタイミングパルスに同期してチェンジパルスch1〜ch3(第2ヘッド制御パルス)を出力する。
【0073】
カウント部210は、タイミング信号TIM(合成ヘッド制御信号に相当する。)に含まれるタイミングパルス(tim1,tim2,…)をカウントするためのものであり、2ビットカウンタ211とノア回路212とを有している。2ビットカウンタ211は、クロックCpのレベルが立ち上がる毎にカウント値を1つずつ増やすものである。この例では、タイミング信号TIMがクロックCpに入力されており、1段目のD−FF211a(左側)が下位ビットのデータ(符号B)を出力し、2段目のD−FF211b(右側)が上位ビットのデータ(符号C)を出力する。そして、2ビットカウンタ211は、タイミングパルスが入力される毎にカウントアップし、[00]から[11]の範囲でカウント値を変化させる。ノア回路212には、2ビットカウンタ211の下位ビットと上位ビットが入力される。従って、このノア回路212は、2ビットカウンタ211が[00]の期間に亘ってHレベルの信号を出力し、他の期間ではLレベルの信号を出力する。
【0074】
制御パルス出力部220は、2つのアンド回路221,222と、1つのインバータ223とで構成されている。一方のアンド回路221には、タイミング信号TIMと、カウント部210の出力(ノア回路212の出力)とが入力されている。このため、カウント部210の出力がHレベルの場合に、このアンド回路221の出力はタイミング信号TIMに従って変化する。他方のアンド回路222には、タイミング信号TIMと、インバータ223で反転されたカウント部210の出力(反転出力)とが入力されている。このため、カウント部210の出力がLレベルの場合に、このアンド回路222の出力はタイミング信号TIMに従って変化する。
【0075】
<信号分離部200の動作について>
このように構成された信号分離部200は、次のように動作する。第1タイミングパルスtim1が2ビットカウンタ211に入力されると、2ビットカウンタ211のカウント値は[01]となる。すなわち、1段目のD−FF211aからはHレベルの信号(符号B)が出力され、2段目のD−FF211bからはLレベルの信号(符号C)が出力される。これにより、カウント部210の出力(符号D)はLレベルとなり、他方のアンド回路222はタイミング信号TIMに従った信号を出力する。その結果、第1タイミングパルスtim1に同期して、第1チェンジパルスch1が他方のアンド回路222から出力される(t1−t1´)。その後、第2タイミングパルスtim2、及び、第3タイミングパルスtim3が2ビットカウンタ211に入力されると、カウント値は[10]、[11]へとカウントアップされる。その結果、これらのタイミングパルスtim2,tim3に同期して第2チェンジパルスch2や第3チェンジパルスch3が出力される(t2−t2´,t3−t3´)。そして、第4タイミングパルスtim4が2ビットカウンタ211に入力されると、カウント値は[00]となる。このため、一方のアンド回路221は、タイミング信号TIMに従った信号を出力する。すなわち、第4タイミングパルスtim4に同期してラッチパルスlatが出力される(t4−t4´)。
【0076】
その後、第5タイミングパルスtim5が2ビットカウンタ211に入力されると、カウント値は[01]となるので、このタイミングパルスに同期して第1チェンジパルスch1が出力される(t5−t5´)。なお、第6,第7タイミングパルスtim6,tim7でも同様である。そして、第8タイミングパルスtim8が2ビットカウンタ211に入力されると、カウント値が[00]となるため、ラッチパルスlatが出力される(t8−t8´)。以後は同様に動作し、チェンジパルスch1〜ch3とラッチパルスlatとが出力される。
【0077】
その結果、この実施形態でも、第1実施形態と同様に、タイミング信号TIMを用いて、ラッチ信号LAT(ラッチパルスlat)に基づくヘッド41の制御と、チェンジ信号CH(各チェンジパルスch1〜ch3)に基づくヘッド41の制御を円滑に行うことができる。
【0078】
===第3実施形態===
前述した各実施形態は、タイミング信号TIMからラッチ信号LATとチェンジ信号CHとを分離し、ラッチ信号LATに基づく制御と、チェンジ信号CHに基づく制御とを行っていた。すなわち、ラッチ信号LATに基づいて、ドット形成データSIをラッチ回路82にラッチさせる動作、及び、マルチプレクサMX0〜MX3をリセットさせる動作が行われ、チェンジ信号CHに基づいて、各マルチプレクサMX0〜MX3を動作させて各選択データq0〜q3の内容を更新させる動作が行われていた。ところで、各マルチプレクサMX0〜MX3は、2ビットカウンタ841のカウント値で動作するため、タイミング信号TIMでも動作させることができ、且つ、このカウント値を用いてラッチ信号LATを生成することもできる。すなわち、タイミング信号TIMからラッチ信号LATとチェンジ信号CHとを分離する必要はなく、タイミング信号TIMを構成するタイミングパルスがラッチパルスlatによるものであるのかチェンジパルスch1〜ch3によるものであるのかが認識できればよい。
【0079】
以下、このように構成した第3実施形態について説明する。ここで、図11は、第3実施形態における制御ロジック84を説明する図である。なお、他の構成は、前述した各実施形態と同じである。また、第2実施形態と同様に、チェンジ信号CHの後にラッチ信号LATが出力される。
【0080】
この実施形態では、2ビットカウンタ841のクロックCpにタイミング信号TIMが入力されている。そして、ノア回路88と、単安定マルチバイブレータによるパルス生成回路89とが設けられている。これらのノア回路88、及び、パルス生成回路89は、ラッチ信号LATを出力するためのものである。ノア回路88には、2ビットカウンタ841が有する下位ビット用のD−FF841a(上側)の出力、及び、上位ビット用のD−FF841b(下側)の出力が入力されている。すなわち、ノア回路88は、2ビットカウンタ841のカウント値が[00]の期間に亘ってHレベルの信号を出力する。また、パルス生成回路89は、ノア回路88の出力の立ち上がりを契機に所定時間幅のパルス信号を出力する。つまり、ラッチパルスlatを出力する。
【0081】
次に、この実施形態の動作について説明する。まず、第1タイミングパルスtim1が入力される前は、リセットされているので、2ビットカウンタ841のカウント値は[00]である。このため、各マルチプレクサMX0〜MX3は、第1タイミングパルスtim1が2ビットカウンタ841に入力されるまで、グループG1に属する各レジスタRGの内容を選択データq0〜q3として出力する。その後、第1タイミングパルスtim1の立ち上がりエッジで2ビットカウンタ841はカウントアップし、カウント値が[01]となる。これにより、グループG2に属する各レジスタRGの内容が、選択データq0〜q3として出力される。その後、第2,第3タイミングパルスtim2,tim3が入力される毎に、2ビットカウンタ841はカウントアップするので、選択データq0〜q3は、グループG3に属する各レジスタRGの内容、グループG4に属する各レジスタRGの内容に更新される。そして、第4タイミングパルスtim4の立ち上がりで2ビットカウンタ841のカウント値は[00]に戻る。これにより、ノア回路88の出力がHレベルに変化し、パルス生成回路89からラッチパルスlatが出力される。
【0082】
この構成では、各マルチプレクサMX0〜MX3用の2ビットカウンタ841を、タイミング信号TIMで直接動作させているので、構成が簡素化できるという利点がある。
【0083】
===その他の実施形態===
上記の各実施形態は、主としてプリンタ1を有する印刷システム100について記載されているが、その中には、液体吐出装置や液体吐出システム等の開示が含まれている。また、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。そして、ロジック回路を変更して同じ機能を発揮させたとしても本発明に含まれるし、以下に述べる実施形態であっても本発明に含まれる。
【0084】
<リセット信号生成部90について>
前述した第1実施形態では、分離されたラッチ信号LATやチェンジ信号CHを用いてリセット信号(リセットパルスrst)を生成し、状態信号出力部851をリセットしていた。しかし、リセット信号を、他の信号を用いて生成するようにしてもよい。ここで、図12は、クロックSCLKを用いてリセット信号を生成するようにした実施形態を説明する図である。図13は、図12の実施形態におけるリセット信号生成部90の構成を説明する図である。
【0085】
これらの図に示すように、リセット信号生成部90は、プログラマブルカウンタ91と、単安定マルチバイブレータによって構成されたパルス生成回路92とを有する。プログラマブルカウンタ91は、クロックSCLKの立ち上がりをカウントし、カウント値が所定数になったら出力をHレベルに切り替えるものである。また、パルス生成回路92は、プログラマブルカウンタ91のHレベルへの立ち上がりを契機にリセットパルスrstを生成し出力するものである。
【0086】
プログラムカウンタによってカウントされるクロックSCLKは、プリンタ側コントローラ60から伝送されるドット形成データSIや選択データq0〜q3を、制御ロジック84やシフトレジスタ81にセットする際に用いられるものである。
【0087】
そして、制御ロジック84が有する各レジスタRGへ記憶される選択データq0〜q3の数、及び、1回のラッチで同時にラッチされるドット形成データSIの数(ビット数)は、いずれも所定数である。仮に、1列のノズル数(ピエゾ素子411の数)が90個であったとすると、ドット形成データSIの数はその2倍の180個となる。また、選択データq0〜q3の数は16個であるので、ドット形成データSIと選択データq0〜q3の合計ビット数は196となる。そして、これらのドット形成データSIと選択データq0〜q3は、伝送用のクロックSCLKのタイミングでヘッド制御部HCへ送られてくる。このため、クロックSCLKのエッジをカウントすることにより、ドット形成データSIや選択データq0〜q3のセットが完了したタイミングを知ることができる。言い換えれば、ドット形成データSIがラッチできる状態になったことを認識できる。加えて、処理の高速化の要請から、ドット形成データSI等のセットが終了するタイミングは、ドット形成データSIがラッチされるタイミングの直前となっている。
【0088】
このため、プログラマブルカウンタ91に、ドット形成データSIと選択データq0〜q3の合計数をセットし、カウントしたクロックSCLKの立ち上がりエッジの数がこの合計数に達したタイミングで、パルス生成回路92にリセットパルスrstを生成させることで、すなわち、クロックSCLKが所定数カウントされたタイミングで状態信号出力部851をリセットすることで、前述した第1実施形態と同様の作用効果が得られる。そして、クロックSCLKをリセットに使用しているので、芯線711を増加させることなく、簡単な構成でリセットタイミングを取得できる。
【0089】
<N−チャージ信号NCHGを用いたリセットについて>
ところで、図7に示すように、前述したN−チャージ信号NCHGは、期間の切り替わりタイミングでLレベルに定められている。具体的には期間T1の開始直後、期間T2の終了直前から期間T3の開始直後、及び、期間T3の終了直前から期間T4の開始直後であって、原駆動信号COMが中間電位VCで一定の期間においてLレベル(有効状態)となっている。このため、期間T1におけるN−チャージ信号NCHGを用いてリセットパルスrstを生成するようにしてもよい。すなわち、このN−チャージ信号NCHGによる強制充電タイミングで、状態信号出力部851をリセットするようにしてもよい。この例では、期間T1におけるN−チャージ信号NCHGは、他のN−チャージ信号NCHGよりも時間幅が広くなっている。また、N−チャージ信号NCHGは、駆動パルスPS1の生成開始よりも前に、その生成が終了している。従って、パルスが所定幅以上であることを条件にパルスを生成するパルス生成回路(図示せず)を用いて、期間T1におけるN−チャージ信号NCHGと、他のN−チャージ信号NCHGとを区別し、リセットパルスrstを生成する。このように構成しても、前述した第1実施形態と同様の作用効果が得られる。そして、ピエゾ素子411の強制充電タイミングで状態信号出力部851をリセットしているので、原駆動信号COMの印加制御を確実に行わせることができる。
【0090】
<ラッチ信号LATとチェンジ信号CHについて>
前述した各実施形態のラッチ信号LAT及びチェンジ信号CHでは、1つのラッチパルスlatに対し、3つのチェンジパルスch1〜ch3を生成する構成であった。しかし、チェンジパルスの数は3つに限定されるものではない。2つであってもよいし、4つ以上であってもよい。加えて、複数のレジスタRGによって構成されるグループG1〜G4の数と期間T1〜T4の数は、必ずしも一致させなくてよい。例えば、リセットパルスを適宜タイミングで発生させることで、期間T1〜T4の数をグループG1〜G4の数よりも少なくすることができる。
【0091】
<論理回路について>
前述した各実施形態の論理回路は、あくまで一例である。同じ動作をするのであれば、他の論理回路で動作させることもできる。
【0092】
<駆動素子について>
前述の実施形態では、ピエゾ素子411を用いてインクを吐出させていた。しかし、インクを吐出させるための素子は、ピエゾ素子411に限られるものではない。例えば、発熱素子や磁歪素子等、インクを吐出させるための動作を実行である素子ならば使用することができる。
【0093】
<インクについて>
前述の実施形態は、プリンタ1の実施形態であったので、液体状の染料インク又は顔料インクをノズルから吐出させていた。しかし、ノズルから吐出させる液体は、このようなインクに限られるものではない。
【0094】
<他の応用例について>
また、前述の実施形態では、プリンタ1が説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、液体気化装置、有機EL製造装置(特に高分子EL製造装置)、ディスプレイ製造装置、成膜装置、DNAチップ製造装置などのインクジェット技術を応用した各種の液体吐出装置に、本実施形態と同様の技術を適用しても良い。また、これらの方法や製造方法も応用範囲の範疇である。
【図面の簡単な説明】
【0095】
【図1】印刷システム100の構成を説明する図である。
【図2】コンピュータ110、及びプリンタ1の構成を説明するブロック図である。
【図3】図3Aは、プリンタ1の構成を示す図である。図3Bは、プリンタ1の構成を説明する側面図である。
【図4】ヘッドユニット40の分解斜視図である。
【図5】配線部材70を説明する概念図である。
【図6】リニア式エンコーダ51を説明するための概念図である。
【図7】原駆動信号COMを説明する図である。
【図8】ヘッド制御部HCの構成を説明するブロック図である。
【図9】図9Aは、信号分離部85の構成を説明するためのブロック図である。図9Bは、信号分離部85の動作を説明するタイミングチャートである。
【図10】図10Aは、第2実施形態における信号分離部200を説明する図である。図10Bは、この信号分離部200の動作を説明するタイミングチャートである。
【図11】第3実施形態における制御ロジック84を説明する図である。
【図12】クロックSCLKを用いてリセット信号を生成する実施形態を説明する図である。
【図13】リセット信号生成部90の構成を説明する図である。
【符号の説明】
【0096】
1 プリンタ,20 用紙搬送機構,21 給紙ローラ,22 搬送モータ,
23 搬送ローラ,24 プラテン,25 排紙ローラ,
30 キャリッジ移動機構,31 キャリッジモータ,32 ガイド軸,
33 タイミングベルト,34 駆動プーリー,35 アイドラプーリー,
40 ヘッドユニット,41 ヘッド,411 ピエゾ素子,
42 針側ケース部材,421 インク導入針,
43 ヘッド側ケース部材,431 中継基板,432 コネクタ,
433 接点端子群,50 検出器群,51 リニア式エンコーダ,
52 ロータリー式エンコーダ,53 紙検出器,54 紙幅検出器,
60 プリンタ側コントローラ,61 インタフェース部,
62 CPU,63 メモリ,64 制御ユニット,
70 配線部材,71 フラットケーブル,72 テープケーブル,
81 シフトレジスタ,82 ラッチ回路,83 デコーダ,
831 アンド回路,832 アンド回路,833 アンド回路,
834 アンド回路,835 オア回路,84 制御ロジック,
841 2ビットカウンタ,85 信号分離部,85A 制御信号出力部,
851 状態信号出力部,851a D−FF,851b D−FF,
852 制御パルス出力部,852a アンド回路,852b アンド回路,
851c インバータ,85B リセットパルス生成部,
853 カウント部,853a 2ビットカウンタ,853b D−FF,
853c D−FF,853d 第2ノア回路,86 ヘッド側スイッチ,
87 ゲート回路,88 ノア回路,89 パルス生成回路,
100 印刷システム,110 コンピュータ,
111 ホスト側コントローラ,112 インタフェース部,
113 CPU,114 メモリ,120 表示装置,130 入力装置,
131 キーボード,132 マウス,140 記録再生装置,
141 フレキシブルディスクドライブ装置,
142 CD−ROMドライブ装置,
200 信号分離部,210 カウント部,211 2ビットカウンタ,
212 ノア回路,211a D−FF,211b D−FF,
220 制御パルス出力部,221 アンド回路,222 アンド回路,
S 用紙,SI ドット形成データ,NCHG N−チャージ信号,
TIM タイミング信号,q0 選択データ,q1 選択データ,
q2 選択データ,q3 選択データ,ENC エンコーダ信号,
DSC 原駆動信号生成回路,CR キャリッジ,
IC インクカートリッジ,COM 原駆動信号,T 繰り返し周期,
TA 前半周期,TB 後半周期,TIM タイミング信号,
tim1 第1タイミングパルス,tim2 第2タイミングパルス,
tim3 第3タイミングパルス,tim4 第4タイミングパルス,
tim5 第5タイミングパルス,LAT ラッチ信号,
lat ラッチパルス,CH チェンジ信号,
ch1 第1チェンジパルス,ch2 第2チェンジパルス,
ch3 第3チェンジパルス,SW スイッチ制御信号,RG レジスタ,
MX0 マルチプレクサ,MX1 マルチプレクサ,
MX2 マルチプレクサ,MX3 マルチプレクサ,SCLK クロック




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013