米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> トムソン ライセンシング ソシエテ アノニム

発明の名称 MPEG標準に準拠して符号化されたビデオデータを復号するための方法及び装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−189306(P2003−189306A)
公開日 平成15年7月4日(2003.7.4)
出願番号 特願2002−289986(P2002−289986)
出願日 平成14年10月2日(2002.10.2)
代理人 【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦 (外2名)
【テーマコード(参考)】
5C059
5J064
【Fターム(参考)】
5C059 MA00 MA23 MC01 MC14 MC33 MC35 ME01 UA05 
5J064 AA02 BA16 BB03 BC01 BC16 BD01
発明者 ジャン キプレオ / エドゥアル フランソワ / ドミニク トロ
要約 課題
MPEG4標準等に準拠した復号回路に関して、メモリアクセスを低減して、処理時間を最適化し、さらに復号回路の規模及びコストを減少させる。

解決手段
本発明の方法は、ブロック毎よりはむしろ係数毎に逆の順序で、連続する符号化演算の逆演算26,27,28を実行することを特徴とする。
特許請求の範囲
【請求項1】 係数からなるブロックを符号化する連続した演算に基づいて、MPEG標準に準拠して符号化されるデジタルビデオデータを復号するための方法であって、前記連続した符号化演算の逆演算は、ブロック毎よりはむしろ係数毎に逆の順序で実行される、ことを特徴とする方法。
【請求項2】 前記連続した符号化演算は、係数の量子化、DC/AC係数の予測又はジグザグ走査からなる、ことを特徴とする請求項1記載の方法。
【請求項3】 前記逆演算は、係数に関して逆の順序で実行され、連続的な逆走査、前記予測されたDC/AC係数に基づくDC/AC係数の構築、係数の逆量子化である、ことを特徴とする請求項1記載の方法。
【請求項4】 前記逆走査は、逆ジグザグ走査テーブル、交流成分の逆水平走査テーブル又は交流成分の逆垂直走査テーブルに基づいて計算され、コーダーでの走査ランクnに基づいたブロックにおける係数の実際の位置sが提供される、ことを特徴とする請求項3記載の方法。
【請求項5】 所与の画像について、あるブロックの第1の数行及び数列の係数は、その係数が前記AC/DC係数の構築の後に再構築されるものであり、前記画像の連続するブロックの前記DC/AC係数の構築の間に利用されるようにメモリに記憶される、ことを特徴とする請求項1記載の方法。
【請求項6】 前記係数は、記憶された係数ブロックを提供するように、前記逆量子化演算の後に記憶され、前記記憶された係数ブロックに関してフーリエ変換が実行される、ことを特徴とする請求項1記載の方法。
【請求項7】 係数からなるブロックを符号化する連続演算に基づいて、MPEG標準に準拠して符号化されるビデオデータを復号するためのビデオ復号回路であって、ブロック毎よりはむしろ係数毎に逆の順序で、前記連続する符号化演算の逆演算を実行する復号アルゴリズムを実現するための処理回路を備える、ことを特徴とするビデオ復号回路。
【請求項8】 請求項7記載のビデオ復号回路を備えるデジタル装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、MPEG標準を利用した復号方法及び復号装置に関する。
【0002】
【従来の技術】ビデオの処理に必要とされるリソースは、特にMPEGタイプの符号化の環境において、非常に多くの時間がかかる処理が生成される。復号処理が正しい全体の処理を可能にするに十分な処理速度で実行されない場合、実時間処理の問題が生じる可能性がある。
【0003】
【発明が解決しようとする課題】高水準オブジェクト言語(たとえば、C++)は、処理アルゴリズムのプログラミングについて、アセンブラ言語よりはむしろ、この処理時間の最適化に寄与するものではない。
【0004】さらに、これまで多くの複雑なMPEG4復号モードの利用は、非常に膨大な計算時間を消費する新たなビデオツールに加えて、処理能力の高いプロセッサの明確な制御を望む場合、たとえば、ASICタイプのカスタム回路のようなMPEG4復号向け回路の規模及び費用を制限するために、処理時間の最適化を必要とする。本発明の目的は、上述した問題点を解決することにある。
【0005】
【課題を解決するための手段】上記目的は、係数からなるブロックの符号化する連続演算に基づいて、MPEG標準に準拠して符号化されたデジタルビデオデータを復号するための方法により達成される。本方法は、ブロック毎よりはむしろ係数毎に逆の順序で、該連続する符号化演算の逆演算を実行することを特徴とする。
【0006】特定の実現によれば、符号化演算は、係数の量子化、DC/AC係数の予測又はジグザグ走査からなる。特定の実現によれば、該逆演算は、係数に関する逆の順序で実行されるものであり、連続的な逆走査、該予測されたDC/AC係数に基づくDC/AC係数の構築、係数の逆量子化である。特定の実現によれば、該逆走査は、逆ジグザグ走査テーブル、交流成分の逆水平走査テーブル又は交流成分の逆垂直走査テーブルに基づいて計算され、コーダーでの走査ランクnに基づいて、係数の実際の位置sを提供するものである。
【0007】また、本発明は、係数からなるブロックを符号化する連続演算に基づいて、MPEG標準に準拠して符号化されたビデオデータを復号するためのビデオ復号回路に関する。本ビデオ復号回路は、ブロック毎よりはむしろ係数毎に逆の順序で、該連続する符号化演算の逆演算を実行する復号アルゴリズムを実現するための復号回路を備えることを特徴とする。また、本発明は、かかるビデオ復号回路を備えるデジタル装置に関連する。本発明により、メモリアクセスが低減され、処理時間が最適化されるとともに、復号回路の規模及びコストが減少される。画像の品質は保持される。すなわち、過剰に長い処理時間を補償するために品質が低下することはない。
【0008】
【発明の実施の形態】本発明の他の特徴及び効果は、添付図面に関して、限定するものではない例を介して与えられる以下の記載において明らかとなるであろう。図1は、従来のビデオ復号を示している。
【0009】ビデオ符号化に関連するとともに、符号化データの2進系列の読出しから生じる情報は、可変長復号である第1の処理1を受ける。ここで処理されたデータは、メモリ2に書込まれる。これらのデータは、中間的なデータのアレイを表すように記憶される。つぎに、この記憶されたデータは、逆の走査を実行する第2の処理回路3により読み出される。
【0010】得られたデータは、メモリ4に再び記憶され、次いで、逆回路5により読み出され、メモリ6により記憶され、逆量子化回路7により処理され、メモリ8により再び記憶され、次いで、逆変換回路9により読み出される。これらの処理は、連続的、かつ画像の符号化ブロック又は規格に記載されているビデオオブジェクトプレーンvopの符号化ブロック当り実行される。
【0011】本発明は、メモリ、これら中間データアレイ、これら非常に時間を消費する書込み/読出しといった、これらの数多くのアクセスを回避することを可能にする。さらに、画像ブロックレベルよりはむしろ、それぞれの係数のレベルでの処理により、弱くきめが出された、すなわち一様な領域に対応するブロックにおいて一般に多数のゼロの係数を検出することを可能にする。従来のスキームでは、全ての係数が考慮され、アレイにゼロが記憶される。本発明による方法では、ゼロの係数は処理されず、中間的な計算の間に記憶されない。
【0012】図2は、公知のやり方における、MPEGタイプのデコーダの回路を表している。以下の表記がその後使用され、様々なステップでブロックの係数が定義される。nは、コーダーにより選択される走査に対応する係数のランクである、(u,v)又はsは、ブロックにおける係数の実際の空間的な位置である。u及びvは、ブロックにおける行数及び列数である。sは、ブロックの左上での0から右下での63までの範囲をとる昇順の番号付けに基づいた、慣習的に定義される空間的な位置である。この番号の増加は、この8×8係数のブロックについて、左から右へ、行毎に作用される。QFS(n)は、VLC復号後のランクnの量子化された係数に対応する。PQF(u,v)又はQPF(s)は、逆走査の後のブロックにおける実際の位置(u,v)又はsでの量子化された係数に対応する。QF(u,v)又はQF(s)は、逆予測の後の係数に対応する。場合によっては、すなわち、量子化されて再構成された係数である。F(u,v)又はF(s)は、逆量子化QF係数に対応する。
【0013】MPEG4標準に準拠する符号化から生じる2進系列は、回路10の入力で受信される。この2進系列は、可変長符号すなわちVLCに従い符号化されたDCT係数を含んでいる。回路10は、可変長復号回路であり、コーダーにより実行された可変長符号化とは逆の動作を実行する。
【0014】復号されたデータは、量子化された係数であり、逆走査回路11の入力に送出される。該逆走査回路11は、コーダーにより実行された走査とは逆の走査を実行する。符号化に関して、ランクnがブロックのそれぞれの係数に割当てられ、走査は、ランクに対応する順序で連続的に実行される。したがって、逆演算は、走査に対応するその番号すなわちランクnに基づいて、ブロックにおける係数を再度位置決めすることからなる。
【0015】このように、ランクnの量子化された係数を表す1次元のデータQFS(n)は、列u及び行vによる係数からなるアレイを構築する2次元データPQF(u,v)に変換される。8×8画素からなる画像ブロックについて、nは0と63の間の値に対応し、0はDC係数のランクであり、u及びvは、0と7の間にある。
【0016】回路12は、かかる逆の予測が符号化に関して利用されるとき、イントラ符号化のマクロブロックについて、DC(直流成分)係数及びAC(交流成分)係数の逆の予測を実行する。次いで、現在のブロックのDC係数は、復号すべきマクロブロックの上方又は先行する(すなわち、左への)マクロブロックのうちの対応するブロックのDC係数である予測された値から計算されなければならない。この計算方向は、それぞれ垂直DC予測方向又は水平DC予測方向と呼ぶことにする。
【0017】この予測方向は、上方の(左へのブロックに関する水平勾配)対応するブロック、及び現在のマクロブロックのうち(上方のブロックに関する垂直勾配)左への対応するブロックのDC勾配の関数として、現在のマクロブロックのそれぞれのブロックについて計算される。
【0018】また、復号すべき上方のマクロブロックのうち対応するブロックの第1行のAC係数、又は復号すべきマクロブロックに先行するマクロブロックのうちの対応するブロックの第1列のAC係数である予測された値から、第1行及び第1列のAC係数が計算されなければならない。ブロックのAC予測の方向は、この同じブロックについてのDC予測の方向である。したがって、この符号化モードについて、第1行又は第1列のブロックのみが符号化され、他の係数はゼロである。
【0019】回路13は、逆量子化を実行し、逆量子化された係数F(u,v)を提供するように、上述のように計算された係数QF(u,v)を受信する。次いで、ダウンストリーム回路14は、逆量子化された係数F(u,v)の逆離散コサイン変換DCT-1を実行する。得られる係数はf(x,y)であり、x、yは、u及びvとしての周波数ランクに対応するよりはむしろ、画像における空間的な係数に対応する。
【0020】vopメモリ16は、先に再構成された画像(すなわちオブジェクト)を記憶しており、動き補償回路15により利用される。この動き補償回路15は、このメモリからの現在のマクロブロックと関連付けられている動きベクトルにより示される予測されるマクロブロックを抽出する。インターモードでは、この動き補償回路15は、復号されたマクロブロックを提供するように、逆変換回路から受信した復号されたマクロブロックf(x,y)を予測されたマクロブロックに追加する。
【0021】上述された様々な処理は、ブロック毎に実行される。各種回路により処理され、一方の回路から別の回路に転送されるデータは、係数からなるブロック又は画像ブロックである。
【0022】各種の走査のタイプである、ジグザグ走査、交流成分の水平走査及び交流成分の垂直走査は、ISO/IECドキュメント14496-2:1999(E) パラグラフ7.4.2(逆走査)において、MPEG4標準に定義されている。AC/DC予測モード従う復号処理は、この同じドキュメントパラグラフ7.4.3 (イントラマクロブロック向けのイントラdc及びac予測)において定義されている。
【0023】図3は、本発明による係数ブロックを処理するためのアルゴリズムを表すフローチャートであり、ここでは、ブロック毎よりはむしろ、係数毎に処理が実行される。離散コサイン変換(DCT)係数を含んでいる2進データストリームは、第1のステップ17の間に処理される。先に述べたように、それぞれの係数は、コーダーレベルでの走査から生じたランクである係数インデックス番号nに対応する。ステップ17は、この2進ストリームの係数、すなわち、その値及びそのインデックス番号を抽出する。
【0024】ステップ18において、第1の係数が転送され、このステップでは、逆の走査である演算が実行される。計算されたランクs及び係数値は、次のステップ19に送出され、このステップでは、DC/AC予測に対応する処理が実行される。このステップ19は、処理された現在の係数、すなわち、コーダーレベルで予測が実行されることに基づく係数を計算するために必要とされる現在の画像のDC/AC係数を提供するメモリ20による。
【0025】計算された値は、このメモリ20に記憶され、逆量子化を実行するステップ21にも転送される。逆量子化された係数は、メモリ33に記憶される。次のステップ23は、処理された係数が係数からなるブロックの最後の係数であるかをチェックする。処理された係数が該最後の係数ではない場合、ステップ23はステップ17に戻り、次いで、ステップ17では、ステップ18における係数が提供される。
【0026】処理された係数が該最後の係数である場合、ブロックの全ての係数が処理されており、次のステップはステップ24となる。このステップ24では、これら逆量子化されたDCT係数をメモリ22から検索し、復号された画像ブロックを提供するように、DCT係数からなる完全なブロックに関して逆DCT変換を実行する。
【0027】図4は、本発明による係数の復号の例を示している。処理されたブロックは、8×8ブロックであり、それぞれがランク0,5及び6について3つの係数値19,31及び−1から構成されており、このブロックの他の係数はゼロ値を有している。処理されるケースは、符号化に関して、水平DC/AC予測に基づいて係数が計算され、垂直モードにおいて交流成分の走査が実行される。
【0028】図において表されているのは、ブロックの係数に関して実行される全体的な動作セットである。これらの動作は、それぞれの係数について連続的に実行される。全体的な計算のセット又はそれぞれの計算、逆走査、DC/AC変換、逆量子化が、はじめに第1の係数に関して実行され、次いで第2の係数、第3の係数等に関して実行される。
【0029】新たなブロックの係数の処理の前に、参照符号29により参照されるデータアレイDctQuantCoeff[]の内容、及び参照符号30により参照されるデータアレイDctQuantCoeff[]の内容はゼロに設定される。VLC復号の後にデータストリームから生じる符号化データは、回路25により受信される。該回路25は、ブロックの係数の符号化された値を抽出し、その出力で連続的に該抽出された値を送出する。
【0030】値19及びランク0の第1の係数は、このように読み出され、逆走査回路26に送出される。
PQF(u,v)=PQF(s)=QFS(n)逆走査の狙いは、実際の空間的な位置sを処理されるランクnの係数に割当てることである。すなわち、QFS(n)からPQF(s)を計算することである。
【0031】それぞれのタイプの走査について標準的な所与の走査アレイは、sに対応するブロックにおける係数のそれぞれの位置におけるランクnの値を示している。図5の逆走査アレイは、標準において定義される走査アレイから導出されるものであり、nに対応するブロックにおける係数のそれぞれの位置について、直接sの値を出力することが可能である。
【0032】たとえば、交互の垂直走査について、図5cは、n=5に対応する位置、すなわち、6番目の列、1番目の行に対応する位置は値s=9を有し、n=6に対応する位置は値2を有している。
QFS(0)=19=PQF(0)QFS(0)=31=PQF(9)したがって、ブロックにおける係数の実際の空間の位置は、図5のこれら逆走査アレイから直接的に得ることができる。
【0033】この逆走査の後、係数は参照符号27により参照されるAC/DC逆回路に送出される。この係数の値は、予測のタイプ、水平又は垂直の関数として計算される。第1行又は第1列の係数、すなわち、0と7の間にあるランクsの係数、及び係数8,16,24,32,40,48及び56のみが関連している。
【0034】AC/DC逆回路は、参照符号29により参照されるメモリDctQuantCoeff[]にリンクされ、該メモリ29は、画像の前のブロックの第1行及び第1列の係数を記憶する。ここで、ランク0の係数が含まれており、逆回路は、このメモリを通して、係数dq0をサーチする。この係数dq0は、処理される現在のブロックの直ぐ左へのブロックのランク0の係数であり、コーダーでの予測が実行されることに基づく値である。
【0035】次いで、逆量子化回路28は、逆量子化された係数dct0を提供するように、係数dq0の逆量子化を実行する。この回路は、参照符号30により参照されるメモリDctQuantCoeff[]にリンクされる。ランクゼロのこの第1の係数の処理及び記憶の後、次の係数が利用される。回路26への回路25によるこの新たな係数の送出のための信号は、たとえば、メモリ30にこの第1の係数を書込むための信号と同期する。この信号は、同様に逆走査回路26から良好に発生される場合がある。
【0036】特に、様々な回路による係数の処理は、擬似的に同時に実行される場合がある。すなわち、次の係数の処理のために、メモリ30における現在の係数の記憶に待つ必要がない。現在の係数による回路の開放の直後、次の係数は、この回路により処理することができる。したがって、一方の回路から別の回路に係数を転送するための信号は、前の係数を処理するダウンストリーム回路により提供される。
【0037】現在のブロックの第2の非ゼロの係数は、ランク5、値31の係数である。この非ゼロの係数は、逆走査回路に転送される。この図では、回路26〜28は、処理すべき係数が存在するのと少なくとも同じ回数だけ表されており、これにより、中間ステップの間に得られた係数値は、処理される係数のそれぞれについて明示的となる。これらの係数は、同じ処理回路である場合がある。
【0038】逆走査回路26は、今n=9である係数の実際のランクを計算する。
QFS(5)=PQF(9)DC/AC逆回路27は、ブロックの第1行又は第1列に位置されないこの係数の値31に何ら影響を与えない。値31は、メモリ29に記憶される。次に、逆量子化が実行され、このランク9の係数について、その値がメモリ30に記憶されている値dct9が提供される。
【0039】つぎに、逆走査回路26は、処理された最後の係数のランクを考慮して、「ラン(run)」、すなわち、一連のゼロの長さを計算する。現在の係数について、「ラン」は、現在の係数と前の非ゼロの係数の間に位置される値0を有する係数の数に等しい。
【0040】ランクn=5、この第2の非ゼロの係数に先行する一連のゼロは、レングス4(ラン=4)を有している。ランク1〜4の係数の値は、ゼロである。これらの4つのゼロの係数は、逆走査回路26により処理される。逆走査の後、アレイの図5cに従うランクn=1〜4に対応する係数のランクsは、それぞれ8,16,24及び1である。
【0041】DC/ACの逆演算は、回路27により実行され、値dq8,dq16及びdq24は、インデックス番号8,16,24を有する係数に割当てられる。水平予測が含まれるので、係数はブロックの第1列に対応する。これらは、現在のブロックの左へのブロックに対応する係数の値であり、これらの値は、メモリ29に記憶される。第2列からのこの係数は予測演算に含まれていないので、ランク1の係数の値はゼロのままである。
【0042】最後に、逆量子化回路28は、値dq8、dq16、dq24及び0の逆量子化された値、すなわちdct8、dct16、dct24、dct1のそれぞれを計算する。これらの値は、ランクs=8,16,24及び1の係数の値である。値dct1は、ゼロである。これらの値は、メモリ30に記憶される。
【0043】ここで、回路25は、最後の非ゼロの係数、すなわち、値−1を有するランクn=6の係数を回路26に送出する。逆走査回路26は、対応するランクs=2を提供する。このランクは、予測演算に含まれず、DC/AC逆回路27の出力で、メモリ29に記憶されるランクs=2について同じ値−1である。逆量子化回路28は、メモリ30に記憶される逆量子化された値dct2を提供する。
【0044】我々に関連する予測のタイプについて、第1列からの係数は、値0でコーダーにより送出されるが、実際の値、すなわち、予測値を加算した後にゼロとは異なる値を有する場合がある。「ラン」の値が非ゼロである場合、非ゼロの値の抽出された係数と同じやり方でスキップされる係数を更に処理する必要がある。予測が垂直予測であるか、又は水平予測であるかに依存して、その実際の空間的な位置(値s)が、8×8ブロックの第1の行又は第1の列に対応するかをチェックする必要がある。
【0045】その実際の空間的な位置(値s)が、8×8ブロックの第1の行又は第1の列に対応する場合、予測された値の関数として係数が計算され、メモリ29に記憶される。これは、DC/AC逆演算が、画像の前のブロックの第1行及び第1列の値を使用するためである。カウンタcptNbDcAcは、予測が水平予測であるか、垂直予測であるかに依存して、第1の列又は第1の行の処理された係数の数をカウントするために使用される。
【0046】ゼロとは異なる最後の係数の処理が一旦実行されると、カウンタの値が利用され、カウンタが値8に到達するまで、ゼロの係数の処理が継続される。8以下のカウンタの値は、送出される最後の係数と抽出すべき最大数の係数との間に、DC/AC逆演算により処理されていないゼロ値の係数がなお存在することを意味している。これら失った係数について、DC/AC逆演算をやり直し、続いて逆量子化演算を行うことが必要である。
【0047】この例では、カウンタcptNbDcAcは、第1行の処理された係数の数をカウントする。カウンタは、たとえば、係数のランクsの関数として、逆走査回路によりトリガされる。ランクn=s=0の第1の係数について、カウンタがインクリメントされる。第2の係数は、ランクs=9からなる係数である。一連のゼロ(ラン=4)に対応する係数は、ランクs=8、s=16,s=24,s=1からなる係数であり、カウンタは、3だけインクリメントされ、値4を有する。次の係数は、ランクs=2からなる係数であり、8に等しいカウンタ値が得られるまで、連続するゼロの係数が処理される。
【0048】ランクn=7の係数及び後続するゼロ値である係数は、逆走査回路26に送出される。この回路は、ランクsのこれら係数を提供し、カウンタは、第1の列に対応するsの値、すなわちs=32,40,48,56についてインクリメントされる。
【0049】次に、これら係数は、DC/AC逆回路27に送出され、DC/AC逆回路27は、前の画像ブロックの第1列の関数として、これら係数のそれぞれの実際の値を計算する。発見された値dq32、dq40、dq48、dq56は、メモリ29に記憶される。また、この発見された値は、回路28に送出され、回路28は、逆量子化を実行して、メモリ30に記憶される逆量子化された値dct32、dct40、dct48、dct56のそれぞれを得る。
【0050】このように記憶された係数のブロックに対応するデータアレイdctCoeff[]は、読み出され、逆離散コサイン回路31に送出される。この送出されたブロックは、逆離散コサイン変換を受けて、画像ブロックが提供される。
【0051】本発明の変形例は、復号ループの入力での逆走査を除き、これにより、空間的に無秩序にされたdct係数に関して直接に機能することからなる。次いで、DC/AC逆演算は、係数を考慮に入れる必要があるか否かを示すことをデータアレイに要求する。たとえば、交流成分の垂直走査アレイに基づいて、ランクn=0,1,2,3,10,11,12,13を有する第1列の係数を考慮することにより、データアレイは、nのこれらの値について値1を割当て、nの他の値について値0を割当てる。
【0052】逆量子化は、上述された逆量子化と同様にして作用される。計算が完了すると、計算結果は、結果が順番に取られることが必要とされる逆離散コサイン変換の計算を実行するために、メモリ30に空間的に再配置される。メモリアクセスは、オンラインアクセスの間に最適化され、この最適化により、逆離散コサイン変換を計算するためのアルゴリズムが構築される。このアルゴリズムでは、行毎の計算が実行され、続いて列毎の計算が実行される。
【0053】本実施の形態は、DC/AC予測を利用した符号化について説明されてきた。たとえば、MPEG2標準に従う処理のために、これらの予測演算なしに本発明を利用することも考えることができる。本発明は、任意のタイプのデコーダに関連しており、このデコーダは、先に説明したアルゴリズムを実現するソフトウェアを備えているか、或いは該アルゴリズムを実現する復号回路を備えるテレビジョン、DVDリーダ、衛星受信機のような任意のタイプのハードウェアを備えている。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013