米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> トムソン ライセンシング ソシエテ アノニム

発明の名称 ラスタ歪み補正付き偏向装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−23547(P2003−23547A)
公開日 平成15年1月24日(2003.1.24)
出願番号 特願2002−131185(P2002−131185)
出願日 平成14年5月7日(2002.5.7)
代理人 【識別番号】100087321
【弁理士】
【氏名又は名称】渡辺 勝徳
【テーマコード(参考)】
5C068
【Fターム(参考)】
5C068 BA08 BA25 JA03 JB05 JB07 MA05 
発明者 ルデイ ウエバー
要約 課題
ラスタ歪み補正を行う水平偏向回路を提供すること。

解決手段
水平偏向巻線はリトレース期間にリトレース・キャパシタに結合されトレース共振回路を形成する。S字キャパシタは偏向巻線に結合され、トレース期間に偏向巻線とS字キャパシタを含む第1トレース共振回路を形成する。第1スイッチング半導体は水平偏向周波数に関連する周波数の同期信号に応答し、偏向巻線に結合され同期信号に同期した偏向電流を偏向巻線に生成する。第2スイッチング半導体は第1信号に応答しトレース期間の第1部分で第1の状態をとりトレース期間の第2部分で第2の状態をとる。第2スイッチング半導体は変調インダクタンスと変調キャパシタに結合されトレース期間の第2部分で第2トレース共振回路を形成する。この第2部分の長さは垂直周波数パラボラの形式で変調され、S字キャパシタの電流を変調し、変調S字補正を行う。
特許請求の範囲
【請求項1】 リトレース期間にリトレース共振回路を形成するようにリトレース容量に結合され、トレース期間において上記偏向巻線とトレース・キャパシタとを含む第1のトレース共振回路を形成するように上記トレース・キャパシタに結合される偏向巻線と、第1の偏向周波数に関連する周波数の同期信号である第1の信号に応答し、上記偏向巻線に結合されて、上記同期信号に同期した偏向電流を上記偏向巻線に生成する第1のスイッチング半導体と、上記トレース期間に第2のトレース共振回路中に結合される変調インダクタンスと、第2の偏向周波数に関連する周波数の変調信号である第2の信号の信号源と、上記第1と第2の信号に応答し、上記トレース期間の第1の部分の期間において第1のスイッチング状態を有し、上記トレース期間の第2の部分の期間において第2のスイッチング状態を有する第2のスイッチング半導体と、を具え、上記第1と第2の部分は上記第2の信号に従って変化し、上記第2のスイッチング半導体は、上記変調インダクタンスに結合されて、上記第2の信号に従って上記トレース・キャパシタに生じる電圧を変調する変調電流を上記変調インダクタンスと上記トレース・キャパシタとに発生して、ラスタ歪み補正が行われるものである、ラスタ歪み補正付き偏向装置。
【請求項2】 リトレース期間にリトレース共振回路を形成するようにリトレース容量に結合される偏向巻線と、第1の偏向周波数に関連する周波数の同期信号である第1の信号に応答し、上記偏向巻線に結合されて、上記同期信号に同期した偏向電流を上記偏向巻線に生成する第1のスイッチング半導体と、インピーダンスと、上記第1の信号に応答し、トレース期間の第1の部分の期間において第1のスイッチング状態を有し、上記トレース期間の第2の部分の期間において第2のスイッチング状態を有する第2のスイッチング半導体と、を具え、上記第2のスイッチング半導体は、上記インピーダンスと上記偏向巻線とに結合されて、上記トレース期間の上記第2の部分の期間において変調電流を上記インピーダンスに発生し、さらに、第2の偏向周波数に関連する周波数の変調信号である第2の信号の信号源と、上記変調信号である第2の信号と上記変調電流を表す帰還信号とに応答し、上記第2のスイッチング半導体に結合されて、負帰還閉ループの形式で上記第2のスイッチング半導体を制御する変調器と、を具える、ラスタ歪み補正付き偏向装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、例えば内部ピンクッションまたは内部バレル・ラスタ歪み補正のようなラスタ歪み補正を行う陰極線管(CRT)用の水平偏向回路に関する。
【0002】
【従来の技術】水平偏向回路は、一般的に、共振トレース(trace:掃引)およびリトレース(retrace:帰線)原理を採用している。リトレースの期間において、水平偏向回路は、フライバック変成器の一次巻線からその偏向回路にエネルギを蓄積するように、高周波並列共振回路を形成する。そのリトレースによって偏向電流が高速に復帰する。
【0003】トレース期間において、偏向スイッチは、偏向巻線およびS字成形キャパシタによって形成されるトレース共振周波数の低周波トレース共振回路を形成する。その結果、1つのトレース期間において、エネルギがヨークからS字キャパシタに流れさらにヨークに戻る。その共振回路は偏向巻線を含んでおり、S字キャパシタは、偏向電流中にトレース共振周波数の正弦波(サイン)形状の成分(コンポーネント)を生成する。
【0004】S字キャパシタの値によって偏向電流のS字成形動作が決まる。従って、S字キャパシタは水平方向の線形性を改善するように選択される。S字キャパシタの両端間の電圧は余弦波(コサイン)形状である。その振幅はトレースの中心で最大になり、そのとき偏向電流は0(ゼロ)である。
【0005】内部ラスタ歪みの補正には、ラスタ表示の垂直軸に沿った、即ち、ラスタの頂部(トップ)から中心までおよび中心から底部(ボトム)までの、距離の関数の形式でS字成形の変調(調整)を行う必要がある。これは、水平周波数で変化するS字キャパシタの両端間の電圧の成分のピーク−ピーク振幅を変調する(変化させる)ことによって達成される。変調される電圧は、水平偏向巻線の両端間にも現れて、偏向電流の変調を生じさせる。110度より大きい偏向角度を有するCRTでは、内部ピンクッション歪み補正または内部バレル歪み補正の何れかを行うために、CRTの電子ビームの垂直位置に応じてトレース共振周波数を変化させる必要がある。
【0006】本発明の特徴を実施する際に、調整可能なラスタ補正は、トレース期間の一部の期間において、インダクタ−キャパシタ(LC)回路網を、制御可能なスイッチング・トランジスタを介してS字キャパシタに結合させることによって達成される。そのLC回路網は、第2のトレース共振回路を形成する。第2のトレース共振回路における電流波形は、制御可能なスイッチング・トランジスタの導通時間に等しい周期(期間)を有する正弦波に近似している。制御可能なスイッチング・トランジスタの導通時間を制御することによって、LC回路網における電流の周波数および振幅が選択される。その結果得られる偏向電流波形は、LC回路網における制御される近似的に正弦波形の電流と、S字キャパシタにおける電流との総和である。
【0007】
【発明が解決しようとする課題】ピンクッションまたはバレル・ラスタ歪み補正のようなラスタ歪み補正を行う水平偏向回路を提供することにある。
【0008】
【課題を解決するための手段】本発明の特徴の実施形態である偏向装置には、リトレース期間においてリトレース共振回路を形成するようにリトレース容量(キャパシタ)に結合され、且つトレース期間において偏向巻線およびトレース・キャパシタを含む第1のトレース共振回路を形成するようにトレース・キャパシタに結合される偏向巻線が含まれている。第1のスイッチング半導体は、第1の偏向周波数に関連する周波数の同期信号である第1の信号に応答し、偏向巻線に結合されて、偏向巻線中に同期信号に同期した偏向電流を生成する。変調インダクタンスは、トレース期間において第2のトレース共振回路中に結合される。第2の偏向周波数に関連する周波数の変調信号である第2の信号の信号源(ソース)が設けられている。第2のスイッチング半導体は、第1と第2の信号に応動し、トレース期間の第1の部分の期間において第1のスイッチング状態となり、トレース期間の第2の部分の期間において第2のスイッチング状態となる。その第1と第2の部分は第2の信号に従って変化する。第2のスイッチング半導体は、変調インダクタンスに結合されて、第2の信号に従ってトレース・キャパシタ中に生じた電圧を変調する変調電流を、変調インダクタンスおよびトレース・キャパシタに生成して、ラスタ歪み補正が行われるようにする。
【0009】
【発明の実施の形態】図1は、本発明の特徴の実施形態である、偏向回路100の簡単化される概略図を示している。偏向回路100は、例えば31.5KHzのような水平周波数で動作する。偏向回路100は、直流(DC)供給電圧(B+)の定電圧源に結合される一次巻線を含んでいる。通常のフライバック変成器Tの巻線W1は、水平出力またはスイッチング・トランジスタQ1のコレクタ端子51にも結合される。トランジスタQ1のベースは、約50%のデューティ・サイクルを有する水平駆動(ドライブ)信号50によって制御される。トランジスタQ1のエミッタ電圧は、共通の導体電位または接地電位になっている。第1のリトレース・キャパシタCbは、トランジスタQ1のコレクタ端子51に結合される。端子51は、第2のリトレース・キャパシタC1aにも結合される。
【0010】キャパシタC1aの端子52は、直列結合の第3のリトレース・キャパシタC1bを介して接地点に結合される。ダンパ・ダイオードD1aはキャパシタC1aに並列に結合される。ダンパ・ダイオードD1bはキャパシタC1bに並列に結合される。端子52は、東西または左右(E−W)変調インダクタLewに結合される。インダクタLewは端子53を有し、端子53は、東西または左右(E−W)変調トランジスタQewのコレクタとフィルタ・キャパシタCewとに結合されていて、外部ピンクッション歪み補正を行う通常のダイオード変調器を形成する。
【0011】トランジスタQewは、東西または左右(E−W)ラスタ歪み補正を行う周期Vを有する垂直周波数パラボラ(放物線)変調信号EW−DRIVEによって通常の形態で制御される。Vという用語は、例えば20ミリ秒(ms)のようなテレビジョン標準における垂直周期(期間)を表す。帰還(フィードバック)抵抗Rewは、トランジスタQewのコレクタとベースの間に結合されていて、A級動作が得られる。従って、垂直周波数パラボラ変調電圧Vmは、通常の形態で、インダクタLewの端子53に生じる。偏向巻線Lyは端子51と端子54の間に結合される。通常のS字成形キャパシタCsは、端子52と54の間に結合される。
【0012】水平トレースの第1の半部すなわち前半の期間において、ダイオードD1aおよびD1bが導通状態となり、通常の形態で磁気エネルギが巻線W1に蓄積される。また、偏向電流ILyはダイオードD1aおよびD1b中を流れる。水平トレースの第2の半部すなわち後半の期間において、トランジスタQ1が導通状態となり、偏向電流ILyがトランジスタQ1中を流れる。トレースの終了点において、通常の形態で、トランジスタQ1はターンオフ(消勢)され、キャパシタC1aにリトレース・パルス電圧V1aが発生し、キャパシタC1bにリトレース・パルス電圧V1bが発生する。
【0013】本発明の特徴の実施形態である、能動的に制御されるトレース共振回路101は、端子52と54の間にS字キャパシタCsに並列に結合される。トレース共振回路101は、インダクタLx、キャパシタCxおよび制御可能な(可制御)スイッチング回路構成300の直列回路構成を含んでいる。パルス幅変調器(Pulse Width Modulator:PWM)60は、制御可能なスイッチング回路構成300の制御端子66に、位相変調される信号60aを生成する。信号60aは、入力信号IPcorと、電流センサ62によって生成される帰還信号Fbとの間の差に従って、制御可能なスイッチング回路構成300におけるスイッチング・タイミングを制御する。信号IPcorは、例えば内部ピンクッション歪みを補正するための垂直周波数補正波形である。信号Fbは、制御されるトレース共振回路101における電流Ixの振幅を表し、回路63において入力信号IPcorから減算されて、PWM60を制御する差信号63が生成される。別のタイミング信号60bが、同期のためにPWM60に結合される。フィードバック信号Fbは、大きな補正が必要なときの動作の線形性を改善する。
【0014】能動的に制御されるトレース共振回路101の第1の回路構成および動作モードにおいて、図1のキャパシタCxの選択される値は330nFであり、インダクタLxの選択される値は150μHであり、キャパシタCzの選択される値は680pFであり、抵抗Rzの選択される値は820Ωである。制御可能なスイッチング回路構成300はトランジスタQ2を含んでいる。トランジスタQ2は、金属−酸化物−半導体(Metal Oxide Semiconductor:MOS)トランジスタであり、そのソース電流導通端子64は電流センサ62の低インピーダンス・パス(path:経路)を介してキャパシタCsの端子54に結合される。スイッチング・トランジスタQ2のドレイン電流導通端子65は、インダクタLxおよびキャパシタCxを介してキャパシタCsの端子52に結合される。キャパシタCzは、抵抗Rzに直列に結合されて直列回路構成が形成され、この直列回路構成は、スイッチングに関連する過渡的現象を除去するためにスイッチング・トランジスタQ2の端子64と65の間に結合される。キャパシタCzと抵抗Rzが必要な理由は、おそらく、MOSトランジスタQ2を含んでいるウエハに形成され且つトランジスタQ2と一緒に製造される内部ダイオードDQ2における残りの反転回復(recovery:復帰)時間のためであろう。電流センサ62の代わりに、トランジスタQ2の両端間に結合される電圧センサ(図示せず)が用いられてもよい。
【0015】図3a、図3b、および図3cは、電流Ixが垂直周波数で変調されるときの図1の回路の第1の動作モードを説明するのに役立つ波形を示している。図1、図3a、図3b、および図3cにおける同様の参照記号および番号は同様の要素または機能を示している。周期Thを有する図3cの偏向電流ILyは、トレース部分ILytおよびリトレース部分ILyrを含んでいる。図1のスイッチング・トランジスタQ2は、図3cの期間T1の期間において導通状態である。期間T1は、図3cのトレース部分ILytの期間に生じて、図3cのトレース部分ILytの中心時間Ttcで終了する。期間T1において、図1の共振回路101は、図1のキャパシタCsにおける図3a(3b)の電圧VCsによって付勢され(が印加され)、図1の共振回路101に図3aの電流Ixの負の部分を生成する。
【0016】図3aのその直ぐ後の期間T2は、中心時間Ttcについて期間T1に対称(シンメトリ)に生じる。図3aの直ぐ後の期間T2において、電流Ixの正の部分が生じて、図1の順方向に導通する内部反転ダイオードDQ2中を流れる。ダイオードDQ2は、トランジスタQ2と同じトランジスタ・パッケージに含まれている。合計の期間T1+T2において、図3aの電流Ixは、図3cの電流ILyの各水平サイクルにおいて、中心時間Ttcにゼロ(0)交差点を有する近似的に正弦波の電流波形を有する。
【0017】図1のパルス幅変調される信号60aは、図1の信号IPcorに従って、垂直周波数のパラボラ波の形態で、図3aの電流Ixの期間T1および期間T2の長さを変化させる。それによって、トランジスタQ2における合計の導通時間は垂直周波数のパラボラ波の形態で変化する。その結果、垂直周波数のパラボラ波の形態の電流Ixの振幅と共振周波数とが得られる。従って、偏向電流ILyは、図3aの合計の期間T1+T2において変調される。利点として、リトレース時間変調(変動)が生じず、ここでクロストーク(crosstalk)と称せられるようなピーク−ピーク振幅に対する電流ILyの影響も最小限になる。その理由は電流Ixがリトレースの期間において0(ゼロ)だからである。クロストークがないことによる利点は、内部および外部ピンクッションの補正パラメータを互いに独立に(無関係に)調整できることである。
【0018】図6は、図1のPWM60の詳細な概略図を示している。図6、図1、図3a、図3b、および図3cにおける同様の記号および番号は、同様の要素または機能を示している。また、図1のダイオードDQ2の反転回復時間が長いので、トランジスタQ2のパッケージの外部にある図6の高速反転ダイオードDQ2bは、図1のダイオードDQ2の機能を実現するように、トランジスタQ2に結合される。図6の第2のダイオードDQ2aはトランジスタQ2に直列に結合される。ダイオードDQ2aは、図1の内部ダイオードDQ2の影響(効果)を無くす。従って、図6のダイオードDQ2bは、ダイオードDQ2aとトランジスタQ2の直列回路構成に並列に結合される。
【0019】信号IPcorは、垂直同期信号(図示せず)に同期した垂直周波数の東西(左右)パラボラ信号である。水平リトレース信号60bは、通常の形態で、フライバック変成器の二次巻線(図示せず)から導出されるピーク−ピーク約200Vの正の水平リトレース・パルスである。電流センサ62の電流変成器T3は、電流Ixを導通させる一次巻線T3aを含んでいる。二次巻線T3bはブリッジ整流器DFbに結合される。ブリッジ整流器DFbは、回路101における電流Ixの振幅に比例した電圧VCFbをキャパシタCFbに生成するようにフィルタ・キャパシタCFbに結合される。電流変成器T3は、100に等しい高い変成(変換)比T3b/T3aを有する。電流変成器T3は、ブリッジ整流器DFbを介して結合されるインピーダンスを、一次側T3aにおいて無視できる小さな値に変換する。それによって、共振回路101は、ブリッジ整流器DFbを介して負荷を加えることによる影響を受けない、という利点がある。
【0020】電圧VCFbは、抵抗Rpi1を介して演算増幅器OPaの反転入力端子、ピン6に結合される。演算増幅器OPaの反転入力端子、ピン6における直流(DC)電圧成分は、演算増幅器OPaの反転入力端子、ピン6に結合されるポテンショメータ抵抗IPINにより調整される。PWM60の演算増幅器OPaは、東西(左右)パラボラ信号IPcorと全波整流される帰還電圧VCFbの間の差を増幅することによって、帰還補償される制御信号VOPaを供給する。演算増幅器OPaの高いゲイン(利得)および低域濾波特性が、積分キャパシタCpiおよび抵抗Rpi2の並列回路構成により形成され、安定動作において閉小さいループ誤差が生じる。
【0021】鋸歯状波(のこぎり波)発生器103が、ランプ波発生キャパシタC12に結合されるランプ波発生抵抗R8によって形成される。スイッチング・トランジスタQ6は、コレクタ抵抗R7を介してキャパシタC12に結合されて入力リトレース信号60bのリトレース・パルスが発生する度にキャパシタC12を放電させる。信号60bは、結合キャパシタC11とキャパシタC10を含んだ容量性分圧器を介してトランジスタQ6のベースに結合される。キャパシタC10およびクランプ・ダイオードD11は、トランジスタQ6のベース−エミッタ接合の両端間に結合される。トランジスタQ6は、導通状態のダイオードD11によって、水平リトレースの第2の半部(後半)の期間において強制的に非導通状態にされる。キャパシタC10は、ダイオードD1aおよびD1bにおけるターンオン過渡現象に起因してトレースの第1の部分(前半)の期間にトランジスタQ6に生じるリンギングを防止する。そうしないと、リンギングは、トランジスタQ6を不適正にトリガしてしまうことがある。
【0022】リトレース信号60bは、増幅器OPbの反転入力端子に水平鋸歯状電圧VSWを発生させる。その結果、パルス幅変調される電流iPWが発光ダイオード(LED)OPTOAに生成される。LED OPTOAは、カソード(陰極)端子、ピン3を有し、そのカソード端子は、増幅器OPbの開放(オープン)コレクタ出力端子、ピン7に結合される。
【0023】増幅器OPbの開放コレクタ出力端子7が高インピーダンス状態であるとき、LED OPTOAにおける電流iPWは0(ゼロ)である。その結果、光結合される増幅器OPTOBの開放コレクタ出力、ピン6は高インピーダンス状態となる。プルアップ抵抗R4は、光結合増幅器OPTOBの開放コレクタ出力、ピン6と、トランジスタQ5のベースとに結合される。従って、LED OPTOAがターンオフされるとき、トランジスタQ5がターンオンされる。トランジスタQ5のコレクタは、ダイオードD6と抵抗R2を介してトランジスタQ2のゲート端子66に結合される。トランジスタQ5がターンオンされるとき、トランジスタQ5はトランジスタQ2をターンオフさせる。また、トランジスタQ5のコレクタは、プルアップ抵抗R3と、トランジスタQ3のベースとに結合される。トランジスタQ3のエミッタは、ダイオードD6のアノード(陽極)に結合され、一方、ダイオードD6のカソードは、トランジスタQ3のベースと、トランジスタQ4のコレクタとに結合される。一方、増幅器OPbの開放コレクタ出力、端子7が低インピーダンス状態であるとき、電流iPWがLED OPTOA中を流れる。従って、トランジスタQ5はターンオフされ、プルアップ抵抗R3を介してトランジスタQ3がターンオンする。従って、抵抗R2を介してトランジスタQ2がターンオンする。
【0024】図3aの水平期間Thの各期間T1において、図6のトランジスタQ2は、電子ビームの位置が垂直方向に変化するに従って図3aのt1aからt1bの範囲で変化する瞬間にターンオンされる。期間T2において対称的動作が行われる。図6のトランジスタQ2は、好ましくは、並列ダイオードDQ2bが導通を停止する前にリトレース期間においてターンオフされるべきである。
【0025】抵抗R3と、トランジスタQ3のコレクタと、抵抗R4と、光結合増幅器OPTOBとに結合される供給電圧VFSが、電荷蓄積キャパシタC8に生じる。電圧VFSはキャパシタCsの端子54を基準とする。供給電圧VFSは、キャパシタC9を介して整流ダイオードD8に容量結合されるS字成形キャパシタCsに発生する電圧VCSの交流(AC)電圧成分から生成される。整流器D8と整流器D9は、半波整流器として動作し、キャパシタC8に電荷を蓄積して供給電圧VFSを発生させる。キャパシタC7に並列に結合されるツェナ・ダイオードD10は、抵抗R5を介して電圧VFSに結合され、光結合器(フォトカプラ)増幅器OPTOBを5V供給電圧V5Vで付勢する。
【0026】トレースの第2の半部(後半)とリトレースの第1の半部(前半)の期間において、保護トランジスタQ4が、キャパシタC6とキャパシタC5によって形成される容量性分圧器を介してターンオンされる。従って、トランジスタQ5はトランジスタQ2から分離(decouple:減結合)され、トランジスタQ2はターンオフ状態に維持される。
【0027】ダイオードD12、ダイオードD13、ダイオードD14は、キャパシタC13に保護電圧V13を発生する。キャパシタC13は、リトレースの第1の半部(前半)の期間にダイオードD14を介して充電される。リトレースの第2の半部(後半)の期間において、キャパシタC13は、ダイオードD12およびD13を介して放電される。ダイオードD12が導通する限り、LED OPTOAにおける電流iPWは0(ゼロ)である。従って、光結合器増幅器OPTOBの出力端子、ピン6は高インピーダンスを形成し、トランジスタQ5はトランジスタQ2をターンオフ状態に保つ。
【0028】演算増幅器OPaの反転入力端子、ピン6に結合される可変抵抗IPINを調整することによって、インダクタLxおよびキャパシタCxを介する電流Ixの平均値が変化する。それによって、静的なまたは変調されない線形性補正が得られる。その代替構成として、線形性は、周波数−電圧変換器600の出力信号600aによって調整できる。信号600aは、水平周波数信号50の周波数の関数の形式で変化する。周波数−電圧変換器600は、可変抵抗IPINの機能と同等の機能を実行するマイクロプロセッサ(図示せず)によって制御されるディジタル−アナログ変換器出力信号によって実現される。例えば、相異なる選択される水平偏向周波数における線形性を維持するために、インダクタLxおよびキャパシタCxを介した電流Ixの平均値は、周波数−電圧変換器600を用いて変えることができる。それによって、相異なる選択される水平周波数でキャパシタCsの異なる値を選択する従来技術のスイッチング構成が回避されるという利点が得られる。
【0029】第2の回路構成および動作モードにおいて、図1のキャパシタCxの選択される値は470nFであり、インダクタLxの選択される値は300μHであり、キャパシタCzの選択される値は470pFであり、抵抗Rzの選択される値は1,500Ωである。図1の制御可能なスイッチング回路構成300にスイッチング・トランジスタQ2を含ませる代わりに、それが図7のトランジスタQ2′で置換される。トランジスタQ2′はMOSトランジスタである。トランジスタQ2′の電流導通用のソース電極は図1の端子65に結合される。図7のトランジスタQ2′の電流導通用のドレイン電極は図1の端子64に結合される。図7のトランジスタQ2′のゲート電極は図1の端子66に結合される。図2a、図2b、および図2cは、電流Ixが垂直周波数で変調されるときの図1の回路の第2の動作モードを説明するのに役立つ波形を示しており、その波形は第2の動作モードに関連する前述の要素(成分)の値を有する。図7、図1、図2a、図2b、図2c、図3a、図3b、および図3cにおける同様の参照記号および番号は、同様の要素または機能を示している。
【0030】図2cの偏向電流ILyは、トレース部分ILyとリトレース部分ILyrとを有する。図7のスイッチング・トランジスタQ2′は、図2aの期間T1′において導通状態にある。期間T1′は、図2cのトレース部分ILyの期間に開始して、図2cのリトレース部分ILyrの中心時間Trcで終了する。
【0031】図2aの期間T1′において、図1の共振回路101は、キャパシタCsにおける電圧VCsによって付勢され、図1の回路101において図2aの電流Ixの正の部分を生成する。中心時間Trcについて期間T1′と対称な形態で生じる図2aの後続の期間T2′において、図2aの電流Ixの負の部分は、トランジスタQ2′の同じパッケージに含まれている内部反転ダイオードDQ2′を介して生成される。図2aの電流Ixは、図2cの電流ILyの各サイクルにおいて中心時間Trcにゼロ(0)交差点を有する近似的に正弦波の電流波形である。
【0032】図1の信号60aは、図1の信号IPcorに従って、垂直周波数のパラボラ波の形態で図2aの期間T1′の長さを変化させる。それによって、トランジスタQ2′の合計の導通時間は、垂直周波数でパラボラ波の形態で変化する。その結果、図1の電流Ixの振幅と回路101の共振周波数は、垂直周波数のパラボラ波の形態で変化する。従って、偏向電流ILyは、図2cの組み合わされる期間T1′+T2′において変調される。
【0033】不所望なリトレース時間変動を生じさせる、外部ピンクッション歪み補正信号E/W(東西、左右)駆動のクロストークの影響は、リトレースの期間における図2aの電流Ixの大きさによって決まる。電流Ixの大きさは、リトレースの期間は小さい。従って、外部ピンクッション・クロストークは、小さな値を超えないという利点が得られる。
【0034】第3の回路構成および動作モードにおいて、図1のキャパシタCxの選択される値は470nFであり、インダクタLxの選択される値は130μHであり、キャパシタCzの選択される値は680pFであり、抵抗Rzの選択される値は820Ωである。図1の制御可能なスイッチング回路構成300に制御可能なスイッチング・トランジスタQ2を含ませる代わりに、互いに直列に結合される図4のMOSトランジスタQ2aおよびMOSトランジスタQ2bでそれが置換される。トランジスタQ2aの電流導通用のドレイン電極は、接続端子67を介して、トランジスタQ2bの電流導通用のドレイン電極に結合される。トランジスタQ2aの電流導通用のソース電極は、図1の端子64に結合される。図4のトランジスタQ2bの電流導通用のソース電極は、図1のトランジスタQ2の電流導通用のドレイン電極の代わりに、端子65に結合される。図4のトランジスタQ2aおよびQ2bの各々のゲート電極は、図1の端子66に結合される。
【0035】図5a、図5b、および図5cは、例えば電流Ixが一定の周波数で変調される、図1の回路100の第3の動作モードを説明するのに役立つ波形を示しており、その波形は第3の動作モードに関連する前述の要素(成分)の値を有する。図1、図2a、図2b、図2c、図3a、図3b、図3c、図4、図5a、図5b、および図5cにおける同様の参照記号および番号は、同様の要素または機能を示している。
【0036】第3の動作モードにおいて、図4のスイッチング・トランジスタQ2aと、トランジスタQ2bの順方向にバイアスされる組み込み(built‐in)ダイオードDQ2dとは、図5aの期間T1″とその直後の期間T2″において直列に結合されて導通する。期間T1″とその直後の期間T2″は、図5cのトレース部分ILyの期間において生じる。期間T2″は図5cのトレース部分ILyの中心時間Ttcの前に終了する。図4のスイッチング・トランジスタQ2bと、トランジスタQ2aの順方向にバイアスされる組み込みダイオードDQ2cとは、図5aの期間T3″と直後の期間T4″において直列に結合されて導通する。期間T3″と直後の期間T4″も、図5cのトレース部分ILyの期間において生じる。期間T3″は、図5cのトレース部分ILyの中心時間Ttcの後で開始し、期間T2″とT3″の間に発生する期間T5″においては図4のトランジスタQ2aもトランジスタQ2bも導通しない。期間T4″は、図5cのトレース部分ILytの終了前に終了する。
【0037】図5aの期間T1″とT2″において、図1の共振回路101は、キャパシタCsにおける電圧VCsによって付勢される。従って、図1の回路101において、図5aの電流Ixの負の部分が生成される。電流Ixの負の部分は、図5aの期間T1″とT2″において、正弦波が180度と360度の間で変化する形態で変化する。同様に、中心時間Ttcについて期間T1″とT2″にそれぞれ対称な形態で発生する図5aの期間T3″とT4″において、図5aの電流Ixの正の部分が生成される。電流Ixの正の部分は、図5aの期間T3″とT4″において、正弦波が0度と180度の間で変化する形態で変化する。中心時間Ttcについて対称な形態で発生する期間T5″において、図4のトランジスタQ2aとQ2bの双方はターンオフされ、図5cの電流Ixは0(ゼロ)になる。
【0038】図5bには、駆動信号60a″の波形が示される。図4のトランジスタQ2aは、図5bの信号60a″が低レベル(L)状態のとき、順方向に導通状態となる。一方、図4のトランジスタQ2bは、図5bの信号60″が高レベル(H)状態のとき、順方向に導通状態となる。この駆動方法によって、最小限の外部ピンクッション・クロストークが生じ、リトレース時間変調は生じない。その理由は、図5aの電流Ixがリトレース期間に0(ゼロ)となるからである。
【0039】図1の電流Ixの垂直周波数変調を得るために、対称な回路制御を用いて、図図5a、図5b、および図5cに示されていない変調される補正を行う必要がある。変調補正には、垂直周波数の可変量による図5bの駆動信号60a″の遷移端縁60a″(A)の位相シフトが必要となる。また、駆動信号60a″の遷移端縁60a″(B)の位相シフトは、同じ可変量だけ行われるが、逆方向に中心時間Ttcについて対称な形態で行われる。
【0040】CRTのスクリーン上の空間的幾何学的形状誤差分布に応じて、第1、第2、および第3の動作モードを別々に実現しまたは組み合わせることができる。第1の動作モードは、水平トレースの中心において最高のS字成形変調を行う。第2の動作モードは、水平トレースの境界において最高のS字成形変調を行う。第3の動作モードは、水平トレースの第1の4分の1(1/4)の部分と第3の4分の1(1/4)の部分において最高のS字成形変調を行う。各動作モードは、CRTのスクリーンの垂直方向の変調を用いることができるので、これらの動作モードはCRT適用例の様々な解決法を提供する。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013