米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> トムソン ライセンシング ソシエテ アノニム

発明の名称 ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−18615(P2003−18615A)
公開日 平成15年1月17日(2003.1.17)
出願番号 特願2002−124298(P2002−124298)
出願日 平成14年4月25日(2002.4.25)
代理人 【識別番号】100061815
【弁理士】
【氏名又は名称】矢野 敏雄 (外3名)
【テーマコード(参考)】
5C055
【Fターム(参考)】
5C055 AA01 BA01 BA02 EA02 EA03 FA22 HA21 JA02 
発明者 フランク ドゥモント / フランソワ ガブリエリ
要約 課題
本発明の課題は、従来の欠点を克服するビデオ装置及びビデオ装置向け方法ならびにビデオレコーダを提供することである。

解決手段
上記課題は、クロミナンス情報及び輝度情報を含む第1のデジタルストリームを受け取り、その輝度情報に基づいて第1の輝度ストリームを生成するデマルチプレクサと、第1の輝度ストリームを受け取り、遅延させた前記第1の輝度ストリームに基づいて、第2の輝度ストリームを生成するラインバッファと、そして第2の輝度ストリームを受け取り、特に第2の輝度ストリームに基づいて第2のデジタルストリームを生成できるマルチプレクサを有する、本発明により提案されるビデオ装置によって解決される。
特許請求の範囲
【請求項1】 ビデオ装置において、クロミナンス情報及び輝度情報を含む第1のデジタルストリームを受け取り、前記輝度情報に基づいて第1の輝度ストリームを生成するためのデマルチプレクサ(6)を有し、前記第1の輝度ストリームを受け取り、遅延させた前記第1の輝度ストリームに基づいて第2の輝度ストリームを生成するラインバッファ(8)を有し、前記第2の輝度ストリームを受け取り、特に前記第2の輝度ストリームに基づいて第2のデジタルストリームを生成するマルチプレクサ(10)を有することを特徴とするビデオ装置。
【請求項2】 前記デマルチプレクサ(6)は、クロミナンス情報に基づいてクロミナンスストリームを生成し、前記マルチプレクサ(10)は、前記クロミナンスストリームを受け取り、前記クロミナンスストリーム及び第2の輝度ストリームに基づいて第2のデジタルストリームを生成するように構成されている請求項1記載のビデオ装置。
【請求項3】 前記第1のデジタルストリームは、ビデオデコーダ(4,104,204)によりアナログ信号から生成されるように構成されている請求項1又は2記載のビデオ装置。
【請求項4】 記録回路(16,116,216)が、前記第2のデジタルストリームに相応するビデオ信号を媒体上に記録できるように構成されている請求項1から3までのうちいずれか1項記載のビデオ装置。
【請求項5】 前記遅延は2Hの長さである請求項1から4までのうちいずれか1項記載のビデオ装置。
【請求項6】 前記遅延は選択的に2H又は4Hの長さにすることができる請求項1から4までのうちいずれか1項記載のビデオ装置。
【請求項7】 ビデオ装置向けの方法において、輝度情報及びクロミナンス情報を含む第1のデジタルストリームから第1の輝度ストリームを抽出するステップを有し、前記第1の輝度ストリームを遅延させて第2の輝度ストリームを形成するステップを有し、クロミナンス情報及び前記第2の輝度ストリームを収集して、第2のデジタルストリームを形成するステップを有することを特徴とするビデオ装置向けの方法。
【請求項8】 さらに、前記第2のデジタルストリームに相応するビデオ信号を媒体上に記録するステップを有する請求項7記載の方法。
【請求項9】 アナログ信号を前記第1のデジタルストリームに変換するステップを有する請求項7又は8記載の方法。
【請求項10】 ビデオレコーダにおいて、輝度情報及びクロミナンス情報を有する受け取った信号から、遅延された輝度情報を有する補正された信号を生成する補正回路(28,128,228)を有し、補正された信号を媒体上に記録するための記録回路(6,116,216)を有することを特徴とするビデオレコーダ。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、ビデオ装置及びビデオ装置向け方法ならびにビデオレコーダに関する。
【0002】
【従来の技術】ビデオ装置によりディスプレイすべきビデオシーケンスは、種々の可能な規格に従った信号で符号化される。それらの規格のうちの1つが、テープ上にビデオ信号を記録するため広く使用されているVHS規格である。
【0003】VHS規格によれば、ディスプレイ上の所定数のラインから成る1つのフレームに相応する輝度信号及びクロミナンス信号が、テープの磁気トラック上に記録され、輝度信号は、3.8MHzと4.8MHzとの間で周波数変調され、クロミナンス信号は627KHzで変調される。順次する2つのフレーム(1つの画像スクリーンを表す2つの交錯するフレーム)に対する信号は、2つの順次トラック上に記録される。2つの順次トラック間でクロストークを低減するため、2つの順次トラック上で記録され、記録(及び再生)の方位が1つのトラックから次のトラックへ2つの異なる方向間で交代する。
【0004】これでは、不都合にも、2つの順次トラック上のクロミナンス信号の低周波部分間のクロストロークを除去するのに十分でない。従って、(プレイバックに対する)2Hコムフィルタを含む複雑な位相シフト方式が、クロストロークを除去するためVHS規格により導入された。従って、クロミナンス信号は、対応する輝度信号より2ライン分の時間遅れる。つまり、従来のVHSビデオプロセッサは、元々同時に出力される輝度信号より2ライン上方に位置していた1つのラインに関するクロミナンス信号を出力する。同じ問題がS−VHS規格についても生じる。
【0005】VHS規格のこのような固有の欠陥を補正するため、特許出願第WO92/22173号によれば、CCD遅延線を用いて輝度信号を有利には2Hの持続時間だけ遅延させるために、再生されたVHS信号を使用するビデオ装置を提供することが提案されている。こうして、CCD遅延線からの輝度信号出力が、当初記録されたビデオシーケンス中で、コムフィルタからのクロミナンス信号出力と同じラインに対応するようになる。
【0006】
【発明が解決しようとする課題】不都合なことに、2HのCCD遅延線は高価であるため、その目的のためにはほとんど使用されていない。本発明の課題は、今日使用されている回路に一層適した、したがって新たな環境において容易に実現できる、上述した欠点を克服する他の解決手段を提案することである。
【0007】
【課題を解決するための手段】上記課題は、クロミナンス情報及び輝度情報を含む第1のデジタルストリームを受け取り、その輝度情報に基づいて第1の輝度ストリームを生成するデマルチプレクサと、第1の輝度ストリームを受け取り、遅延させた前記第1の輝度ストリームに基づいて、第2の輝度ストリームを生成するラインバッファと、そして第2の輝度ストリームを受け取り、特に第2の輝度ストリームに基づいて第2のデジタルストリームを生成できるマルチプレクサを有する、本発明により提案されるビデオ装置によって解決される。
【0008】
【発明の実施の形態】望ましい実施形態は、次のような特徴事項を有する。
【0009】デマルチプレクサはクロミナンス情報に基づいてクロミナンスストリームを生成し、マルチプレクサはクロミナンスストリームを受け取り、クロミナンスストリーム及び第2の輝度ストリームに基づいて第2のデジタルストリームを生成するよう構成されており、第1のデジタルストリームは、ビデオデコーダによりアナログ信号から生成されるように構成されており、記録回路は、第2のデジタルストリームに相応するビデオ信号を媒体上に記録できるように構成されており、前記遅延は2Hの長さであり、前記遅延は選択的に2H又は4Hの長さにすることができる。
【0010】本発明はビデオ装置向けの方法をも提案するものであり、この方法は下記ステップを有する。
【0011】輝度情報及びクロミナンス情報を含む第1のデジタルストリームから第1の輝度ストリームを抽出するステップを有し、第1の輝度ストリームを遅延させて第2の輝度ストリームを形成するステップを有し、クロミナンス情報及び第2の輝度ストリームを収集し、第2のデジタルストリームを形成するステップを有する。
【0012】有利には、前記方法はさらに、第2のデジタルストリームに相応するビデオ信号を媒体上に記録するステップを有し、またことによると、アナログ信号を前記第1のデジタルストリームに変換するステップを有する。
【0013】更に、本発明はビデオレコーダをも提案し、このビデオレコーダは輝度情報及びクロミナンス情報を含む受け取った信号から、遅延された輝度情報を有する補正された信号を生成する補正回路を有し、補正された信号を媒体上に記録するための記録回路を有する。
【0014】本発明及びそれの他の特徴は、添付の図面を参照し、以降の記載を検討することにより、よりよく理解できるものである。
【0015】
【実施例】本発明の第1の実施例を、ビデオレコーダの主要な構成要素を表す図1を参照して説明する。
【0016】ビデオレコーダは、記録すべきCVBSビデオ信号を受け取るための入力コネクタ2を有する。入力コネクタ2は、一方ではフィリップス社のSAA7114ビデオデコーダ4に接続され、他方ではスイッチ22に接続されている。
【0017】ビデオデコーダ4の入力側はCVBS信号を受け取り、このCVBS信号をITU−656規格によりデジタルストリーム(一般に4:2:2ストリームと称される)に変換し、4:2:2ストリームを8ビットバス上に出力する。図解を簡潔にするため8ビットバスが単一の線で表されている。
【0018】ITU−656規格によれば、ビデオ信号は、27MHzの周波数でストリーム化された8ビットのバイトで表される。8バイトのうち、各クロミナンスコンポーネントU及びVが2バイトで表され、残りの4バイトが輝度信号Yのサンプルである。(名称4:2:2ストリームはこれに由来する。)これは、各ビデオラインにつき1440サンプル(1440バイト)を表し、それらのサンプルのうち720は輝度サンプルであり、360は各クロミナンス成分のためのサンプルである。
【0019】次いでビデオデコーダ4からの4:2:2ストリームがデマルチプレクサ6に渡され、このデマルチプレクサは、デジタルストリームをマルチプレクサ10へ(直接内部バイパスを介して)伝送し、またデマルチプレクサ6は、輝度信号を表すバイト(輝度情報)を第1の輝度ストリームとしてラインバッファ8に接続された専用バス上で抽出する。
【0020】ラインバッファ8は、NECのuPD485505のようなFIFOメモリであり、このFIFOメモリは、第2の輝度ストリームとして、2ライン遅れで、即ち、107μsの遅れで第1の輝度ストリームを出力する(4:2:2においては各ラインが53.3μs持続する)。
【0021】ラインバッファ8の第2の輝度ストリーム出力は、同様にマルチプレクサ10へ渡される。マイクロプロセッサ20の制御下で、マルチプレクサ10は、デマルチプレクサ6から受け取ったデジタルストリームを出力するか、又は、修正されたデジタルストリームを出力することができる。この修正されたデジタルストリームは、デマルチプレクサ6からのデジタルストリームにおける輝度バイトを、第2の輝度ストリームで置換することにより生成される。
【0022】このようにして、デマルチプレクサ6、バッファ8及びマルチプレクサ10が補正回路28を実現しており、この補正回路28は、マイクロプロセッサ20の制御下で、ビデオデコーダ4から受け取ったデジタルストリームにおける輝度情報を2ライン持続時間だけ遅延(2H遅延)させることができる。
【0023】補正回路28からのデジタルストリーム(即ち、より詳しく述べればマルチプレクサ10からの出力)は、MPEGエンコーダ12(NECのuPD61050)によって受信される。このMPEGエンコーダは、ディジタルストリームをビットストリームプロセッサ14(フィリップスSAA6700H)に伝送する前に、入力デジタルストリームを圧縮するものである。上記ビットストリームプロセッサ14は、圧縮されたデジタルストリームに相応するビットストリームを記録・再生ユニット16に供給し、この圧縮されたデジタルストリームは媒体上に記録される。
【0024】図1に示す記録・再生ユニット16はカセットとして示されており、媒体がテープである実施例を表すものである。この実施例では記録・再生ユニットは、ドラムによって支持された磁気ヘッドを有しており、この磁気ヘッドは、例えば、D−VHS規格に従い、テープ上の斜めのトラック上で磁気信号を記録・再生する。
【0025】可能なバリエーションによれば、記録・再生ユニット16は、光学ディスク上で読取り及び書込みする光学ピックアップ、又は、ハードディスクドライブ(HDD)、又は(例えばスチルピクチュアを記録するための)フラッシュメモリであってもよい。
【0026】ビットストリームプロセッサ14及び記録・再生ユニット16は、媒体インターフェース30を規定するものであり、この媒体インターフェース30は、圧縮されたデジタルストリームを媒体から読み出し、圧縮されたデジタルストリームを媒体上に書き込むことができる。前述のように、書き込むべき(即ち記録すべき)デジタルストリームは、MPEGエンコーダ12により生成される。媒体から読み出された(即ち、再生された)圧縮デジタルストリームは、SGS−Thomson ST15500のような複合MPEGデコーダ・ビデオエンコーダ18に伝送され、この複合MPEGデコーダ・ビデオエンコーダ18は、スイッチ22にアナログビデオ信号(CVBS)を出力する。
【0027】スイッチ22はマイクロプロセッサ20により制御され、スイッチ22からビデオレコーダの出力コネクタ24へどのビデオ信号を出力すべきか(一般に観測のためディスプレイに伝送される)が選択される。入力コネクタ2に入力されたビデオ信号が記録される間、スイッチ22はビデオ信号を出力するので、記録の間はビデオ信号を観測できる。媒体からビデオ信号を再生する場合は、スイッチ22は複合MPEGデコーダ・ビデオエンコーダ18により生成されたビデオ信号を出力する。
【0028】マイクロプロセッサ20は、また、ビデオレコーダの出力線26上に、イメージ(一般的には文字)を表すOSD信号を出力し、それらの信号は、出力コネクタ24上のビデオ信号により表されるバックグラウンドビデオシーケンスに重畳されるべきものである(OSDはOn−Screen Displayを表す)。これらの出力線26は、簡潔さのため図1では単一の線として示されているが、3つのカラー信号(R,G,B:赤、緑、青)、及びカラー信号をいつバックグラウンドビデオ信号上に重畳すべきかを指示する高速ブランキング信号からなる。
【0029】マイクロプロセッサ20は、遠隔制御受信機29を介してリモートコントローラ30からの信号を受け取ることができる。これにより、ビデオレコーダのユーザは、命令をマイクロプロセッサ20へ、例えばOSD信号としてディスプレイに伝送されるメニューを介して、伝送できる。
【0030】もちろん、マイクロプロセッサ20は、ビデオレコーダのいずれの部分にも多数の接続部を有し、特に、図1に示す部分へ多数の接続部を有する。しかし、図1においては、本発明をより分かり易く明瞭にするため、すべての接続部が表示されているわけではない。
【0031】補正回路28が動作する仕方(即ち2H遅延を発生するか否か)は、OSDとしてディスプレイされるメニューを介してマイクロプロセッサ20により制御される。これを目標として、マイクロプロセッサ20は、OSDとして(出力線26上に)“RECORDING OPTIONS:VHS CORRECTION”メッセージを表示できるようにプログラミングされている。ここで、前記メッセージには、VHS補正モードが選択されたときには“ON”という語が続き、VHS補正モードが選択されないときには“OFF”という語が続く。
【0032】2つのモード間の切り換えは、ユーザがリモートコントローラ30上のキーを押圧することによりトリガされる。その際マイクロプロセッサ10は、選択に従って補正回路28のマルチプレクサ10を制御する。VHS補正モードにある場合、マルチプレクサ10は、デマルチプレクサ6からのデジタルストリームにおける輝度バイトをラインバッファ8からの第2の輝度ストリームと置換することにより生成されたデジタルストリームを出力する。VHS補正モードが選択されない場合は、マルチプレクサ10はデマルチプレクサ6から受け取ったデジタルストリームをなんらの変更を加えずに出力する。
【0033】入力コネクタ2で受信されるCVBS信号がVHS VCRから生成される場合、又は、S−ビデオ信号がS−VHSマシンから受信される場合、VHS補正モードを使用すべきである。この場合、クロミナンス信号の2H遅延(本願明細書の導入説明部分において説明した理由により行われる)が補正回路28により補正され、したがってビデオシーケンスは元のシーケンスと同じものになる。
【0034】CVBS信号のソースがVHS(又はS−VHS)マシンでない場合、輝度信号に遅延が導入されないようにするため、VHS補正を選択すべきでない。
【0035】本発明の第2の実施例が図2に示されている。図2には、VHS規格に従ってテープを記録再生できるビデオカセットレコーダ(VCR)の主要な構成要素が示されている。
【0036】VCRは、CVBSを受け取るための入力コネクタ102を有する。入力コネクタ102は、第1のスイッチ103を介してビデオデコーダ104に接続できる。
【0037】第1の実施例に関して述べたように、CVBS信号を受け取るビデオデコーダ104は、ITU−656規格により相応の4:2:2デジタルストリームを出力する。
【0038】そして、ビデオデコーダ104からの4:2:2デジタルストリームは補正回路128を通過し、補正回路128は、マイクロプロセッサからのコマンドに依存して輝度情報(輝度を表す、4:2:2デジタルストリームのバイト)に2ライン遅延(2H遅延)、4ライン遅延(4H遅延)を生じさせるか、又は遅延を生じさせない。本実施例の補正回路128及び第1の実施例の補正回路28は、4H遅延モードの第1のラインバッファに直列的に接続された第2のFIFOラインバッファを備えていることを除外すれば同一である。
【0039】つぎに、補正回路128からの4:2:2デジタルストリーム出力は、ビデオエンコーダ118により再びCVBS信号に符号化され、第2のスイッチ119を介してVHS処理ユニット114に伝送される。このようにして、CVBS信号は、VHS処理ユニット114からの信号を受け取るドラムユニット116によりVHS規格に従ってテープ上に記録できる。
【0040】このような構成を有するVCRは3つの可能なモードに従って動作可することができる。
【0041】クロミナンス遅延補正のない通常動作モード;このモードでは、補正回路128は、入力された4:2:2デジタルストリームに遅延を生じない。
【0042】2H遅延モード;このモードでは、補正回路128は、輝度情報に対して2ラインの持続時間の遅延を生じさせ、この2H遅延モードは、VHSテープを再生する他のVCRから来るCVBS信号(この最後の信号は、輝度に比べてクロミナンスの2ライン遅延を有する)を記録するため、又は、例えばチューナからの元のCVBS信号(なんらのクロミナンス遅延のない)を「事前補正された」VHSテープとして記録するため使用できるものである。
【0043】4H遅延モード;このモードでは、補正回路128は、輝度情報に対して4ラインの持続時間の遅延を生じさせ、この4H遅延モードは、「事前補正された」VHSテープとして他のVCRにおけるVHSテープから再生されたCVBS信号を記録するために使用することができる。
【0044】「事前補正された」VHSテープは、本発明により導入された新規なコンセプトであり、この新規なコンセプトは、輝度情報が元のビデオシーケンスに比べて2ライン遅延でテープ上に記録されることを意味する。この輝度遅延は、VHS信号が再生される際に生成される従来のクロミナンス遅延により補償される。このようにして、従来のVCRにより再生される「事前補正された」VHSテープは、元のビデオシーケンスとは対照的に、輝度とクロミナンスとの間の遅延を呈しないものとなる。
【0045】所定のテープが「事前補正された」ものであるとの情報は、テレビ多重文字放送のフォーマットにより垂直帰線消去期間(VBI)内にテープ上に記録することができる。
【0046】もちろん、VCRはVHSテープを再生することもできる。ドラムユニット116及びVHS処理ユニット114はCVBS信号を第1のスイッチ103に出力する。本願明細書の導入部分において説明したように、VHS処理ユニット114は、テープ上に記録されるビデオシーケンスとは対照的に、スイッチ103へ出力されるCVBS信号にライン遅延を生成する。
【0047】つぎに、第1のスイッチ103がVHS処理ユニット114の出力側をビデオデコーダ104の入力側に接続し、テープから再生されたCVBS信号は4:2:2デジタルストリームに変換される。それから、4:2:2デジタルストリームは、補正回路128(これは理論的には上記3つのモードのうちのいずれに従っても動作可能)を通ってビデオエンコーダ118に渡され、ビデオエンコーダ118がこの4:2:2デジタルストリームを再びCVBS信号に変換し、このCVBS信号は、第2のスイッチ119を介して出力コネクタ124に伝送される。
【0048】一般に、テープ再生の際には、2つのモードしか使用されない。通常モードは、例えば「事前補正された」VHSテープを再生する際に使用することができる。というのも、(前述のように)VHS処理ユニットの出力側では、輝度情報とクロミナンス情報との間に遅延が存在しないからである。2H遅延モードは、第1の実施例に関して説明したように、2Hクロミナンス遅延を除去するために事前に従来の手法で記録されたVHSテープを再生する際に使用することができる。
【0049】上述のことから明らかなように、第1のコネクタ103は、マイクロプロセッサによる制御によって、記録の間は入力コネクタ102をビデオデコーダ104に接続し、再生(プレイバックとも称される)の間はVHS処理ユニット114の出力側をビデオデコーダ104に接続する。
【0050】第2のコネクタ119は、マイクロプロセッサによる制御によって、記録の間はビデオエンコーダ118の出力側をVHS処理ユニット114の入力側に接続し、プレイバックの間はビデオエンコーダ118の出力側を出力コネクタ124に接続する。
【0051】本発明の第3実施例を図3に示す。本発明は、VHS及びD−VHSの双方の規格に従って記録再生できるVCRにおいて実施される。
【0052】VCRは、CVBS信号を受け取るための入力コネクタ202とフロントエンド回路201(チューナ及び復調回路を含む)とを有する。このようなフロントエンド回路は、上記の実施例においては言及されていないが、もちろん本発明のビデオ装置は、CVBS信号の別のソースとしてフロントエンド回路を有することができる。
【0053】VCRはVHS処理ユニット215を有しており、このVHS処理ユニット215は、ドラムユニット216により読み出されるVHSテープから再生されたCVBS信号を出力することができる。
【0054】第1のアナログスイッチ203は、それぞれフロントエンド回路201、入力コネクタ202又はVHS処理ユニット215からCVBS信号を受け取るための3つの入力側を有する。第1のアナログスイッチ203において選択された入力は、ビデオデコーダ204に出力され、このビデオデコーダ204は、選択されたCVBS信号を4:2:2デジタルストリームに変換し、これを補正回路228に伝送する。
【0055】補正回路228は、第2の実施例の補正回路128と同じものである。したがって、補正回路128からの4:2:2デジタルストリームは、受け取ったストリームと同じであるか、又は受け取ったストリームに比べて2又は4ライン持続時間だけ遅延された輝度バイトを有することができる。
【0056】つぎに、補正回路228の8ビット出力バスがMPEGエンコーダ212に接続され、このMPEGエンコーダ212は、第1のデジタルスイッチ225を介してビットストリームプロセッサ214が受け取るべきMPEGストリームを生成する。ビットストリームプロセッサ214は、ドラムユニット216と共働して、D−VHS規格に従ってテープ上にMPEGストリームを記録する。
【0057】また、ビットストリームプロセッサ214は、第2のデジタルスイッチ227を介して複合MPEGデコーダ・ビデオエンコーダ218のMPEGデコーダ部分221に接続された出力バスも有している。複合MPEGデコーダ・ビデオエンコーダ218のビデオエンコーダ部分223は、第2のアナログスイッチ219に接続されており、この第2のアナログスイッチ219により、ビデオエンコーダ223からのCVBS信号を出力コネクタ224又はVHS処理ユニットの入力側に伝送することができる。
【0058】最後に、第1のデジタルスイッチ225は、第2のデジタルスイッチ227の別の入力側に接続された別の出力側を有する。
【0059】第1のデジタルススイッチ225がMPEGデコーダ212をビットストリームプロセッサ214に接続し、第2のデジタルスイッチ227がビットストリームプロセッサ214を複合MPEGデコーダ・ビデオエンコーダ218に接続した場合、ビデオプロセッサは、まさに第1の実施例に関して説明したとおりに動作する。そのとき、第1のアナログスイッチ203は、CVBS信号をフロントエンド回路20から、又は入力コネクタ202から選択できる(ドラムユニット216が既にD−VHS記録又はプレイバックに使用されているので、VHS処理回路ユニット215からは選択されない)。第2のアナログスイッチ219は、複合MPEGデコーダ・ビデオエンコーダ218の出力側を出力コネクタ224に接続する。
【0060】第1のデジタルスイッチ225がMPEGデコーダ212を第2のデジタルスイッチ227に接続し、第2のデジタルスイッチ227が第1のデジタルスイッチ225を複合MPEGデコーダ・ビデオエンコーダ218に接続した場合(したがって、MPEGデコーダ212はMPEGエンコーダ部分221に接続される)、ビデオレコーダはまさに第2の実施例の記載において説明したとおりに動作する。
【0061】可能なバリエーションとしては、MPEGエンコーダ212が、第1のデジタルスイッチ225とビットストリームプロセッサ214との間を動くことができ、MPEGデコーダ部分221が、ビットストリームプロセッサ214、第2のデジタルスイッチ225との間を動くことができるようにしてもよい。このバリエーションでは、第1及び第2のデジタルスイッチ225、227は、4:2:2デジタルストリーム(MPEGストリームの代わりに)を伝えるが、動作原理は同じままである。
【0062】留意すべきことには、第2、第3の実施例においては本発明に関連しない幾つかの部分を分かり易さのため省いてある。例えば、記録の間観測を可能にするスイッチ22(図1)は、図2及び3では図示されていない。もちろん、同じ特徴は第2、第3実施例においても実現される。
【0063】以上VHS及びCVBS規格を参照して説明してきたが、以上のことは、S-VHS及びS-ビデオ規格についても成立つ。というのも、上述の種々のビデオエンコーダ及びビデオデコーダもまたこのような規格に対応できるからである。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013