米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> エヌイーシーシステムテクノロジー株式会社

発明の名称 2重化BIOSの制御方法と装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−316582(P2003−316582A)
公開日 平成15年11月7日(2003.11.7)
出願番号 特願2002−122425(P2002−122425)
出願日 平成14年4月24日(2002.4.24)
代理人 【識別番号】100080816
【弁理士】
【氏名又は名称】加藤 朝道
【テーマコード(参考)】
5B018
5B076
【Fターム(参考)】
5B018 GA04 HA03 HA13 HA35 KA02 KA14 NA06 QA11 RA12 
5B076 BB17 EA12 EB02
発明者 佐藤 伸司
要約 課題
BIOSのアップデートに伴いBIOSを書き換えた時、書き換え失敗等でBIOSが全く動けない状態でも、コンピュータが立ち上がらない状態を回避する方法と装置の提供。

解決手段
コンピュータは、複数のフラッシュROM16、17に複数のBIOSを有し、コンピュータを起動する場合に、複数のBIOSの中の何れかのBIOSを選択するBIOS選択モジュール15を有し、BIOS選択モジュール手段15は、BIOSの動作の正当性を判断する手段23と、再起動でBIOSの選択を変更する手段24、及び、コンピュータを起動するBIOSを固定的に選択する手段22を有する。
特許請求の範囲
【請求項1】基本入出力システム(Basic Input Output System;「BIOS」という)をそれぞれ記憶する複数の記憶手段と、前記複数の記憶手段に記憶されるBIOSの中のいずれか一つを選択する選択手段と、BIOSの切替えを前記選択手段に指示する第1の制御手段と、予め定められたBIOSを、固定的に選択するように、前記選択手段に指示する第2の制御手段と、前記選択手段が、前記第1の制御手段からの指示と前記第2の制御手段からの指示のいずれかに基づき、BIOSを選択するかを決定する第3の制御手段と、を備え、前記選択手段で選択されたBIOSがロードされて起動が行われる、ことを特徴とする情報処理装置。
【請求項2】前記BIOSが正当なものであるか判定する判定手段を備え、前記第1の制御手段は、前記判定手段で、前記BIOSが正当でないことが検出された場合に、BIOSの切替えを、前記選択手段に指示する、ことを特徴とする請求項1に記載の情報処理装置。
【請求項3】、前記判定手段において、前記BIOSが正当でないことが検出された場合に、システムをリセットし、再起動する制御を行う、ことを特徴とする請求項2に記載の情報処理装置。
【請求項4】前記第2の制御手段は、記憶部に予め記憶されている設定情報を参照し、前記第1の設定情報で指定されているBIOSを、固定的に選択するように、前記選択手段に指示し、前記記憶部に記憶される前記設定情報を変更する手段を備えている、ことを特徴とする請求項1に記載の情報処理装置。
【請求項5】前記第3の制御手段は、記憶部に予め記憶されている設定情報であって、前記第1の制御手段からの指示と前記第2の制御手段からの指示のいずれかを前記選択手段で有効とするかを決定する設定情報(「選択手段情報」という)を参照して、前記選択手段情報に基づき、選択手段信号を、前記選択手段に対して出力し、前記選択手段は、前記選択手段信号に基づき、前記第1の制御手段又は前記第2の制御手段よって指示されたBIOSを選択し、前記記憶部に記憶される選択手段情報を変更する手段を備えている、ことを特徴とする請求項1又は4に記載の情報処理装置。
【請求項6】前記設定情報は、前記BIOSの設定処理、及び、前記BIOSの書き換えプログラムによって変更される、ことを特徴とする請求項4又は5に記載の情報処理装置。
【請求項7】前記設定情報は、不揮発性のランダムアクセスメモリに記憶される、ことを特徴とする請求項4又は5に記載の情報処理装置。
【請求項8】前記BIOSを記憶する記憶手段が、フラッシュ型の電気的に消去及び書き換え可能な読み出し専用メモリよりなる、ことを特徴とする請求項1乃至7のいずれか一に記載の情報処理装置。
【請求項9】基本入出力システム(Basic Input Output System;「BIOS」という)をそれぞれ格納する、フラッシュ型の電気的に消去可能及び書き換え可能な読み出し専用メモリ(「フラッシュメモリ」という)を複数備え、前記複数のフラッシュメモリに格納されるBIOSのうちの一つを選択するBIOS選択回路と、記憶部に予め設定されたフラッシュメモリ番号情報に基づき、予め定められたフラッシュメモリに格納されているBIOSを、固定的に、選択するように、前記BIOS選択回路に対して、フラッシュメモリ選択信号に出力するBIOS固定設定制御手段と、監視手段により、BIOSが正常動作していないことが検出された場合、前記監視手段から出力される切替信号を受けて、BIOSを切替えるように、前記BIOS選択回路に対して、フラッシュメモリ選択信号に出力するBIOS切替制御手段と、前記記憶部に予め設定された選択手段情報に基づき、前記BIOS選択回路において、前記選択手段制御手段と前記BIOS切替制御手段からのフラッシュメモリ選択信号のいずれかに基づき、使用するBIOSを選択するかを決定するための選択手段信号を、前記BIOS選択回路に対して、出力する選択手段制御手段と、を備え、前記BIOS選択回路は、前記選択手段制御手段からの前記選択手段信号に基づき、前記選択手段制御手段又は前記BIOS切替制御手段からのフラッシュメモリ選択信号で指定されたフラッシュメモリをイネーブル状態として、前記フラッシュメモリのBIOSを選択し、メモリへのロードを行う、ことを特徴とする情報処理装置。
【請求項10】前記情報処理装置の電源投入により、前記選択手段制御手段は、前記記憶部に予め格納された選択手段情報を読み込み、前記選択手段情報に基づき、前記選択手段信号を、前記BIOS選択回路に出力し、前記BIOS固定設定制御手段は、前記記憶部に格納されたフラッシュメモリ番号情報を読み出し、起動時に使用するBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記BIOS選択回路に対して出力し、前記BIOS切替制御手段は、ハードウエア起動時に、前記監視手段から出力される切替信号を受け取った場合に、現在選択されているBIOSとは別のBIOSへの切替を行うために、選択したBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記BIOS選択回路に対して出力し、前記BIOS選択回路は、前記BIOS固定設定制御手段から供給されたフラッシュメモリ選択信号と、前記BIOS切替制御手段より供給されたフラッシュメモリ選択信号の中から、前記選択手段制御手段より供給された前記選択手段信号を基に、いずれのフラッシュメモリ選択信号を用いるか決定する、ことを特徴とする請求項9記載の情報処理装置。
【請求項11】起動するBIOSが決定された後、対応する前記フラッシュメモリのBIOSは前記BIOS選択回路を介してメモリに転送されて展開されてCPUで実行され、BIOSが正常に動作できない場合に、異常を検出した前記監視手段は、前記BIOS切替制御手段に対して、切替信号を出力するとともに、ハードウェアに対してリセット信号を出力し、前記監視手段から切替信号を受信した前記BIOS切替制御手段は、前記BIOS選択回路に対して、別のBIOSに切り替えるように制御する、ことを特徴とする請求項9又は10記載の情報処理装置。
【請求項12】表示装置のBIOSセットアップ画面において、前記記憶部に格納されている選択手段情報とフラッシュメモリ番号情報を読み出し表示し、前記BIOSセットアップ画面で変更された選択手段情報とフラッシュメモリ番号情報を、前記記憶部に書き込む処理を、前記BIOSプログラムが行う、ことを特徴とする請求項9乃至11のいずれか一に記載の情報処理装置。
【請求項13】前記BIOS書込みプログラムが、BIOSの書込み時に、前記記憶部に格納されている選択手段情報とフラッシュメモリ番号情報を読み出し、システムの立ち上げで用いられているBIOSが格納されているフラッシュメモリ番号、新たにBIOSを書き込んだフラッシュメモリの番号を表示装置の画面に表示し、その後、変更された選択手段情報とフラッシュメモリ番号情報を、前記記憶部に書き込む、ことを特徴とする請求項9乃至12のいずれか一に記載の情報処理装置。
【請求項14】前記監視手段が、ウオッチドッグタイマーを備えていることを特徴とする請求項9又は10に記載の情報処理装置。
【請求項15】前記選択手段制御手段、前記BIOS固定設定制御手段、前記BIOS切替制御手段の少なくとも1つが、ファームウエアで構成されている、ことを特徴とする請求項9記載の情報処理装置。
【請求項16】前記ファームウエアが、前記フラッシュメモリのBIOSを読み込み、誤り検出を行うことで、BIOSの正当性を判定する、ことを特徴とする請求項15記載の情報処理装置。
【請求項17】基本入出力システム(Basic Input Output System;「BIOS」という)を少なくとも2つの記憶手段に記憶している情報処理装置の2重化BIOSの制御方法であって、前記各記憶手段に記憶されるBIOSの中のいずれか一つを選択する選択手段に対して、BIOSの切替えを指示する第1のステップと、設定情報に基づき、予め定められた特定のBIOSを固定的に選択するように、前記選択手段に対して、指示する第2のステップと、前記第1、第2のステップのうちのいずれの指示に基づき、前記選択手段がBIOSを選択するかを決定する第3のステップと、前記決定に従い、前記選択手段が、前記各記憶手段に記憶されるBIOSの中の一つを選択する第4のステップと、を有し、前記選択手段で選択されたBIOSがロードされて起動される、ことを特徴とするBIOSの制御方法。
【請求項18】前記BIOSが正当なものであるか判定するステップを有し、前記BIOSが正当でないことが検出された場合に、前記第1のステップにおいて、BIOSの切替えを、前記選択手段に指示する、ことを特徴とする請求項17に記載のBIOSの制御方法。
【請求項19】、前記BIOSが正当でないことが検出された場合に、システムをリセットし、再起動する制御を行う、ことを特徴とする請求項18に記載のBIOSの制御方法。
【請求項20】前記第2のステップにおいて、記憶部に予め記憶されている設定情報を参照し、前記設定情報で指定されているBIOSを、固定的に選択するように、前記選択手段に指示し、前記記憶部に記憶される前記設定情報は、変更自在とされている、ことを特徴とする請求項17に記載のBIOSの制御方法。
【請求項21】前記第3のステップでは、記憶部に予め記憶されている設定情報であって、前記第1のステップと前記第2のステップからの指示のいずれかを前記選択手段で有効とするかを決定する設定情報(「選択手段情報」という)に基づき、選択手段信号が、前記選択手段に対して出力され、前記記憶部に記憶される前記選択手段情報は、変更自在とされている、ことを特徴とする請求項17又は20に記載のBIOSの制御方法。
【請求項22】前記設定情報は、前記BIOSの設定処理、及び、前記BIOSの書き換えプログラムによって、変更される、ことを特徴とする請求項20又は21に記載のBIOSの制御方法。
【請求項23】基本入出力システム(Basic Input Output System;「BIOS」という)を記憶する、フラッシュ型の電気的に消去可能及び書き換え可能な読み出し専用メモリ(「フラッシュメモリ」という)を、複数有する情報処理装置のBIOSの制御方法であって、前記複数のフラッシュメモリに記憶されるBIOS中のいずれか一つを選択手段で選択するにあたり、予め記憶部に設定された情報に基づき、予め定められた前記フラッシュメモリに格納されているBIOSを、固定的に、選択するように、前記選択手段に通知する第1の制御手段からの指示を有効とするか、ハードウエアの監視手段による監視結果に基づき、BIOSを切替えるように、前記選択手段に通知する第2の制御手段からの指示を有効とするかを、第3の制御手段が、予め記憶部に設定されている選択手段情報に基づき、決定するステップを有し、前記選択手段では、前記ステップでの決定に基づき、前記第1又は第2の制御手段より指定されたフラッシュメモリのBIOSを選択するステップと、前記選択されたBIOSが前記情報処理装置のメモリにロードされ起動される、ことを特徴とするBIOSの制御方法。
【請求項24】前記情報処理装置のハードウェアに電源が投入されると、前記第3の制御手段が、前記記憶部に予め格納された選択手段情報を読み込み、選択手段信号を前記選択手段に出力するステップと、前記第1の制御手段は、前記記憶部に格納された、フラッシュメモリの番号情報を読み出し、起動時に使用するBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記選択手段に出力するステップと、前記第2の制御手段は、ハードウエア起動時に、前記監視手段から出力される切替信号を受け取ると、現在選択されているBIOSとは別のBIOSを選択し、該選択したBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記選択手段に出力するステップと、前記選択手段は、前記第1の制御手段から供給されたフラッシュメモリ選択信号と、前記第2の制御手段より供給されたフラッシュメモリ選択信号の中から、前記第3の制御手段より供給された選択手段情報を基に、いずれのフラッシュメモリ選択信号を用いるかを決定するステップと、を有する、ことを特徴とする請求項23に記載のBIOSの制御方法。
【請求項25】起動するBIOSが決定された後、対応する前記フラッシュメモリのBIOSが、前記選択手段を介して、前記情報処理装置のメモリに転送されて展開されてCPUで実行されるステップと、BIOSが正常に動作できない場合には、前記監視手段が、異常を検出し、前記監視手段は、前記第2の制御手段に対し、切り替え信号を出力するとともに、ハードウェアに対してリセット信号を出力するステップと、前記監視手段から切り替え信号を受信した第2の制御手段は、前記選択手段に対して、別のBIOSに切り替えるように制御するステップと、を有する、ことを特徴とする請求項23又は24に記載のBIOSの制御方法。
【請求項26】前記BIOSが、表示装置のBIOSセットアップ画面において、前記記憶部に格納されている選択手段情報と、フラッシュメモリ番号情報を読み出して表示するステップと、前記BIOSが、前記セットアップ画面で変更された選択手段情報とフラッシュメモリ番号情報を前記記憶部に書き込むステップと、を有する、ことを特徴とする請求項23に記載のBIOSの制御方法。
【請求項27】前記BIOS書込みプログラムが、BIOSの書込み時に、前記記憶部に格納されている選択手段情報とフラッシュメモリ番号情報を読み出し、立ち上げで用いられているBIOSが格納されているフラッシュメモリ番号、新たにBIOSを書き込んだフラッシュメモリ番号を表示装置の画面に表示するステップと、前記BIOS書込みプログラムが、その後、前記画面で、変更された選択手段情報とフラッシュメモリ番号情報を前記記憶部に書き込むステップと、を有する、ことを特徴とする請求項23又は26に記載のBIOSの制御方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、情報処理装置に関し、特に、基本入出力システムプログラム(BasicInput Output System :「BIOS」という)を格納する記憶手段を有する情報処理装置に関する。
【0002】
【従来の技術】BIOSは、一般に、コンピュータ起動時に、中央処理装置(Central Processing Unit:以下「CPU」という)により実行され、コンピュータのハードウェアの初期化、入出力装置の初期化、オペレーティングシステム(Operating System:以下「OS」という)のロードを行うシステム固有のプログラムであり、書き換え可能なフラッシュROM(一括消去可能な電気的に消去及びプログラム可能なROM、「フラッシュメモリ」あるいは、「フラッシュEERROM」ともいう)に格納される。
【0003】BIOSは、例えば、・コンピュータ・BIOS機能の拡張を行う場合、・ハードウェア変更に伴ってBIOSの変更が必要な場合、・新規ハードウェア、OSをサポートする場合等に、書き換えが行われる。
【0004】コンピュータにおいて、BIOSの書き換えに失敗した場合には、BIOSを格納したフラッシュROMを交換しないと、コンピュータは立ち上がらない可能性がある。
【0005】また、コンピュータにおいて、ハードウェア変更に伴ってBIOSの書き換えを行う場合には、ハードウェアの変更と、BIOSの書き換えとを同期して行う必要があり、BIOSを書き換えた後は、ハードウェアを変更するまで、コンピュータの立ち上げは出来ない。
【0006】BIOSの書き換え失敗によるシステム・ダウン、あるいは保守・交換によるシステム・オフの時間の長時間化は、特に、高い稼働率が要求されるサーバーシステムで使用されるコンピュータにとっては、致命的な問題であり、回避されるべきである。
【0007】この問題を回避するために、従来より様々な対策が講じられている。BIOSの二重化またはバックアップを行うコンピュータも知られており、例えば特開平9−330272号公報には、BIOSをフラッシュメモリ内に格納している情報処理装置において、BIOSを格納したバックアップROMをフラッシュメモリとは別に備え、フラッシュメモリと、バックアップROMを切替えることにより、フラッシュメモリを書き替える手段を備え、フラッシュメモリ内のBIOSプログラムが破壊しても、バックアップROMによるブートにより、フラッシュメモリ内のBIOSプログラムの修復を行うことができるようにしたBIOS制御方式が開示されている。
【0008】別の刊行物として、例えば特開2001−109629号公報には、CPUのブートプログラムが記憶された第1のブートROMと、CPUのブートプログラムが記憶された第2のブートROMと、を有し、電源オン時、CPUが第1のブートROMから読み出したブートプログラムにより正常にブートできたか否かを判断する判断手段と、CPUが正常にブートできなかった場合、第2のブートROMからブートプログラムを読み出すようにした制御方法が開示されている。さらに、例えば特開平10−149317号公報には、情報処理実行用のプログラムを格納する第1の格納領域と、復旧用の第2の記憶領域とを有する書き換え自在なメモリと、第1の格納領域の書き換え後に、この第1の格納領域から情報処理実行用プログラムを順次読み出して実行する情報処理手段と、情報処理実行プログラムの実行の正常性を判定する判定手段と、判定手段が異常を示すとき、メモリのプログラム読み出し領域を、第1の格納領域から第2の格納領域に切り換えるように指示する切換え指示手段を備えた情報処理装置が開示されている。
【0009】
【発明が解決しようとする課題】従来のシステムは、下記記載の問題点を有している。すなわち、情報処理装置では、BIOSデータが正常であるか否かを判断する手段として、BIOS自身でのチェックサム(checksum)の計算を使用しており、BIOSが全く動けない時には、BIOSデータが正常であるか否かの判断も出来ない。
【0010】また、BIOSデータが正常であっても、コンピュータのハードウェアとの組み合わせによる問題で、立ち上がらない場合には、その異常を検出することが出来ない。
【0011】そして、BIOSの書き換え時に発生する様々な書き換えの失敗により、コンピュータが立ち上がらない可能性は、相変わらず、残されたままである。
【0012】さらに、ハードウェアの変更に伴いBIOS変更を行う場合には、ハードウェアの変更に同期してBIOSの書き換えを行うことが必要とされており、保守・交換が終了するまでの間は、システムの運用は出来ない。
【0013】したがって、本発明は上記問題点に鑑みて創案されたものであって、本発明が解決する課題は、BIOSの書き換えに伴う、システムの信頼性、運用効率、保守性を向上する装置、方法を提供することにある。
【0014】より具体的には、本発明は、ハードウェア変更に伴いBIOS変更を行う場合に、ハードウェアの変更とBIOSの書き換え同期させる必要性を無くし、保守・交換時の作業時間を短縮し、システムの保守性を向上する装置、方法を提供することもその課題としている。
【0015】また本発明は、BIOSの書き換えが失敗した場合でもコンピュータを立ち上げ可能とし、ハードウェアとの組み合わせにより、コンピュータが立ち上がらない状態でも、BIOSを切り替えてコンピュータを立ち上げることを可能にし信頼性を向上する装置、方法を提供することもその課題としている。
【0016】
【課題を解決するための手段】前記課題の少なくとも1つを解決するため本発明の一のアスペクトに係る装置は、基本入出力システム(「BIOS」という)をそれぞれ記憶する複数の記憶手段と、前記複数の記憶手段に記憶されるBIOSの中のいずれか一つを選択する選択手段と、BIOSの切替えを前記選択手段に指示する第1の制御手段と、予め定められたBIOSを、固定的に選択するように、前記選択手段に指示する第2の制御手段と、前記選択手段が、前記第1の制御手段からの指示と前記第2の制御手段からの指示のいずれかに基づき、BIOSを選択するかを決定する第3の制御手段と、を備え、前記選択手段で選択されたBIOSがロードされて起動が行われる構成とされている。本発明において、前記BIOSが正当なものであるか判定する判定手段を備え、前記第1の制御手段は、前記判定手段で、前記BIOSが正当でないことが検出された場合に、BIOSの切替えを、前記選択手段に指示する。
【0017】また本発明の別のアスペクトに係る方法は、BIOSを少なくとも2つの記憶手段に記憶している情報処理装置の2重化BIOSの制御方法であって、前記各記憶手段に記憶されるBIOSの中のいずれか一つを選択する選択手段に対して、BIOSの切替えを指示する第1のステップと、設定情報に基づき、予め定められた特定のBIOSを固定的に選択するように、前記選択手段に対して、指示する第2のステップと、前記第1、第2のステップのうちいずれのステップでの指示に基づき、前記選択手段がBIOSを選択するかを決定する第3のステップと、前記決定に従い、前記選択手段が、前記各記憶手段に記憶されるBIOSの中の一つを選択する第4のステップと、を有し、前記選択手段で選択されたBIOSがロードされて起動される。
【0018】[発明の概要]本発明は、BIOSを記憶する複数の不揮発性の記憶手段と、コンピュータを起動する場合に、複数のBIOSの中のいずれか1つのBIOSを選択する手段と、を有し、BIOSを選択する手段は、BIOSの動作の正当性を判断する手段による判断に基づき再起動によってBIOSの選択を変更する手段と、BIOSを、固定的に選択する手段と、を有し、BIOSを選択する2つの手段のいずれかを有効にする手段を有する。
【0019】本発明において、コンピュータ内には、複数のBIOSが存在し、コンピュータを立ち上げる時に使用するBIOSは、BIOSを選択する手段により決定される。起動時に選択されたBIOSは、BIOSの正当性を判断する手段により、その正当性が確認され、BIOSが正当で無いと判断された場合には、BIOSの選択を変更する手段が、別のBIOSを選択し、コンピュータの再起動を行う。
【0020】また、本発明において、コンピュータを起動するBIOSを固定的に選択する手段は、毎回同じBIOSを選択し、コンピュータの起動を行う。
【0021】本発明において、BIOSを選択する手段は、BIOSを選択する前記2つの手段のうち有効になっている選択手段に従って、立ち上げ時に使用するBIOSを決定する。
【0022】本発明において、BIOSを選択する手段において、前記2つの手段の何れを有効にするかを選択する手段は、外部から設定する手段を有し、BIOSの設定処理、及びBIOS書き換えプログラムで設定される。
【0023】
【発明の実施の形態】本発明の実施の形態について説明する。本発明は、その好ましい一実施の形態において、基本入出力システム(BIOS)をそれぞれ記憶する、複数の、一括消去型の電気的に消去及び書き換え可能な読み出し専用メモリ(フラッシュEEPROM、フラッシュメモリ、あるいはフラッシュROMという)(図2の16、17)と、前記複数のフラッシュメモリにそれぞれ記憶されるBIOSの中のいずれか一つを選択する選択手段(図2の26)と、前記選択手段(図2の26)でBIOSを選択する場合に、予め記憶部(図2の25)に設定されたフラッシュメモリ番号情報(図2の252)に基づき、予め定められた前記フラッシュメモリに格納されているBIOSを、固定的に、選択するように、前記選択手段(図2の26)に指示する第1の制御手段(図2の22)と、前記選択手段でBIOSを選択する場合、ハードウエアの監視手段(図2の23)による監視結果に基づき、BIOSを切替えるように、前記選択手段(図2の26)に指示する第2の制御手段(図2の24)と、前記選択手段(図2の26)において、前記第1、第2の制御手段からの指示のいずれを有効とするかを、予め記憶部(図2の25)に設定されている選択手段情報(図2の251)に基づき、決定する第3の制御手段(図2の21)とを備え、前記選択手段(図2の26)は、第3の制御手段(図2の21)からの決定に基づき、前記第1又は第2の制御手段(図2の22、23)より指定されたBIOSを選択する制御が行われる。
【0024】情報処理装置のハードウェアに電源が投入されると、第3の制御手段(図2の21)は、前記記憶部(図2の25)に予め格納された選択手段情報(図2の251)を読み込み(図3のS32)、選択手段信号を、前記選択手段(図2の26)に出力し(図3のS325)、前記第1の制御手段(図2の22)は、前記記憶部(図2の25)に格納された、フラッシュメモリの番号情報(図2の252)を読み出し(図3のS322)、起動時に使用するBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記選択手段(図2の26)に出力し(図3のS326)、前記第2の制御手段(図2の24)は、ハードウエア起動時に、監視手段(図2の23)から出力される切替信号からBIOSを選択し(図3のS323)、選択したBIOSを格納したフラッシュメモリを選択するためのフラッシュメモリ選択信号を、前記選択手段(図2の26)に出力し(図3のS327)、前記選択手段(図2の26)は、前記第1の制御手段(図2の22)から供給されたフラッシュメモリ選択信号と、前記第2の制御手段(図2の24)より供給されたフラッシュメモリ選択信号の中から、前記第3の制御手段(図2の21)より供給された選択手段信号を基に、いずれのフラッシュメモリ選択信号を用いるか決定する。
【0025】本発明において、起動するBIOSが決定された後、対応するフラッシュメモリのBIOSは、前記選択手段(図2の26)を介して、メモリ(図1の12)に転送されて展開されてCPU(図1の11)で実行され、以前に、BIOSの書き換えに失敗し、BIOSがフラッシュメモリに正常に書き込まれていず、BIOSが全く動作できない場合、あるいは、BIOSはフラッシュメモリに正常に書き込まれているが、ハードウェアとの組み合わせ問題でBIOSが全く動作できない場合には(図3のS353)、監視制御部(図2の23)が、異常を検出し(図3のS355)、前記監視制御部は、前記第2の制御手段(図2の24)に対し、切り替え信号を出力するとともに、ハードウェアに対してリセット信号を出力し、前記監視制御部(図2の24)から切り替え信号を受信した第2の制御手段は、前記選択手段に対して、別のBIOSに切り替えるように制御する。
【0026】本発明の一実施の形態において、表示装置のBIOSセットアップ画面において、前記記憶部(図2の25)に格納されている選択手段情報と、フラッシュメモリ番号情報を読み出し表示し、前記BIOSセットアップ画面で変更された選択手段情報とフラッシュメモリ番号情報を前記記憶部(図2の25)に書き込む処理を前記BIOSプログラムが行うようにしてもよい。
【0027】本発明の一実施の形態において、前記BIOS書込みプログラムが、BIOSの書込み時に、前記記憶部(図2の25)に格納されている選択手段情報とフラッシュメモリ番号情報を読み出し、システムの立ち上げで用いられているBIOSが格納されているフラッシュメモリ番号、新たにBIOSを書き込んだフラッシュメモリの番号を表示装置の画面に表示し、その後、変更された選択手段情報とフラッシュメモリ番号情報を、前記記憶部(図2の25)に書き込むようにしてもよい。
【0028】本発明の別の実施の形態において、前記第1乃至第3の制御手段が、ファームウエアで構成してもよい。前記ファームウエアが、前記フラッシュメモリのBIOSを読み込み、誤り検出を行うことで、BIOSの正当性を判定する構成としてもよい。
【0029】
【実施例】上記した実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。図1は、本発明の一実施例の情報処理装置の構成を示す図である。図1において、本実施例においては、CPU11、メモリ12、チップセット13、IOコントローラ14は、システムバス18を介してBIOS選択モジュール15と接続されている。
【0030】BIOS選択モジュール15配下のフラッシュROM16及びフラッシュROM17には、BIOS160、BIOS170がそれぞれ格納されている。
【0031】BIOS160及びBIOS170は、情報処理装置のハードウェアの起動時に、BIOS選択モジュール15から出力される選択(Selector)信号により、フラッシュROM16及びフラッシュROM17のうちのいずれか一方が選択され、選択されたフラッシュROM中のBIOSが、メモリ12に転送されメモリ12上に展開される。メモリ12上に展開されたBIOSプログラムは、CPU11により実行され、チップセット13及びIOコントローラ14の初期化を行い、OSの起動を行う。
【0032】図2は、図1のBIOS選択モジュール15の構成の一例を示している。図2を参照すると、BIOS選択モジュール15は、BIOSセレクタ回路26と、選択手段制御部21と、BIOS固定設定制御部22と、ウオッチドッグ・タイマー(Watch Dog Timer:「WDT」とも略記される)制御部23と、BIOS切り替え制御部24と、NVRAN(Non-Volatile RAM;不揮発性のランダムアクセスメモリ)25とを備えている。
【0033】NVRAM25は、有効にするBIOS選択手段を示す選択手段情報251と、起動時に使用するBIOSを示すフラッシュROM番号情報252とを記憶している。
【0034】選択手段制御部21は、NVRAM25に格納された選択手段情報251を基に、選択手段を決定する。
【0035】BIOS固定設定制御部22は、NVRAM25に格納されたフラッシュROM番号情報252を基に、フラッシュROM16とフラッシュROM17のうちいずれのBIOSを使用するかを、固定的に決定する。
【0036】ウオッチドッグ・タイマー制御部23は、ハードウェアの起動、及びリセット(Reset)時より、ウオッチドッグ・タイマーによる監視を開始し、タイムアウトが発生した場合には、ハードウェアに対するリセット信号、及び、BIOS切り替え制御部24に対して、BIOS切り替え信号を出力する。
【0037】BIOS切り替え制御部24は、ウオッチドッグ・タイマー制御部23から出力されたBIOS切り替え信号から、フラッシュROM16とフラッシュROM17のうちいずれのBIOSを用いるかを決定する。
【0038】選択手段制御部21は、BIOSセレクタ回路26が、BIOS固定設定制御部22とBIOS切り替え制御部24のいずれの選択手段によってBIOSの選択を行うかを、選択手段信号によって、BIOSセレクタ回路26に指示する。BIOSセレクタ回路26は、BIOS固定設定制御部22、及びBIOS切り替え制御部24で決定された起動時に使用するBIOSの情報(フラッシュROM選択信号)に基づき、選択手段制御部21より入力された選択手段信号を基に、BIOS固定設定制御部22及びBIOS切り替え制御部24から出力されるフラッシュROM選択信号のいずれを用いるかを決定し、フラッシュROM16とフラッシュROM17のうち使用が決定されたフラッシュROMに対するチップイネーブル(Chip Enable)信号をアクティブ状態とし、不使用のフラッシュROMに対するチップイネーブル信号をインアクティブとする。
【0039】フラッシュROM16とフラッシュROM17は、BIOSセレクタ回路26から出力される、アクティブ状態とされたチップイネーブル信号によってチップイネーブル状態とされ、有効となるフラッシュROMが決定される。
【0040】ウオッチドッグ・タイマー制御部23は、ウオッチドッグ・タイマーを有し、公知の回路が用いられる。
【0041】図3及び図4は、本発明の一実施例を示す処理の流れ図である。図1乃至図3を参照して、本発明の一実施例の処理・動作について説明する。
【0042】情報処理装置のハードウェアに電源が投入される(図3のS31)。
【0043】図2に示すBIOS選択モジュール15において、選択手段制御部21は、NVRAM25に格納された選択手段情報251を読み込み(図3のS321)、読み込んだ選択手段情報251に対応する選択手段信号を、BIOSセレクタ回路26に出力する(図3のS325)。
【0044】BIOS固定設定制御部22は、NVRAM25に格納されたフラッシュROM番号情報252を読み出し(図3のS322)、起動時に使用するBIOSを格納したフラッシュROMを選択するためのフラッシュROM選択信号を、BIOSセレクタ回路26に出力する(図3のS326)。
【0045】BIOS切り替え制御部24は、ハードウェア起動時に、ウオッチドッグ・タイマー制御部23から出力されるBIOS切替信号から、BIOSを選択し(図3のS323)、選択したBIOSを格納したフラッシュROMを選択するためのフラッシュROM選択信号を、BIOSセレクタ回路26に出力する(図3のS327)。
【0046】BIOSセレクタ回路26は、BIOS固定設定制御部22から入力されたフラッシュROM選択信号と、BIOS切り替え制御部24から入力されたフラッシュROM選択信号の中から、選択手段制御部21より入力された選択手段信号を基に、何れのフラッシュROM選択信号を用いるか決定し、選択したフラッシュROMに対して、チップイネーブル(Chip Enable)信号を出力する(図3のS33)。
【0047】また、ウオッチドッグ・タイマー制御部23は、ハードウェアへの電源投入と同時に、タイマ監視を開始する(図3のS324)。
【0048】選択されたフラッシュROMのBIOSは、メモリ12に転送されて展開され(図3のS34)、CPU11により実行され、チップセット13、IOコントローラ14のポスト(POST)処理(後処理)を実行する(図3のS35)。
【0049】・以前にBIOSの書き換えに失敗し、BIOSがフラッシュROMに正常に書き込まれていず、BIOSが全く動作できない場合、あるいは、・BIOSはフラッシュROMに正常に書き込まれているが、ハードウェアとの組み合わせ問題によりBIOSが全く動作できない場合には(図3のS353)、ウオッチドッグ・タイマー制御部23が、一定時間後に、タイムアウトを検出し(図3のS355)、BIOS切り替え制御部24に対して、BIOS切り替え信号を出力するとともに、ハードウェアに対してリセット信号を出力する。
【0050】ウオッチドッグ・タイマー制御部23からBIOS切り替え信号を受信したBIOS切り替え制御部24は、BIOSセレクタ回路26に対して、現在出力しているフラッシュROM選択信号を、別のフラッシュROMを選択するフラッシュROM選択信号に変更し、選択するフラッシュROMを切り替えるように制御する(図3のS356)。
【0051】コンピュータ・システムは、リセット信号により、リセットされ、再度、電源投入処理(図3のS31)から処理を再開する。
【0052】BIOSは、BIOS自身の動作チェック、及び、チップセット13、IOコントローラ14の初期化でエラーを検出した場合には(図3のS352)、BIOS自身で、無限ループ処理を行い(図3のS354)、ウオッチドッグ・タイマー制御部23による、一定時間後のタイムアウト検出を待つ(図3のS355)。
【0053】一方、ポスト処理(図3のS35)を正常に終了した場合、BIOSはOSのブート処理を行う(図3のS36)。
【0054】OSの起動が正常に終了した時点で、ウオッチドッグ・タイマー制御部23のタイマ監視の停止処理が行われる(図3のS37)。
【0055】この一連の処理により、NVRAM25の選択手段情報251に、BIOS切り替え制御部24が選択したBIOSを使用する設定を行った場合において、システム起動でBIOSが動作できない場合に、ウオッチドッグ・タイマー制御部23でのタイムアウトによるシステムリセットで、起動時に使用するBIOSを切り替え、システムの再起動を行うことが可能とされる。
【0056】また、NVRAM25の選択手段情報251に、BIOS固定設定制御部22で選択するBIOSを使用する旨を設定をした場合には、NVRAM25に格納されているフラッシュROM番号252で指定されたBIOSで、毎回、システムの起動を行うことができる。
【0057】次に、図2に示すBIOS選択モジュール15において、NVRAM25の選択手段情報251とフラッシュROM番号情報252の設定について図4を参照して説明する。
【0058】BIOSは、コンピュータの図示されない表示装置のBIOSセットアップ画面(図4のS41)において、NVRAM25に格納されている選択手段情報251と、フラッシュROM番号情報252を読み出して表示する(S42)。
【0059】BIOSは、BIOSセットアップ画面上で変更された選択手段情報251とフラッシュROM番号情報252を、NVRAM25に書き込む(S43)。
【0060】同様に、BIOS書込みプログラム(S44)は、フラッシュROMへのBIOSの書き込み時、すなわち、BIOSの更新時(S45)に、NVRAM25に格納されている選択手段情報251とフラッシュROM番号情報252を読み出し、システムの立ち上げで用いられているBIOSが格納されているフラッシュROM番号、新たにBIOSを書き込んだフラッシュROMの番号を表示装置の画面に表示する(S46)。
【0061】その後、この画面で変更された選択手段情報251とフラッシュROM番号情報252を、NVRAM25に書き込む(S47)。
【0062】この処理により、BIOSセットアップ、及び、BIOS書込み時に、表示装置の画面上から、NVRAM25の選択手段情報251とフラッシュROM番号情報252を設定することが可能になる。
【0063】上記実施例において、図2に示したBIOS選択モジュール15は、ハードウェアの代わりに、ファームウェアによるプログラム制御によって構成するようにしてもよい。図5は、第2の実施例の構成を示す図である。図5を参照すると、BIOS選択モジュール15Aは、BIOSセレクタ回路54と、プロセッサ51、ファームウェア52、サーバマネジメントコントローラ55と、NVRAM53を備えている。ファームウェア52は、EEPROM等に格納される。
【0064】BIOSセレクタ回路54におけるBIOSの選択を、ファームウェア52が、NVRAM53の情報を基に決定する。すなわち、プロセッサ51は、NVRAM53の選択手段情報531を読み込み、選択手段信号をBIOSセレクタ回路54に与え、BIOSセレクタ回路54で、使用するBIOSを選択する時、フラッシュROM番号532で指定されるフラッシュROMを固定的に選択するか、あるいは、サーバマネージメントコントローラ55からの管理情報に基づき、BIOSの切替を行うかを決定する。
【0065】また、この実施例では、ファームウェア52により、フラッシュROM16、17内のBIOSを読み込み、チェックサム(Checksum)を計算することで、BIOSを、メモリ(図1の12)にロードする前に、BIOSの正当性をチェックすることが可能とされている。チェックサムによるエラーを検出した場合、ファームウェア52は、BIOSセレクタ回路54に通知する。サーバマネージメントコントローラ(server management controller)55は、サーバの管理制御を行うコントローラであり、その機能の一部に、図2のウオッチドッグタイマー制御部23と同等の監視機能が実装される。すなわち、BIOSストールの発生時等に、サーバマネージメントコントローラ55では、タイムアウトの発生等により、システムリセットを出力するとともに、BIOSセレクタ回路54に、別のフラッシュROMを選択するように、フラッシュROM選択信号の変更を指示する制御を行う。
【0066】なお、上記実施例において、フラッシュROMは複数台であってよく、2台に限定されるものではない。またNVRAM25は不揮発性の書き換え可能なメモリであれば、NVRAMに限定されるものでない。また、図2に示す実施例において、ウオッチドッグ・タイマーは、BIOSの異常をタイムアウトで検出するものであるが、BIOSの正常動作、正当性を検証することができる監視手段であれば、ウオッチドッグ・タイマーに限定されない。以上本発明を上記実施例に即して説明したが、本発明は上記実施例にのみ限定されるものでなく、特許請求の範囲の各請求項の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【0067】
【発明の効果】以上説明したように、本発明によれば、BIOSの書き換え時に発生する問題により、コンピュータが立ち上がらないという問題を回避し、コンピュータの信頼性を向上する、という効果を奏する。
【0068】その理由は、本発明においては、BIOSを記憶する手段を複数備え、BIOSが、正常であるか否かを判断する手段を、BIOSから切り離すことで、BIOSの書き換え失敗で、BIOSが全く動作しない場合、あるいは、BIOSとハードウェアの組み合わせ問題で、BIOSデータが正常でもコンピュータが全く正常に立ち上がらない場合でも、BIOSを切り替えて立ち上げを行うことがを可能としているためである。
【0069】本発明によれば、保守・交換時の作業時間を短縮し、コンピュータの保守性を向上する、という効果を奏する。
【0070】その理由は、本発明においては、BIOSを複数持ち、システムの立ち上げで使用するBIOSを固定的に選択する手段を備え、ハードウェアの変更に伴ってBIOS変更を行う場合に、ハードウェアの変更とBIOSの書き換えを同期させて行うことを不用としているためである。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013