米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> エヌイーシーマイクロシステム株式会社

発明の名称 バス制御方法及び情報処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−242104(P2003−242104A)
公開日 平成15年8月29日(2003.8.29)
出願番号 特願2002−40869(P2002−40869)
出願日 平成14年2月19日(2002.2.19)
代理人 【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
【テーマコード(参考)】
5B061
5B077
5B079
【Fターム(参考)】
5B061 BB42 RR02 RR03 
5B077 GG05 GG32 MM01 MM02
5B079 AA07 BA01 BA12 BB04 BC01 DD03 DD17
発明者 切明 渡
要約 課題
システムバスでのデータ転送に失敗することなく、クロック切替え、停止を実行するバス制御方法及び情報処理装置を提供すること。

解決手段
本発明にかかるクロック制御回路3は、クロック切替え又は停止の要求があると、バス・リクエストをアサートする。アービタ2は、他の周辺回路から同時にバス・リクエストがアサートされていても、アービトレーションの優先度が最優先になっているクロック制御回路3にバスの使用権を与える。バス・マスタになったクロック制御回路3は、バスを確実に占有する為に転送先をクロック制御回路内部のレジスタに指定してダミーのデータ転送を行う。クロック制御回路3は、ダミーデータ転送により自身のレジスタがライトされたら、これをトリガ信号としてクロックの分周比を切替えて、バスを開放する。
特許請求の範囲
【請求項1】情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置におけるバス制御方法であって、前記クロック制御回路から前記アービタに対してバス使用要求を実行するステップと、前記アービタから前記クロック制御回路に対してバス使用許可を実行するステップと、前記バス使用許可後に当該クロック制御回路がバスマスタとなった状態で前記クロック制御回路によりクロックの切替え又は停止を実行するステップを備えたバス制御方法。
【請求項2】前記クロック制御回路から所定レジスタを転送先アドレスに指定して所定データを転送するステップと、当該レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップをさらに備えたことを特徴とする請求項1記載のバス制御方法。
【請求項3】前記クロック制御回路以外の他のデバイスによって所定レジスタへ所定データを書き込むステップと、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップをさらに備えたことを特徴とする請求項1又は2記載のバス制御方法。
【請求項4】前記情報処理装置は、第1のクロックを出力する発振器と、当該第1のクロックの位相を調整し、第2のクロックを出力するPLL回路を備え、停止されたクロックを復帰させる場合には、当該PLL回路により第1のクロックの位相調整が完了するまでは前記第1のクロックを使用し、第1のクロックの位相調整が完了した後は前記第2のクロックを使用することを特徴とする請求項1、2又は3記載のバス制御方法。
【請求項5】中央処理装置を介さないメモリと周辺機器の間のデータ転送の有無や当該データ転送において要求される転送速度に応じて、前記クロック制御回路に対してクロックの切替や停止を要求するステップをさらに備えたことを特徴とする請求項1、2、3又は4記載のバス制御方法。
【請求項6】前記デバイスは、少なくとも中央処理装置及び周辺処理装置を含み、当該中央処理装置はローカルバスに接続され、当該周辺処理装置は周辺バスに接続されるとともに、当該ローカルバスと周辺バスとの間のデータ及びアドレス信号の転送を調整するバス・インターフェースを前記情報処理装置は備えていることを特徴とする請求項1、2、3、4又は5記載のバス制御方法。
【請求項7】情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置におけるバス制御方法であって、前記クロック制御回路以外のデバイスから前記アービタに対してバス使用要求を実行するステップと、前記アービタからバス使用要求を実行したデバイスに対してバス使用許可を実行するステップと、このデバイスによって所定レジスタへ所定データを書き込むステップと、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップを備えたバス制御方法。
【請求項8】情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置であって、前記クロック制御回路は、前記アービタに対してバス使用要求を実行する手段と、前記アービタから実行されたバス使用許可後にクロックの切替え又は停止を実行する手段を備えた情報処理装置。
【請求項9】前記クロック制御回路のクロックの切替又は停止を実行する手段は、所定レジスタを転送先アドレスに指定して所定データを転送する手段と、当該レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えたことを特徴とする請求項8記載の情報処理装置。
【請求項10】前記クロック制御回路のクロックの切替又は停止を実行する手段は、前記前記クロック制御回路以外の他のデバイスによって所定レジスタへ所定データを書き込む手段と、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えたことを特徴とする請求項8又は9記載の情報処理装置。
【請求項11】前記情報処理装置は、第1のクロックを出力する発振器と、当該第1のクロックの位相を調整し、第2のクロックを出力するPLL回路を備え、停止されたクロックを復帰させる場合には、当該PLL回路により第1のクロックの位相調整が完了するまでは前記第1のクロックを使用し、第1のクロックの位相調整が完了した後は前記第2のクロックを使用することを特徴とする請求項8、9又は10記載の情報処理装置。
【請求項12】中央処理装置を介さないメモリと周辺機器の間のデータ転送の有無や当該データ転送において要求される転送速度に応じて、前記クロック制御回路に対してクロックの切替や停止を要求する電源管理ユニットをさらに備えたことを特徴とする請求項8、9、10又は11記載の情報処理装置。
【請求項13】前記デバイスは、少なくとも中央処理装置及び周辺処理装置を含み、当該中央処理装置はローカルバスに接続され、当該周辺処理装置は周辺バスに接続されるとともに、当該ローカルバスと周辺バスとの間のデータ及びアドレス信号の転送を調整するバス・インターフェースをさらに備えていることを特徴とする請求項8、9、10、11又は12記載の情報処理装置。
【請求項14】情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置であって、前記クロック制御回路以外のデバイスから前記アービタに対してバス使用要求を実行する手段と、バス使用許可が実行されたデバイスによって所定レジスタへ所定データを書き込む手段と、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えた情報処理装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、バス制御方法及び情報処理装置に関するものであり、より詳しくは、クロック切替えを動的に行うバス制御方法及び情報処理装置に関する。
【0002】
【従来の技術】通常、CPU(中央処理装置:Central Processor Unit)を有する情報処理装置では、低消費電力化が共通の課題となっている。特に、携帯電話機や携帯端末等の携帯用の情報処理装置では、電池を電源とするため低消費電力化が急務となっている。そこで、消費電力を低減させるために、例えば、非活性な回路部分のクロックを停止させたり、高速な動作が要求されていない回路部分のクロックを低速に切替えたりしている。
【0003】このような処理を実現するために、システムは、通常、電源管理ユニットを備えている。この電源管理ユニットは、非活性な回路部分の検出又は予測を行い、それに従ってその非活性な回路部分に関連するクロック信号を停止させる命令を発する。また、時間が決定的でない動作モードの回路部分を駆動するクロックを低速に切替える命令を発する必要もある。
【0004】クロック切替えや停止を実行する際に、バスでCPUを介さないメモリと周辺機器とのデータ伝送(以下、「DMA」とする)が行われていると、データ転送に失敗する可能性がある。例えば、DMAのメモリリード・サイクルが1クロック毎にメモリ・アドレスをインクリメントしながら連続してデータが出力されるバースト転送で行われているときに、クロックが停止または減速され、所与の時間内にクロックエッジを受け取れなければ、バスマスタはクロック切替え直後のデータを失う可能性がある。そのため、バスでDMAが行われていないタイミングでクロック切替えや停止を実行する必要がある。
【0005】このような問題点を解決するための一手段が特開平7-152499号公報に開示されている。この文献では、クロック制御回路が、周辺処理装置からのバス・リクエスト信号、即ち、マスタがバスの使用を要求する信号をモニタする情報処理装置が提案されている。
【0006】図2に、この特開平7-152499号公報にかかる情報処理装置の構成を示す。特開平7-152499号公報では、図2に示されるように、周辺処理装置であるマスタ1(10)、マスタ2(11)からのバス・リクエスト信号の有無をクロックリクエストとして電力管理ユニット4に伝えている。そして、電力管理ユニット4は、バスの使用要求が無ければ、クロックを停止、または減速される制御を行い、省電力化を実現している。
【0007】
【発明が解決しようとする課題】ところが、特開平7-152499号公報に開示された情報処理装置では、バス・リクエストが複数のマスタ・デバイスによって連続してアサートされているときは、クロック切替えが実行できない。そのため、低速にクロックを切り替えることができず、高速クロックで動作し続ければならないことになり、無駄な電力を消費してしまう。逆に、低速クロックで動作している状態で高速動作が求められた場合にあっては、バス・リクエストが連続してアサートされていると、やはり、高速クロックに切り替えることができない。
【0008】また、別の問題として、バス・リクエストがディアサート(無効に)されている場合でも、実際には、バースト転送等のように一旦バス・マスタになるとバス・リクエストをディアサートして転送を継続させる場合があるため、バスの使用要求の有無だけで、データ転送の有無を判断できない。さらには、バス・マスタとなったデバイスは、バスの使用要求信号をデータ転送が終了するまで、アサート(有効に)し続けなければいけないので、アービタは、このバスの使用要求信号が、現在の転送のものか、新規転送のためのものか、区別できず、高速なアービトレーションを実行することができない。すなわち、特開平7-152499号公報に開示された情報処理装置では、情報処理装置の互換性を制限することになる。
【0009】本発明は、このような問題点を解決するためになされたもので、クロックの切替えや停止の要求があった場合に、バスで転送中のデータが失われずに、動的にかつ、早急にクロック切替えや停止を実行するバス制御方法及び情報処理装置を提供することにある。
【0010】
【課題を解決するための手段】本発明にかかるバス制御方法は、情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置におけるバス制御方法であって、前記クロック制御回路から前記アービタに対してバス使用要求を実行するステップと、前記アービタから前記クロック制御回路に対してバス使用許可を実行するステップと、前記バス使用許可後に当該クロック制御回路がバスマスタとなった状態で前記クロック制御回路によりクロックの切替え又は停止を実行するステップを備えたものである。このような方法によって、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行することができる。
【0011】さらに、クロック制御回路から所定レジスタを転送先アドレスに指定して所定データを転送するステップと、当該レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップを備えるようにしてもよい。このような方法によって、クロック制御回路がバスを占有していることを確実に判定することができる。
【0012】前記クロック制御回路以外の他のデバイスによって所定レジスタへ所定データを書き込むステップと、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップをさらに備えるようにしてもよい。このような方法によれば、さらにクロック制御回路以外のCPUや周辺処理装置等によっても、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行する処理を開始させることができる。
【0013】また、前記情報処理装置は、第1のクロックを出力する発振器と、当該第1のクロックの位相を調整し、第2のクロックを出力するPLL回路を備え、停止されたクロックを復帰させる場合には、当該PLL回路により第1のクロックの位相調整が完了するまでは前記第1のクロックを使用し、第1のクロックの位相調整が完了した後は前記第2のクロックを使用するようにしてもよい。このような方法によって、特に早急にクロックを切り替えることができる。
【0014】好ましい実施の形態によれば、中央処理装置を介さないメモリと周辺機器の間のデータ転送の有無や当該データ転送において要求される転送速度に応じて、前記クロック制御回路に対してクロックの切替や停止を要求するステップをさらに備えている。
【0015】また、前記デバイスは、少なくとも中央処理装置及び周辺処理装置を含み、当該中央処理装置はローカルバスに接続され、当該周辺処理装置は周辺バスに接続されるとともに、当該ローカルバスと周辺バスとの間のデータ及びアドレス信号の転送を調整するバス・インターフェースを前記情報処理装置は備えることが好ましい。
【0016】また、本発明にかかる他のバス制御方法は、情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置におけるバス制御方法であって、前記クロック制御回路以外のデバイスから前記アービタに対してバス使用要求を実行するステップと、前記アービタからバス使用要求を実行したデバイスに対してバス使用許可を実行するステップと、このデバイスによって所定レジスタへ所定データを書き込むステップと、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行するステップを備えたものである。このような方法によっても、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行することができる。
【0017】他方、本発明にかかる情報処理装置は、情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置であって、前記クロック制御回路は、前記アービタに対してバス使用要求を実行する手段と、前記アービタから実行されたバス使用許可後にクロックの切替え又は停止を実行する手段を備えたものである。このような構成により、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行することができる。
【0018】特に、前記クロック制御回路のクロックの切替又は停止を実行する手段は、所定レジスタを転送先アドレスに指定して所定データを転送する手段と、当該レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えるようにするとよい。このような構成によって、クロック制御回路がバスを占有していることを確実に判定することができる。
【0019】また、前記クロック制御回路のクロックの切替又は停止を実行する手段は、前記前記クロック制御回路以外の他のデバイスによって所定レジスタへ所定データを書き込む手段と、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えるようにしてもよい。このような構成により、クロック制御回路以外のCPUや周辺処理装置等によっても、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行する処理を開始させることができる。
【0020】また、前記情報処理装置は、第1のクロックを出力する発振器と、当該第1のクロックの位相を調整し、第2のクロックを出力するPLL回路を備え、停止されたクロックを復帰させる場合には、当該PLL回路により第1のクロックの位相調整が完了するまでは前記第1のクロックを使用し、第1のクロックの位相調整が完了した後は前記第2のクロックを使用するようにしてもよい。このような方法によって、特に早急にクロックを切り替えることができる。
【0021】好適な実施の形態では、中央処理装置を介さないメモリと周辺機器の間のデータ転送の有無や当該データ転送において要求される転送速度に応じて、前記クロック制御回路に対してクロックの切替や停止を要求する電源管理ユニットをさらに備えている。
【0022】また、前記デバイスは、少なくとも中央処理装置及び周辺処理装置を含み、当該中央処理装置はローカルバスに接続され、当該周辺処理装置は周辺バスに接続されるとともに、当該ローカルバスと周辺バスとの間のデータ及びアドレス信号の転送を調整するバス・インターフェースをさらに備えるようにしてもよい。
【0023】本発明にかかる他の情報処理装置は、この情報処理装置を構成するデバイスを接続するシステムバスと、このシステムバスの使用に関するアービトレーションを行なうアービタと、前記デバイスに対して供給するクロックを制御するクロック制御回路を備えた情報処理装置であって、前記クロック制御回路以外のデバイスから前記アービタに対してバス使用要求を実行する手段と、バス使用許可が実行されたデバイスによって所定レジスタへ所定データを書き込む手段と、前記レジスタへの所定データの書込みに応じてクロックの切替え又は停止を実行する手段を備えたものである。このような構成によっても、バスで転送中のデータを失うことなく、クロックの切替えや停止を実行することができる。
【0024】
【発明の実施の形態】本発明の上記および他の目的、特徴および利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態につき詳細に説明する。
【0025】発明の実施の形態1.図1は、発明の実施の形態1にかかる情報処理装置の構成を示している。
【0026】図1では、CPU1、アービタ2、クロック制御回路3、電源管理ユニット4、分周回路5、逓倍PLL(Phase Lock Loop)回路6、発振器7、メモリコントローラ8、RAM(Random Access Memory)9、周辺処理装置1(10)、周辺処理装置2(11)及びシステムバス12を備えている。このうち、CPU1、アービタ2、クロック制御回路3、メモリコントローラ8、周辺処理装置1(10)及び周辺処理装置2(11)は、システムバス12によって相互に接続されている。さらに詳細には、CPU1は、ローカルバスに接続され、周辺処理装置1(10)、周辺処理装置2(11)は周辺バスに接続されるとともに、ローカルバスと周辺バスとの間のデータ及びアドレス信号の転送を調整するバス・インターフェースを備える。
【0027】CPU1は、予め定められた命令セットを実現するデータ処理ユニットである。アービタ2は、周辺処理装置等からのバス使用要求に応じて最優先度のデバイスを選択し、使用許可を発行するものである。クロック制御回路3は、クロックの切り替えや停止を制御する回路である。特にこの例では、クロック制御回路3は、クロック切り替えや停止を行なうためのトリガ・レジスタを備えている。このトリガ・レジスタにデータがライトされた、即ち書き込まれた場合に、クロックの切り替え又はクロックの停止処理が実行される。
【0028】電源管理ユニット4は、クロック制御回路3に対してクロック切り替えや停止の要求を出力することによって電源管理を実行する。発振器7は、所定のクロック信号を出力する。逓倍PLL回路6は、発振器7より出力されたクロック信号を逓倍する。分周回路5は、逓倍PLL回路6より出力されたクロック回路をさらに分周し、所定のクロック数を有するクロック信号に変換又はそのまま出力し、CPU1や周辺処理装置10、11に供給する回路である。分周回路5の分周比は、クロック制御回路3により制御される。メモリコントローラ8は、CPU1及び周辺処理装置10、11とRAM9とのアクセスを制御するものである。周辺処理装置10、11は、内部にDMA制御回路を有し、自身が行うDMAが高速である必要があれ場合には、電源管理ユニット4に対して、高速DMAの要求を行う。電源管理ユニット4は、周辺処理装置10、11からの高速DMAの要求がなければ、消費電力を低減させるために、クロックを低速に切替える命令をクロック制御回路3に発行する。
【0029】CPU1とアービタ2、アービタ2と周辺処理装置10、11は、それぞれポイントツーポイント接続されている。
【0030】ここで、CPU1や周辺処理装置10、11がシステムバス12を使用する場合の処理について説明する。この場合には、CPU1とアービタ2、アービタ2と周辺処理装置10、11の間において、バス使用要求信号(BUSREQ)及びバス使用許可信号(GRANT)のやりとりを行なうことにより実現する。まず、CPU1及び周辺処理装置10、11は、システムバス12を使用したいときは、バス使用要求信号(BUSREQ)をアサート、即ち有効にする。アービタ2は、バス使用要求信号(BUSREQ)によるバス要求を調停する。そして、アービタ2は、調停の結果、バス・マスタとなることを認めたCPU1又は周辺処理装置10、11に対してバス使用許可信号(GRANT)をアサートする。
【0031】バス使用許可信号(GRANT)がアサートされたCPU1又は周辺処理装置10、11は、バス・マスタとなり、バス・トランザクションを引き起こす。
【0032】本発明の実施の形態にかかる情報処理装置では、特に、クロック制御回路3とアービタ2の間がポイントツーポイント接続されている。そして、クロック制御回路3とアービタ2の間で、バス使用要求信号(BUSREQ)とバス使用許可信号(GRANT)のやりとりが実行される。このため、クロック制御回路3も、CPU1や周辺処理装置10、11と同様に、バス・マスタになることが可能となっている。さらに、クロック制御回路3に対するアービトレーションの優先度は、他のCPU1や周辺処理装置10、11よりも優先度が高く、クロック制御回路3が最優先にアービタ2上で設定されている。
【0033】次に、本実施の形態1にかかる情報処理装置の処理動作について図に従って説明する。図3は、本実施の形態1にかかる情報処理装置のタイミング図である。図4は、本実施の形態1にかかる情報処理装置においてクロック切替え時のクロック制御回路の動作を示すフローチャートである。
【0034】図3のタイミング図に示されるように、電源管理ユニット4は、高速DMAの要求がない状態であれば、省電力化のために、低速クロックへの切り替えを行なう。この例では、t1時点で、電源管理ユニット4は、クロック切り替え要求信号をアサートすることにより、クロック制御回路3に対して低速クロックへの切り替えを要求している。
【0035】クロック制御回路3は、低速クロックへの切替え要求を受けると、バス使用権を得るために、バス使用要求信号(BUSREQ0)をアサートする。このバス使用要求信号(BUSREQ0)により、t2時点でアービタ2に対してバス使用権が要求される。
【0036】一方、t1時点において周辺処理装置1(10)からアービタ2に対してバス使用要求信号(BUSREQ1)がアサートされている。アービタ2は、このバス使用要求信号(BUSREQ1)に応じて、t2時点でバス使用許可信号(GRANT1)をアサートしている。アービタ2は、t2時点でクロック制御回路3によるバス使用要求信号のアサートを認識しても、その時点では既に周辺処理装置1(10)に対するバス使用許可信号(GRANT1)をアサートしているため、すぐにはクロック制御回路3によりシステムバス12の使用が許可されない。そのため、一旦は、t3時点からt7時点までの間、システムバス12は周辺処理装置1(10)によってバス・トランザクションであるデータ転送が実行される。
【0037】周辺処理装置1(10)による1回目のバス・トランザクションが終了したt7時点では、まだ、周辺処理装置1(10)は、バス使用要求信号(BUSREQ1)をアサートし続けている。しかしながら、アービタ2は、クロック制御回路3のアービトレーションの順位が最優先になっているため、t7時点において、周辺処理装置1(10)に対するバス使用許可信号(GRANT1)をディアサートすると共に、クロック制御回路3に対するバス使用許可信号(GRANT0)をアサートする。
【0038】クロック制御回路3は、バス使用許可信号(GRANT0)がアサートされ、バス・マスタとなる。そして、バス・マスタとなったクロック制御回路3は、t8時点でバス・トランザクションを開始する。まず、アドレスフェーズにおいて、クロック制御回路3内部のクロック切替えトリガ・レジスタのアドレスを転送先アドレスとしてシステムバス12に出力する。次にデータフェーズにおいては、クロック制御回路3は、ダミーデータを出力する。さらに、クロック制御回路3は、このデータフェーズ終了後のt10時点でシステムバス12の使用権を開放するために、バス使用要求信号(BUSREQ0)をディアサートする。
【0039】クロック制御回路3は、このバス・トランザクションにより、クロック制御回路内クロック切替えトリガ・レジスタがライトされたら、分周回路の分周比を変更してクロックを切替える。この例では、t12時点でクロックが低速に切り替えられている。
【0040】クロック切替え完了、即ちt12時点後、アービタ2は、周辺処理装置1(10)がアサートしているバス使用要求信号(BUSREQ1)に対してバス使用許可信号(GRANT1)をアサートする。バス使用許可信号(GRANT1)をアサートされた周辺処理装置1(10)は、低速クロックでバス・トランザクションを実行する。
【0041】ここで、本発明の実施の形態1にかかる情報処理装置の処理フローについて、図4に示すフローチャートを用いて再度説明する。まず、電源管理ユニット4からクロック分周比の切替え要求、即ちクロック切替え要求があるとする(S101)。クロック制御回路3は、クロック切替え要求に応じて、アービタ2に対してバス使用権を要求する(S102)。クロック制御回路3は、バスの使用権を獲得すると、転送先アドレスをクロック制御回路3内部のレジスタに指定してダミーのデータ転送を行う(S103)。クロック制御回路3は、転送先に指定した自分自身のレジスタがライトされたら、これをトリガ信号としてクロックの分周比を切替える(S104)。
【0042】このように、ダミーのデータ転送を行い、レジスタへのライトをトリガとしてクロックを切替えることにより、直前の転送がバースト転送のような連続した転送であったとしても、直前の転送の終了後に、他にシステムバス12を使用しているマスタが存在しない状態で、クロックの切替えや停止を実行することが可能となる。また、クロック制御回路3のアービトレーションの優先度が最優先になっているため、CPUや周辺処理装置によるバス・リクエストが競合していても、優先的にバス・マスタになり、クロックを切替えることが可能となる。
【0043】発明の実施の形態2.本発明の実施の形態2は、クロックを停止させる場合の情報処理装置に関するものである。この情報処理装置の基本的構成は発明の実施の形態1と同じである。本発明の実施の形態2にかかる情報処理装置のようにクロックを停止させる場合においても、システムバスでデータ転送が行われているときにクロックが停止するとデータ転送に失敗する可能性があるため、クロックを停止する際にバス・マスタになる必要がある。
【0044】図5は、本発明の実施の形態2にかかる情報処理装置においてクロックを停止させる場合のフローチャートを示す。
【0045】図5に示すフローチャートにおいて、クロックを停止させバス・マスタになるまでのフローは、発明の実施の形態1にかかる情報処理装置の処理フローと同様である。即ち、まず、電源管理ユニット1からクロック制御回路3に対してクロック停止の要求があったものとする(S201)。
【0046】クロック制御回路3は、クロックの停止要求を受けると、バス使用権を得るために、バス使用要求信号(BUSREQ0)をアサートする(S202)。このバス使用要求信号(BUSREQ0)により、アービタ2に対してバス使用権が要求される。
【0047】アービタ2は、クロック制御回路3のアービトレーションの順位が最優先になっているため、クロック制御回路3に対するバス使用許可信号(GRANT0)をアサートする。
【0048】クロック制御回路3は、バス使用許可信号(GRANT0)がアサートされ、バス・マスタとなる。そして、バス・マスタとなったクロック制御回路3は、バス・トランザクションを開始する。まず、アドレスフェーズにおいて、クロック制御回路3内部のクロック停止トリガ・レジスタのアドレスを転送先アドレスとしてシステムバス12に出力する。次にデータフェーズにおいては、クロック制御回路3は、ダミーデータを出力する(S203)。
【0049】クロック制御回路3は、このバス・トランザクションにより、クロック制御回路3内のクロック停止トリガ・レジスタがライトされたら、クロックを停止する(S204)。
【0050】クロック制御回路3は、通常動作への復帰命令、即ちクロックの復帰の要求を受けるまでは、待機状態にある(S205)。クロック停止後、通常動作への復帰命令があれば(S206)、クロック制御回路3は、クロックの供給を再開する(S207)。尚、クロック停止時にクロック制御回路3はバス・マスタになってクロックを停止させているため中断されたデータ転送は存在しないことから、再開時には、バス・マスタになる必要はない。
【0051】発明の実施の形態3.本発明の実施の形態3は、PLLのロックアップ期間は、発振器のクロックをスルーでシステムバスおよび周辺処理装置に供給する情報処理装置に関するものである。この情報処理装置の基本的構成は発明の実施の形態1と同じである。
【0052】本発明の実施の形態3にかかる情報処理装置では、通常動作時は、発振器7のクロックを逓倍PLL6で逓倍したクロックをCPU1や周辺処理装置10、11へ供給している。発明の実施の形態2で示した情報処理装置のように、CPU1および周辺処理装置10、11に対するクロック供給を停止させる場合には、逓倍PLL6の消費電力を低減させるために逓倍PLL6をオフ(OFF)にする。この場合、クロック供給を再開させる際に、逓倍PLL6をオン(ON)した後、ロックアップ期間、即ち、位相が合うまでの時間は、逓倍PLL6で逓倍したクロックをCPU1および周辺処理装置10、11へ供給することはできない。
【0053】そのため、本発明の実施の形態3にかかる情報処理装置では、早急に情報処理を再開させたい場合には、逓倍PLL6のロックアップ期間は、発振器7のクロックをスルーでシステムバス12および周辺処理装置10、11に供給し、ロックアップ後は、逓倍PLL6で逓倍したクロックをCPU1および周辺処理装置10、11へのクロック出力に切替えている。
【0054】図6は、本発明の実施の形態3にかかる情報処理装置の処理動作を示すフローチャートである。
【0055】図6に示すフローチャートにおいて、クロックを停止させバス・マスタになるまでのフローは、発明の実施の形態1にかかる情報処理装置の処理フローと同様である。即ち、まず、電源管理ユニット1からクロック制御回路3に対してクロック停止の要求があったものとする(S301)。
【0056】クロック制御回路3は、クロックの停止要求を受けると、バス使用権を得るために、バス使用要求信号(BUSREQ0)をアサートする(S302)。このバス使用要求信号(BUSREQ0)により、アービタ2に対してバス使用権が要求される。
【0057】アービタ2は、クロック制御回路3のアービトレーションの順位が最優先になっているため、クロック制御回路3に対するバス使用許可信号(GRANT0)をアサートする。
【0058】クロック制御回路3は、バス使用許可信号(GRANT0)がアサートされ、バス・マスタとなる。そして、バス・マスタとなったクロック制御回路3は、バス・トランザクションを開始する。まず、アドレスフェーズにおいて、クロック制御回路3内部のクロック停止トリガ・レジスタのアドレスを転送先アドレスとしてシステムバス12に出力する。次にデータフェーズにおいては、クロック制御回路3は、ダミーデータを出力する(S303)。
【0059】クロック制御回路3は、このバス・トランザクションにより、クロック制御回路3内のクロック停止トリガ・レジスタがライトされたら、クロックを停止し、さらに逓倍PLL6をオフにする(S304)。
【0060】クロック制御回路3は、通常動作への復帰命令、即ちクロックの復帰の要求を受けるまでは、待機状態にある(S305)。クロック停止後、通常動作への復帰命令があれば(S306)、クロック制御回路3は、逓倍PLL6をオンし、PLLがロック状態になるまで、即ち位相が合うまでは、発振器7のクロックをスルーでCPU1および周辺処理装置10、11に供給する(S307)。
【0061】その後、逓倍PLL6においてロックアップし、位相が合った場合(S308)には、クロック制御回路3は、システムバス12のアービタ2に対して、バス使用権を要求する(S309)。即ち、クロック制御回路3は、アービタ2に対してバス使用要求信号(BUSREQ0)をアサートする。
【0062】アービタ2は、クロック制御回路3に対するバス使用許可信号(GRANT0)をアサートする。
【0063】クロック制御回路3は、バス使用許可信号(GRANT0)がアサートされ、バス・マスタとなる。そして、バス・マスタとなったクロック制御回路3は、バス・トランザクションを開始する。まず、アドレスフェーズにおいて、クロック制御回路3内部のクロック停止トリガ・レジスタのアドレスを転送先アドレスとしてシステムバス12に出力する。データフェーズにおいては、クロック制御回路3は、ダミーデータを出力する(S310)。
【0064】クロック制御回路3は、このバス・トランザクションにより、クロック制御回路3内のクロック停止トリガ・レジスタがライトされたら、CPU1および周辺処理装置10、11に供給していたクロックを発振器7のクロックのスルー出力から逓倍PLL6で逓倍したクロック出力に切替える(S311)。
【0065】このような制御を行うことにより、システムを停止させることなく、かつ、データ転送に失敗することなく、早急にクロックの切替えが可能となる。
【0066】発明の実施の形態4.本発明の実施の形態4は、クロック制御回路以外のCPUや周辺処理装置等のデバイスからクロック切替え又は停止のためのトリガ・レジスタにライトを実行する情報処理装置に関するものである。この情報処理装置の基本的構成は発明の実施の形態1と同じである。
【0067】上述した発明の実施の形態1乃至3では、クロック制御回路がクロック切替えあるいはクロック停止の要求を受けた場合に、ダミーデータ転送を実行し、クロック切替えトリガ・レジスタをライトしているのは、クロック制御回路自身であった。しかしながら、クロック切替えトリガ・レジスタをライトする際に、システムバスに出力されるダミーデータ自体の中身は、意味が無く、クロックの切替えにより、このデータが失われても問題はないため、クロック切替えトリガ・レジスタをライトするバス・マスタをクロック制御回路に限定する必要はない。
【0068】すなわち、CPUや周辺処理装置においてクロックを切替える必要性が生じた場合に、クロック切替えの要求信号を発生させなくても、CPUや周辺処理装置自体がバス・マスタになって、直接クロック制御回路のクロック切替えトリガ・レジスタのライトを実行するようにしてもよい。この場合、クロック制御回路は、トリガ・レジスタがライトされたタイミングで、クロックを切替える。クロック切替えトリガ・レジスタがライトされたときは、システムバス上でデータ転送が行われていないときであると判断できため、システムバス上でデータ転送が行われていないタイミングでクロックを切り替えることができる。
【0069】この場合、周辺処理装置のアービトレーションの優先度が低い場合は、バス・マスタになるまで待たされる。そのため、トリガ・レジスタをライトする機能を持たせた周辺処理装置のアービトレーションの優先度は、トリガ・レジスタをライトを必要としない周辺処理装置よりも、高く設定しておけば、早急にバス・マスタとなり、クロック切替えトリガ・レジスタをライトして、クロックを切替えることが可能である。
【0070】図7は、本発明の実施の形態4にかかる情報処理装置の処理動作を示すフローチャートである。
【0071】まず、周辺処理装置10の内部に有するDMA制御回路においてクロック切替要求が発生したものとする(S401)。
【0072】周辺処理装置10は、バス使用権を得るために、バス使用要求信号(BUSREQ0)をアサートする。このバス使用要求信号(BUSREQ0)により、アービタ2に対してバス使用権が要求される(S402)。
【0073】アービタ2は、周辺処理装置10に対するバス使用許可信号(GRANT0)をアサートする。周辺処理装置10は、バス使用許可信号(GRANT0)がアサートされ、バス・マスタとなる。そして、バス・マスタとなった周辺処理装置10は、バス・トランザクションを開始する。まず、周辺処理装置10は、アドレスフェーズにおいて、クロック制御回路3内部のクロック切替えトリガ・レジスタのアドレスを転送先アドレスとしてシステムバス12に出力する。次にデータフェーズにおいては、周辺処理装置10は、ダミーデータを出力する(S403)。
【0074】クロック制御回路3は、このバス・トランザクションにより、クロック制御回路3内のクロック切替えトリガ・レジスタがライトされたら、クロック分周比を切り替える(S404)。このようにしてクロック切替えを実行することができる。
【0075】尚、この発明の実施の形態4では、クロックの切替え行なう場合について説明したが、これに限らず、クロック停止する場合も適用可能である。
【0076】このような制御を行うことにより、システムを停止させることなく、かつ、データ転送に失敗することなく、早急にクロックの切替えが可能となる。
【0077】なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
【0078】
【発明の効果】以上説明したように、本発明によれば、即座にクロック切替えや停止を実行でき、かつデータ転送中にクロック切替えや停止が発生する危険を回避することを実現したバス制御方式及び情報処理装置を提供することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013