米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> エヌイーシーマイクロシステム株式会社

発明の名称 レイアウト検証方法及びレイアウト検証装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−6268(P2003−6268A)
公開日 平成15年1月10日(2003.1.10)
出願番号 特願2001−193409(P2001−193409)
出願日 平成13年6月26日(2001.6.26)
代理人 【識別番号】100099195
【弁理士】
【氏名又は名称】宮越 典明
【テーマコード(参考)】
5B046
5F064
【Fターム(参考)】
5B046 AA08 BA06 JA03 
5F064 EE22 EE52 HH06 HH10 HH15 HH17
発明者 前田 幸茂
要約 課題
レイアウト検証法において、配線層が異なる交差点を検出し、配線ショートエラー箇所が特定して検索すること、及び、複数箇所の配線ショートエラーを検索できるようにすること。

解決手段
レイアウト検証方法および装置において、配線ショートエラーを検索する配線ショートエラ―抽出手段、配線方向検証手段および配線層別検出手段および配線ショートエラー合成手段を備えているので、配線ショートエラーが発生している配線層まで検証、複数箇所の配線ショートエラーが発生しているレイアウトデータについても検索、配線層別にショートエラーを検索することにより、接続点のない配線を対象外とすることが可能で、かつ、配線ショートエラーに配線方向データを付加することもできる。
特許請求の範囲
【請求項1】 レイアウト検証と、配線ショートエラー抽出と、テキスト付加と、配線層分割と、配線方向検証と、配線層エラー検出と、配線層ショートエラー合成とを設え、複数箇所の配線ショートエラーを含む半導体集積回路における配線ショート個所を発見できるとともに、前記配線ショートエラーデータに配線方向データをも付加することができるように前記各要素を構成した、ことを特徴とするレイアウト検証方法。
【請求項2】 前記配線ショートエラー抽出は、第1のAND処理と第2のAND処理とOR処理とを備えている、ことを特徴とする請求項1記載のレイアウト検証方法。
【請求項3】 前記第1のAND演算処理は、レイアウトデータとエラーデータを入力データとして、AND演算処理を実行することにより、前記レイアウトデータからエラーデータと同一の配線層構造を持つ配線ショートエラーデータを抽出するものである、ことを特徴とする請求項2記載のレイアウト検証方法。
【請求項4】 前記第2のAND処理は、前記コンタクト・テキストデータと配線ショートデータを抽出するものである、ことを特徴とする請求項2記載のレイアウト検証方法。
【請求項5】 前記OR処理は、配線ショートエラーとエラーコンタクト・テキストデータを入力データとして、OR演算処理を実行することによりエラーデータ上にあるレイアウトデータと同一構造の配線ショートエラーとなるものである、ことを特徴とする請求項3記載のレイアウト検証方法。
【請求項6】 前記配線ショートエラー抽出は、レイアウトデータとレイアウト検証により出力されたエラーデータとを演算するための第1のAND処理と、前記第1のAND処理により出力された配線ショートエラーデータとレイアウトデータからコンタクトおよびテキストを抽出するコンタクト・テキスト抽出により出力されたコンタクト・テキストデータと前記配線ショートエラーデータとを演算するための第2のAND処理と、前記第2のAND処理により出力されたエラーコンタクト・テキストデータと配線ショートエラーデータとを演算するためのOR処理とから構成されている、ことを特徴とする請求項1記載のレイアウト検証方法。
【請求項7】 前記コンタクト・テキスト抽出は、レイアウトデータからコンタクト・テキストデータを抽出し、前記コンタクトおよびテキストを抽出するものである、ことを特徴とする請求項6記載のレイアウト検証方法。
【請求項8】 レイアウト検証手段と、配線ショートエラー抽出手段と、テキスト付加手段と、配線層分割手段と、配線方向検証手段と、配線層別エラー手段と、配線ショートエラー合成手段とを設え、複数箇所の配線ショートエラーを含む半導体集積回路における配線ショート個所を発見できるとともに、前記配線ショートエラーデータに配線方向データをも付加することができるように前記各要素を構成した、ことを特徴とするレイアウト検証装置。
【請求項9】 前記配線ショートエラー抽出手段は、第1のAND処理手段と、第2のAND処理手段と、OR処理手段とを備えている、ことを特徴とする請求項8記載のレイアウト検証装置。
【請求項10】 前記第1のAND処理手段は、レイアウトデータとエラーデータを入力データとして、AND演算処理を実行することにより、前記レイアウトデータからエラーデータと同一の配線層構造を持つ配線ショートエラーデータを抽出するものである、ことを特徴とする請求項9記載のレイアウト検証装置。
【請求項11】 第2のAND処理手段は、前記コンタクト・テキストデータと配線ショートデータを入力データとして、AND演算処理を実行することにより、配線ショートエラーデータ上に配置されているコンタクト・テキストエラーデータを抽出するものである、ことを特徴とする請求項9記載のレイアウト検証装置。
【請求項12】 OR処理手段は、配線ショートエラーとコンタクト・配線ショートデータを入力データとして、OR処理を実行することにより配線ショートエラーデータ上にあるレイアウトデータと同一構造の配線ショートエラーデータとなるものである、ことを特徴とする請求項8または9記載のレイアウト検証装置。
【請求項13】 前記配線ショートエラー抽出手段は、レイアウトデータとレイアウト検証手段により出力されたエラーデータとを演算するための第1のAND処理手段と、第1のAND処理手段により出力された配線ショートエラーデータと、レイアウトデータからコンタクトおよびテキストを抽出するコンタクト・テキスト抽出手段により出力されたコンタクト・テキストデータと、を演算するための第2のAND処理手段と、第2のAND処理手段により出力されたエラーコンタクト・テキストデータと配線ショートエラーデータとを演算するためのOR処理手段とを備えている、ことを特徴とする請求項8記載のレイアウト検証装置。
【請求項14】 前記コンタクト・テキストデータは、レイアウトデータに配置されているコンタクトおよびテキストを抽出するものである、ことを特徴とする請求項13記載のレイアウト検証装置。
【請求項15】 記憶装置に格納されたレイアウトデータと回路接続情報であるネットリストと検証ルールを記述しているパラメータファイルとを演算装置へ転送する読込み処理手段と、レイアウトデータをパラメータファイルによる検証項目に従い、素子接続記述への変換が実行され、前記ネットリストを期待値とした照合が実行され、レイアウトデータに含まれるエラーと出力された配線をエラーデータとするレイアウト検証手段と、前記レイアウト検証手段によりエラーが検出された場合実行され、レイアウトデータと同一の配線層構造を持つ配線ショートエラーデータと前記配線ショートエラーデータ上に存在するコンタクト・テキストデータとを持つ配線ショートエラーとする配線ショートエラー抽出手段と、前記配線ショートエラー抽出手段で抽出された配線ショートエラーに存在するテキストデータを同一配線層上の端子、コンタクト、セルにテキストを付加し、前記配線ショートエラー上にテキストが無い場合、前記テキストが付加されている配線層との交差点上のテキストを対向する交差点へ付加し、前記配線ショートデータとテキスト付加手段により付加されたテキストデータとを持つ配線レイアウトショートエラーとするテキスト付加手段と、前記配線レイアウトショートエラーを配線レイヤ層別に選択された配線層上にある配線・コンタクト・テキストを抽出し、層別ショートエラーパターンに分割し記憶装置へ書込み処理を実行する配線層分割手段と、配線層別に格納された配線ショートエラーデータに配線方向を前記層別ショートエラーパターンへ付加する処理が実行される配線方向検証手段と、前記層別ショートエラーパターンにおいて、T字または、十字に交差する配線ショートエラーデータの有無を検出し、前記配線層別エラー検出手段により抽出し、配線ショートエラー判定された場合、配線層別ショートエラーとし、記憶装置へ書き込み処理が実行し、前記配線層別エラー検出手段は、配線層が終了するまで繰り返し実行される配線層別エラー検出手段と、前記配線層別エラー検出手段により検出された層別配線ショートエラーパターンを演算装置によりOR演算処理が実行され、配線ショートエラーパターンとし、記憶装置へ書込み処理を実行し、配線ショートエラーパターンを記憶装置から読み出し処理を実行して、表示装置への表示する配線ショートエラー合成手段と、から構成されることを特徴とするレイアウト検証装置。
【請求項16】 前記配線層分割手段で実行される配線層分割と前記配線方向検証手段で実行される配線方向検証および前記配線ショートエラー合成を並列処理する、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項17】 前記配線ショートエラー抽出手段は、レイアウトデータとエラーデータとによりレイアウトデータと同一の配線層構造を持ったエラーデータをAND演算し、当該エラーデータを配線ショートエラーデータとする第1のAND処理手段と、レイアウトデータに存在するコンタクトおよびテキストを抽出し、コンタクト・テキストデータとし、記憶装置へ書き込むコンタクト・テキスト抽出手段と、前記配線ショートエラーデータとコンタクト・テキストデータを一時記憶装置へ書込み処理され、演算処理装置によりAND演算処理が実行され、配線ショートエラーデータ上に存在するコンタクト・テキストのみエラーコンタクト・テキストデータとし、記憶装置へ書込み処理が実行する第2のAND処理手段と、前記配線ショートエラーデータとエラーコンタクト・テキストデータを一時記憶装置へ書込み処理され、演算処理装置によりOR演算処理が実行され、レイアウトデータと同一の配線層構造を持つ配線ショートエラーデータと前記配線ショートエラーデータ上に存在するコンタクト・テキストデータとを持つ配線ショートエラーとし、記憶装置へ書込み処理が実行されるOR処理手段と、からなることを特徴とする請求項15記載のレイアウト検証装置。
【請求項18】 前記層別ショートエラーパターンにおいて、T字または、十字に交差する配線ショートエラーデータの有無を検出し、前記配線層別エラー検出手段により抽出し、配線ショートエラー判定された場合、層別配線ショートエラーパターンとし、記憶装置へ書き込み処理が実行し、前記配線層別エラー検出手段は、配線層が終了するまで繰り返し実行される配線層別エラー検出手段である、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項19】 前記配線層別エラー検出手段により検出された層別配線ショートエラーパターンを演算装置によりOR演算処理が実行され、配線ショートエラーパターンとし、記憶装置へ書込み処理を実行し、配線ショートエラーパターンを記憶装置から読み出し処理を実行して、表示装置への表示する配線ショートエラー合成手段とから構成される、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項20】 前記抽出された配線ショートエラーデータを層別に記憶装置に格納し、データベース化する、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項21】 前記配線ショートエラーパターンをフラッシュ表示などにより認識しやすい処理を実行する、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項22】 前記配線ショートエラーパターンに配線方向データを付加する、ことを特徴とする請求項15記載のレイアウト検証装置。
【請求項23】 少なくとも、半導体集積回路またはプリント基板あるいは液晶パネルの配線についてレイアウト検証を行うものである、ことを特徴とする請求項8〜22のいずれかに記載のレイアウト検証装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、半導体集積回路またはプリント基板あるいは液晶パネル等の配線に関するレイアウト検証方法およびレイアウト検証装置に関する。
【0002】
【従来の技術】《発明の背景》本発明が関する半導体集積回路の配線レイアウト設計後に実施するレイアウト検証方法として、回路接続情報とレイアウト設計された接続結果と比較し正しく設計されているかを検証する。これらの処理で、回路接続情報上2系統以上の配線がショートした場合、ショートした配線を全てディスプレイ上あるいは紙にレイアウトパターン表示を行ったり、配線ショート個所をログファイルとして全ての配線ショートしている個所を記憶装置および紙に出力する。配線ショートエラーと表示出力された情報を検証者がトレースしながらショートエラー個所を特定していく。
【0003】特に、グローバル配線であるVCC/VSSに関しては、半導体集積回路全体にショートエラーとして表示出力されるため更にエラー個所の特定が困難となっている。今後の問題として、多層配線、チップサイズ拡大、微細化による同一チップサイズ内への素子数および配線数(ネット)の増大が進む。現在の配線ショートエラーの表示出力方法では、エラー個所の特定が更に困難になる。
【0004】この要請に応えるために、例えば、特開2000−114339号公報に開示されているように、LVS検証プログラム2001のエラー出力読み込みエラーとなっている信号の配線の分岐点の位置を調べる配線分岐点探索プログラム2003の入力とし、このエラー出力をエラー表示プログラム2004により表示装置に表示する。あるいは、エラー出力の分岐点を探索した後、信号名発生プログラム2005を用いて分岐点の近傍に確定できる信号名のテキストを発生させショートしている場所を特定することが提案されている。
【0005】また、特開平07−087362号公報に開示されているように、設計された配線レイアウトのショートエラーのパターンを表示する配線レイアウト検証装置3001において判定されたショートエラーパターンを接続順にトレースするトレース部3011、パターン内フラグの異同を照合して異なるフラグが存在するパターンを判定する判定部3012、異フラグ存在と判定されたパターンを強調させる内部ショートエラー箇所強調表示指定部3013を設ける。隣り合うパターンのフラグ同士の異同を照合してフラグ同士が異なる隣り合うパターンを強調させる相互ショートエラー箇所強調部を設ける。
【0006】しかし、この従来技術には、次のような問題点があった。第1の問題点は、配線ショートエラー箇所が特定して検索できないことである。その理由は、従来の配線ショートエラー出力データでは、単層でエラーデータを出力するために配線層が異なる交差点を検出することができない。第2の問題点は、複数箇所の配線ショートエラーが検索できないことである。その理由は、交差点ごとの配線関係をプローブ・チェックの結果、交差点が全て不定と表示されるためである。
【0007】
【発明が解決しようとする課題】本発明は、前記従来のレイアウト検証における問題点を解消するためになされたものであって、その目的とするところは、配線ショートエラー上の接続点を正確に判断することができ、配線ショートエラーが発生している配線層まで検証が可能で、かつ、複数箇所のショートエラーが発生しているレイアウトデータについても検索することが可能なレイアウト検証方法およびレイアウト検証装置の提供を目的とする。また、端子、セルおよび配線上に付加されているテキストからショートエラーを検索し、配線方向性を付加することにより、配線ショートエラーのみを表示することができ、レイアウトデータ上では、接続されていない交差点箇所を配線ショートエラーとして出力することを排除することが可能なレイアウト検証方法およびレイアウト検証装置の提供を目的とする。さらに、配線層別に配線ショートエラーを検索することにより、配線ショートエラーに関係のない配線を対象外とすることが可能となり、配線ショ―トエラーデータを格納するディスク、一時記憶・表示するためのメモリを削減することができるレイアウト検証方法およびレイアウト検証装置の提供を目的とする。
【0008】
【課題を解決するための手段】本発明は、レイアウト検証方法の構成を次のとおりとすることにより、前記目的を達成できる。
1:レイアウト検証と、配線ショートエラー抽出と、テキスト付加と、配線層分割と、配線方向検証と、配線層エラー検出と、配線層ショートエラー合成とを設え、複数箇所の配線ショートエラーを含む半導体集積回路における配線ショート個所を発見できるとともに、前記配線ショートエラーデータに配線方向データをも付加することができるように前記各要素を構成した、ことを特徴とするレイアウト検証方法。
2:前記配線ショートエラー抽出は、第1のAND処理と第2のAND処理とOR処理とを備えている、ことを特徴とする前記1記載のレイアウト検証方法。
3:前記第1のAND演算処理は、レイアウトデータとエラーデータを入力データとして、AND演算処理を実行することにより、前記レイアウトデータからエラーデータと同一の配線層構造を持つ配線ショートエラーデータを抽出するものである、ことを特徴とする前記2記載のレイアウト検証方法。
4:前記第2のAND処理は、前記コンタクト・テキストデータと配線ショートデータを抽出するものである、ことを特徴とする前記2記載のレイアウト検証方法。
5:前記OR処理は、配線ショートエラーとエラーコンタクト・テキストデータを入力データとして、OR演算処理を実行することによりエラーデータ上にあるレイアウトデータと同一構造の配線ショートエラーとなるものである、ことを特徴とする前記3記載のレイアウト検証方法。
6:前記配線ショートエラー抽出は、レイアウトデータとレイアウト検証により出力されたエラーデータとを演算するための第1のAND処理と、前記第1のAND処理により出力された配線ショートエラーデータとレイアウトデータからコンタクトおよびテキストを抽出するコンタクト・テキスト抽出により出力されたコンタクト・テキストデータと前記配線ショートエラーデータとを演算するための第2のAND処理と、前記第2のAND処理により出力されたエラーコンタクト・テキストデータと配線ショートエラーデータとを演算するためのOR処理とから構成されている、ことを特徴とする前記1記載のレイアウト検証方法。
7:前記コンタクト・テキスト抽出は、レイアウトデータからコンタクト・テキストデータを抽出し、前記コンタクトおよびテキストを抽出するものである、ことを特徴とする前記6記載のレイアウト検証方法。
【0009】また、本発明は、レイアウト検証装置の構成を次のとおりとすることにより、前記目的を達成できる。
8:レイアウト検証手段と、配線ショートエラー抽出手段と、テキスト付加手段と、配線層分割手段と、配線方向検証手段と、配線層別エラー手段と、配線ショートエラー合成手段とを設え、複数箇所の配線ショートエラーを含む半導体集積回路における配線ショート個所を発見できるとともに、前記配線ショートエラーデータに配線方向データをも付加することができるように前記各要素を構成した、ことを特徴とするレイアウト検証装置。
9:前記配線ショートエラー抽出手段は、第1のAND処理手段と、第2のAND処理手段と、第1のOR処理手段とを備えている、ことを特徴とする前記8記載のレイアウト検証装置。
10:前記第1のAND処理手段は、レイアウトデータとエラーデータを入力データとして、AND演算処理を実行することにより、前記レイアウトデータからエラーデータと同一の配線層構造を持つ配線ショートエラーデータを抽出するものである、ことを特徴とする前記9記載のレイアウト検証装置。
11:第2のAND処理手段は、前記コンタクト・テキストデータと配線ショートデータを入力データとして、AND演算処理を実行することにより、配線ショートエラーデータ上に配置されているコンタクト・テキストエラーデータを抽出するものである、ことを特徴とする前記9記載のレイアウト検証装置。
12:OR処理手段は、配線ショートエラーとコンタクト・配線ショートデータを入力データとして、OR処理を実行することにより配線ショートエラーデータ上にあるレイアウトデータと同一構造の配線ショートエラーデータとなるものである、ことを特徴とする前記8または9記載のレイアウト検証装置。
13:前記配線ショートエラー抽出手段は、レイアウトデータとレイアウト検証手段により出力されたエラーデータとを演算するための第1のAND処理手段と、第1のAND処理手段により出力された配線ショートエラーデータと、レイアウトデータからコンタクトおよびテキストを抽出するコンタクト・テキスト抽出手段により出力されたコンタクト・テキストデータと、を演算するための第2のAND処理手段と、第2のAND処理手段により出力されたエラーコンタクト・テキストデータと配線ショートエラーデータとを演算するためのOR処理手段とを備えている、ことを特徴とする前記8記載のレイアウト検証装置。
14:前記コンタクト・テキストデータは、レイアウトデータに配置されているコンタクトおよびテキストを抽出するものである、ことを特徴とする前記13記載のレイアウト検証装置。
【0010】さらに、本発明は、レイアウト検証装置の構成を次のとおりとすることにより、前記目的を達成できる。
15:記憶装置に格納されたレイアウトデータと回路接続情報であるネットリストおよび検証ルールを記述しているパラメータファイルを演算装置へ転送する読込み処理手段と、レイアウトデータをパラメータファイルによる検証項目に従い、素子接続記述への変換が実行され、前記ネットリストを期待値とした照合が実行され、レイアウトデータに含まれるエラーと出力された配線をエラーデータとするレイアウト検証手段と、前記レイアウト検証手段によりエラーが検出された場合実行され、レイアウトデータと同一の配線層構造を持つ配線ショートエラーデータと前記配線ショートエラーデータ上に存在するコンタクト・テキストデータとを持つ配線ショートエラーとする配線ショートエラー抽出手段と、前記配線ショートエラー抽出手段で抽出された配線ショートエラーに存在するテキストデータを同一配線層上の端子、コンタクト、セルにテキストを付加し、前記配線ショートエラー上にテキストが無い場合、前記テキストが付加されている配線層との交差点上のテキストを対向する交差点へ付加し、前記配線ショートデータとテキスト付加手段により付加されたテキストデータとを持つ配線レイアウトショートエラーとするテキスト付加手段と、前記配線レイアウトショートエラーを配線レイヤ層別に選択された配線層上にある配線・コンタクト・テキストを抽出し、層別ショートエラーパターンに分割し記憶装置へ書込み処理を実行する配線層分割手段と、配線層別に格納された配線ショートエラーデータに配線方向を前記層別ショートエラーパターンへ付加する処理が実行される配線方向検証手段と、前記層別ショートエラーパターンにおいて、T字または、十字に交差する配線ショートエラーデータの有無を検出し、前記配線層別エラー検出手段により抽出し、配線ショートエラー判定された場合、配線層別ショートエラーとし、記憶装置へ書き込み処理が実行し、前記配線層別エラー検出手段は、配線層が終了するまで繰り返し実行される配線層別エラー検出手段と、前記配線層別エラー検出手段により検出された層別配線ショートエラーパターンを演算装置によりOR演算処理が実行され、配線ショートエラーパターンとし、記憶装置へ書込み処理を実行し、配線ショートエラーパターンを記憶装置から読み出し処理を実行して、表示装置への表示する配線ショートエラー合成手段と、から構成されることを特徴とするレイアウト検証装置。
16:前記配線層分割手段で実行される配線層分割と前記配線方向検証手段で実行される配線方向検証および前記配線ショートエラー合成を並列処理する、ことを特徴とする前記15記載のレイアウト検証装置。
17:前記配線ショートエラー抽出手段は、レイアウトデータとエラーデータとによりレイアウトデータと同一の配線層構造を持ったエラーデータをAND演算し、当該エラーデータを配線ショートエラーデータとする第1のAND処理手段と、レイアウトデータに存在するコンタクトおよびテキストを抽出し、コンタクト・テキストデータとし、記憶装置へ書き込むコンタクト・テキスト抽出手段と、前記配線ショートエラーデータとコンタクト・テキストデータを一時記憶装置へ書込み処理され、演算処理装置によりAND演算処理が実行され、配線ショートエラーデータ上に存在するコンタクト・テキストのみエラーコンタクト・テキストデータとし、記憶装置へ書込み処理が実行する第2のAND処理手段と、前記配線ショートエラーデータとエラーコンタクト・テキストデータを一時記憶装置へ書込み処理され、演算処理装置によりOR演算処理が実行され、レイアウトデータと同一の配線層構造を持つ配線ショートエラーデータと前記配線ショートエラーデータ上に存在するコンタクト・テキストデータとを持つ配線ショートエラーとし、記憶装置へ書込み処理が実行されるOR処理手段と、からなることを特徴とする前記15記載のレイアウト検証装置。
18:前記層別ショートエラーパターンにおいて、T字または、十字に交差する配線ショートエラーデータの有無を検出し、前記配線層別エラー検出手段により抽出し、配線ショートエラー判定された場合、層別配線ショートエラーパターンとし、記憶装置へ書き込み処理が実行し、前記配線層別エラー検出手段は、配線層が終了するまで繰り返し実行される配線層別エラー検出手段である、ことを特徴とする前記15記載のレイアウト検証装置。
19:前記配線層別エラー検出手段により検出された層別配線ショートエラーパターンを演算装置によりOR演算処理が実行され、配線ショートエラーパターンとし、記憶装置へ書込み処理を実行し、配線ショートエラーパターンを記憶装置から読み出し処理を実行して、表示装置への表示する配線ショートエラー合成手段とから構成される、ことを特徴とする前記15記載のレイアウト検証装置。
20:前記抽出された配線ショートエラーデータを層別に記憶装置に格納し、データベース化する、ことを特徴とする請求項15記載のレイアウト検証装置。
21:前記配線ショートエラーパターンをフラッシュ表示などにより認識しやすい処理を実行する、ことを特徴とする前記15記載のレイアウト検証装置。
22:前記配線ショートエラーパターンに配線方向データを付加する、ことを特徴とする請求項15記載のレイアウト検証装置。
23:少なくとも、半導体集積回路またはプリント基板あるいは液晶パネルの配線についてレイアウト検証を行うものである、ことを特徴とする前記8〜22のいずれかに記載のレイアウト検証装置。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を実施例に基づいて説明する。
《発明の実施例》図1および図2を参照にすると、本発明の実施例は、レイアウト検証手段1001と、配線ショートエラー抽出手段1002と、テキスト付加手段1003と、配線層分割手段1004と、配線方向検証手段1005と、配線層別エラー手段1006と、配線ショートエラー合成手段1007を設えている。前記配線ショートエラー抽出手段1002は、第1のAND処理手段1009と第2のAND処理手段1011とOR処理手段1012とを備えている。
【0012】図2に示すように、当該配線ショートエラー抽出手段1002は、レイアウトデータ1500とレイアウト検証手段1001により出力されたエラーデータ1503とを演算するための第1のAND処理手段1009と、第1のAND処理手段1009により出力された配線ショートエラーデータ1504とレイアウトデータ1500からコンタクトおよびテキストを抽出するコンタクト・テキスト抽出手段1010と、前記コンタクト・テキスト抽出手段1010により出力されたコンタクト・テキストデータ1505と前記配線ショートエラーデータ1504とコンタクト・テキストデータ1505とを演算するための第2のAND処理手段1011と、第2のAND処理手段1011により出力されたエラーコンタクト・テキストデータ1506と前記エラ−コンタクト・テキストデータ1506と配線ショートエラーデータ1504とを演算するためのOR処理手段1012を設ける。第1のAND処理手段1009は、レイアウトデータ1500とエラーデータ1503を入力データとして、AND演算処理を実行することにより、前記レイアウトデータ1500からエラーデータ1503と同一の配線層構造を持つ配線ショートエラーデータ1504を抽出する。コンタクト・テキスト抽出手段1010は、レイアウトデータ1500からコンタクト・テキストデータ1505を抽出する。前記コンタクト・テキストデータ1505は、レイアウトデータ1500とに配置されているコンタクトおよびテキストを抽出する。第2のAND処理手段1011は、前記コンタクト・テキストデータ1505と配線ショートデータ1504を入力データとして、AND演算処理を実行することにより、配線ショートエラーデータ1504上に配置されているコンタクト・テキストエラーデータ1506を抽出する。OR処理手段1012は、配線ショートエラー1504とコンタクト・配線ショートデータ1506を入力データとして、OR処理を実行することにより配線ショートエラーデータ1504上にあるレイアウトデータと同一構造の配線ショートエラーデータ1507となる。
【0013】《実施例の動作の説明》図1は、本発明のレイアウト検証方法および装置の動作を示すフローチャートである。上記フローチャートを用いて詳細に説明する。
【0014】STEP1は、読み込み処理1000である。記憶装置に格納されたレイアウトデータ1500と回路接続情報であるネットリスト1501および検証ルールを記述しているパラメータファイル1502を演算装置へ転送される。例えば、記憶装置は、ハードディスク、ROM、CDROM、MOなどである。また、レイアウトデータ1500は、GDSIIストリームフォーマット1501およびパラメータファイル1502を一時記憶装置への書き込み処理を実行する。一時記憶装置として、例えばRAMがある。
【0015】STEP2は、レイアウト検証1001である。記憶装置に格納されているレイアウト検証1001により、一時記憶装置に格納されているレイアウトデータ1500をパラメータファイル1502による検証項目に従い、素子接続記述への変換が実行され、前記ネットリスト1501を期待値とした照合が実行される。上記、レイアウト検証の結果を記憶装置に格納する。レイアウトデータ1500にエラーが含まれていた場合、エラーと出力された配線を全てエラーレイヤとして記憶装置へ書き込む。記憶装置に書き込まれたデータをエラーデータ1503とする。
【0016】STEP3は、配線ショートエラー抽出1002である。前記レイアウト検証1001によりエラーが検出された場合実行される。図2は、配線ショートエラー1002の詳細な動作を示すフローチャートである。
【0017】STEP3Aは、第1のAND処理1009である。レイアウトデータ1500とエラーデータ1503を一時記憶装置へ書込み処理され、演算処理装置によりAND演算処理が実行されその結果であるエラーデータは、レイアウトデータ1500と同一の配線層構造を持ったエラーデータとなる。前記配線構造を持ったエラーデータを配線ショートデータ1504とし、記憶装置へ書込み処理が実行される。
【0018】STEP3Bは、コンタクト・テキスト抽出1010である。レイアウトデータ1500に存在するコンタクトおよびテキストを抽出し、コンタクト・テキストデータ1505とし、記憶装置へ書き込む。
【0019】STEP3Cは、第2のAND処理1011である。前記配線ショートエラーデータ1504とコンタクト・テキストデータ1505を一時記憶装置へ書込み処理され、演算処理装置によりAND演算処理が実行され、配線ショートエラーデータ1505上に存在するコンタクト・テキストのみエラーコンタクト・テキストデータ1506とし、記憶装置へ書込み処理が実行する。
【0020】STEP3Dは、OR処理1012である。前記配線ショートエラーデータ1504とエラーコンタクト・テキストデータ1506を一時記憶装置へ書込み処理され、演算処理装置によりOR演算処理が実行され、レイアウトデータ1500と同一の配線層構造を持つ配線ショートエラーデータと前記配線ショートエラーデータ上に存在するコンタクト・テキストデータとを持つ配線レイアウトショートエラー1507とし、記憶装置へ書込み処理が実行される。
【0021】STEP4は、テキスト付加1003である。前記STEP3で抽出された配線レイアウトショートエラー1507に存在するテキストデータを同一配線層上の端子、コンタクト、セルにテキストを付加する。前記配線レイアウトショートエラー1507上にテキストが無い場合、前記テキストが付加されている配線層との交差点上のテキストを対向する交差点へ付加する。前記配線レイアウトショートデータ1507とテキスト付加1003により付加されたテキストデータとを持つ配線レイアウトショートエラー1508とし、記憶装置へ書込み処理が実行される。
【0022】STEP5は、配線層分割1004である。前記配線レイアウトショートエラー1508を配線レイヤ層別に選択された配線層上にある配線・コンタクト・テキストを抽出し、配線層別ショートエラー1509に分割し記憶装置へ書込み処理が実行される。STEP6は、配線方向検証1005である。配線層別に格納された配線ショートエラーデータに配線方向を前記層別ショートエラーパターン1509へ付加する処理が実行される。
【0023】配線方向検証1005の動作説明をする。まず、配線方向を設定した配線方向パラメータファイル1512を演算装置に読み出す。例えば、配線方向パラメータファイル1512に接続順位として、端子>コンタクト54>コンタクト43>コンタクト32>コンタクト>21>セルと仮定する。前記接続順位の上位から下位への方向に対し、配線方向を示すテキストを付加する。例えば、上位から下位方向へ右方向である場合_R、左方向は_L、上方向は_U、下方向は_Dと仮定することができる。
【0024】STEP7は、配線層別エラー検出1006である。前記層別ショートエラーパターン1509において、T字または、十字に交差する配線ショートエラーデータの有無を検出する。前記配線層別エラー検出プログラム1006により抽出し、配線ショートエラー判定された場合、配線層別ショートエラー1510とし、記憶装置へ書き込み処理が実行される。前記配線層別エラー検出1006は、配線層が終了するまで繰り返し実行される。
【0025】STEP8は、配線ショートエラー合成1007である。STEP7により検出された配線層別ショートエラー1510を演算装置によりOR演算処理が実行され、配線エラーデータ1511とし、記憶装置へ書込み処理が実行される。配線エラーデータ1511を記憶装置から読み出し処理を実行し、表示装置への表示する。この際、配線エラーデータ1511をフラッシュ表示などにより認識しやすい処理を実行する。表示装置として、ディスプレイなどがある。
【0026】図3は、本発明のレイアウト検証方法によりSTEP3まで実行された配線ショートエラー1507の表示例である。60,61は、テキスト[A]に接続するセルを示す。62,63,64は、テキスト[B]に接続するセルを示す。1は第1配線層を示し、2は第2配線層を示し、3は第3配線層を示し、4は第4配線層を示し、5は第5配線層を示す。21は、第1配線層1と第2配線層2を接続するコンタクトを示し、32は、第2配線層2と第3配線層3を接続するコンタクトを示し、43は、第3配線層3と第4配線層4を接続するコンタクトを示し、54は、第4配線層4と第5配線層5を接続するコンタクトを示す。
【0027】図4は、本発明のレイアウト検証方法によりSTEP7まで実行され抽出された第5配線層ショートエラーパターンである。テキスト[A_D]は、テキスト[A]に配線方向検証1005により付加されたテキストデータであり、コンタクト54上に配置されている。同様に、テキスト[B_U]は、テキスト[B]に配線方向検証1005により付加されたテキストデータであり、コンタクト54上に配置されている。上記図4上に異なるテキスト同士のT字または十字に交差する配線ショートエラーデータが存在しないので、層別は層別配線ショートエラーパターン1510へは格納されない。
【0028】図5は、本発明のレイアウト検証方法によりSTEP7まで実行され抽出された第4配線層ショートエラーパターンである。テキスト[A_R]は、前記図4においてコンタクト54上に配置されたテキスト[A_D]によりテキスト名[A]ということが判断される。故に、配線方向検証1005によりコンタクト43には、テキスト[A_R]が付加される。同様に、テキスト[B_L]は、前記図4においてコンタクト54上に配置されたテキスト[B_U]によりテキスト名[B]ということが判断される。故に、配線方向検証1005によりコンタクト43には、テキスト[B_L]が付加される。上記図5上に異なるテキスト同士のT字または十字に交差する配線ショートエラーデータが存在しないので、層別は層別配線ショートエラーパターン1510へは格納されない。
【0029】図6は、本発明のレイアウト検証方法によりSTEP7まで実行され抽出された第3配線層ショートエラーパターンである。テキスト[A_D]は、前記図5においてコンタクト43上に配置されたテキスト[A_R]によりテキスト名[A]ということが判断される。故に、配線方向検証1005によりコンタクト32には、テキスト[A_D]が付加される。同様に、テキスト[B_L]・[B_D]は、前記図5においてコンタクト43上に配置されたテキスト[B_L]によりテキスト名[B]ということが判断される。故に、配線方向検証1005によりコンタクト32には、テキスト[B_L]・[B_D]が付加される。上記図6上に異なるテキスト同士のT字または十字に交差する配線ショートエラーデータが存在しないので、層別は層別配線ショートエラーパターン1510へは格納されない。
【0030】図7は、本発明のレイアウト検証方法によりSTEP7まで実行され抽出された第2配線層ショートエラーパターンである。第1の配線エラーパターンにおいて付加されているテキスト[A_R]は、前記図6においてコンタクト32上に配置されたテキスト[A_D]によりテキスト名[A]ということが判断される。故に、配線方向検証1005によりコンタクト21には、テキスト[A_R]が付加される。同様に、第2の配線エラーパターンにおいてテキスト[B_L]は、前記図6においてコンタクト32上に配置されたテキスト[B_D]によりテキスト名[B]ということが判断される。故に、配線方向検証1005によりコンタクト21上には、テキスト[B_L]が付加される。上記配線エラーパターンには、異なるテキスト同士のT字または十字に交差する配線ショートエラーデータが存在しないので、層別配線ショートエラーパターン1510へは格納されない。第3の配線エラーパターンにおいて付加されているテキスト[A_U]・[A_L]は、前記図6においてコンタクト32上に配置されたテキスト[A_D]によりテキスト名[A]ということが判断される。故に、配線方向検証1005により2個所のコンタクト21上には、それぞれテキスト[A_U]・テキスト[A_L]が付加される。また、テキスト[B_L]・テキスト[B_U]は、前記図6においてコンタクト32上に配置された[B_L]によりテキスト名[B]ということが判断される。故に、配線方向検証1005により2個所のコンタクト21上には、それぞれテキスト[B_U]・テキスト[B_L]が付加される。しかし、前記第3の配線エラーパターンには、十字に交差する個所が存在し、2個所のコンタクト21には、テキスト[A_L]とテキスト[B_L]が同一のコンタクト21上に付加され、他方にもテキスト[A_U]とテキスト[B_U]が同一コンタクト21上に付加されている。したがって、上記第3の配線エラーパターンはショーとしていると判定される。配線層別エラー検出1006により、前記配線ショートエラーについて、図4・図5・図6により、図7で抽出された配線ショートのコンタクト32から十字に交差している配線までは正しいことが判明している。したがって、前記図7に2重線で示した配線2Eのみ配線ショートエラーとして層別配線ショートエラーパターン1510に格納される。
【0031】図8は、本発明のレイアウト検証方法によりSTEP7まで実行され抽出された第1配線層ショートエラーパターンである。第1の配線エラーパターンにおいてセル60に付加されているテキスト名[A]と前記図7においてコンタクト21上に配置されたテキスト[A_R]によりテキスト名[A]ということが判断される。故に、配線方向検証1005によりセル60上には、テキスト[A_U]が付加される。第2の配線エラーパターンにおいてセル62に付加されているテキスト名[B]と前記図7においてコンタクト21上に配置されたテキスト[B_L]によりテキスト名[B]ということが判断される。故に、配線方向検証1005によりセル62上には、テキスト[B_D]が付加される。前記第1の配線エラーパターンおよび第2の配線エラーパターン上に異なるテキストが存在しないので、層別配線ショートエラーパターン1510へは格納されない。第3の配線エラーパターンにおいて2個所のコンタクト21にはそれぞれテキスト[A_U]と[B_U],[A_L]と[B_L]が同一コンタクト21上に付加されている。セル61は、テキスト[A]が付加されており、セル63およびせる64は、テキスト[B]が付加されている。もし、正しく接続されていれば、セル61に対して、配線方向検証1005によりテキスト[A_U]が付加され、セル63およびセル64に対しては、[B_D]が付加されることになる。したがって、図8に示すように各セルからT字または十字またはL字に交差している点までは、正しく接続されていることが判明する。図8に示す2重線で示した配線1Eのみ配線ショートエラーとして層別配線ショートパターン1510に格納される。
【0032】図9は、本発明のレイアウト検証方法によりSTEP8まで実行され抽出された配線ショートパターン1511に格納される図である。前記図7および図8で抽出された配線2E,1Eを配線ショート合成1007により処理された結果である。
【0033】《発明の他の実施例》以上本発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。たとえば、配線層を5層に限定することなくN層まで拡張する事が可能である。さらに、配線レイアウト表示方法としてディスプレイによる表示だけではなく、プリンタなどによる表示も可能である。配線エラー数が複数存在しても本発明による検証方法で抽出することは可能である。
【0034】図12は、本発明の他の実施例である。STEP5で実行される配線層分割1004とSTEP6で実行される配線方向検証1006および配線ショートエラー合成1007を並列処理することを特徴とするレイアウト検証方法である。本実施例により、レイアウト検証時間を短縮することが可能となる。
【0035】《発明のさらに他の実施例》半導体集積回路におけるレイアウト検証方法に適用するだけでなくプリント基板・液晶パネルなどの配線についてレイアウト検証技術に適用することができる。
【0036】
【発明の効果】特許請求の範囲記載の構成を採用した本発明は、配線ショートエラーが発生している配線層まで検証可能という効果が得られるとともに、複数箇所の配線ショートエラーが発生しているレイアウトデータについても検索が可能という効果が得られる。配線層別にショートエラーを検索することににより、接続点のない配線を対象外とすることが可能であるという効果が得られる。
【0037】また、本発明のよれば、レイアウトデータとショートエラーデータをAND処理および前記レイアウトデータとコンタクト・テキストデータをAND処理し、前記2つのAND処理により出力されたデータをOR処理することによりレイアウトデータと同一の配線構造により、配線ショートエラー上の接続点を正確に判断することができる。したがって、配線ショートエラーが発生している配線層まで検証が可能となる。そして、波及効果として、複数箇所のショートエラーが発生しているレイアウトデータについても検索することが可能となる。
【0038】また、本発明によれば、端子、セルおよび配線上に付加されているテキストからショートエラーを検索し、配線方向性を付加することにより、配線ショートエラーのみを表示することができる。したがって、レイアウトデータ上では、接続されていない交差点箇所を配線ショートエラーとして出力することを排除することが可能となる。
【0039】さらに、本発明によれば、配線層別に配線ショートエラーを検索することにより、配線ショートエラーに関係のない配線を対象外とすることが可能となる。したがって、配線ショートエラーデータを格納するディスク、一時記憶・表示するためのメモリを削減することができる。
【0040】本発明の実施例を参考に試算した。配線層5層品で配線ショートエラ―箇所が第1層、第2層の2カ所、各配線層の割合を上層である5層から1:1:2:3:3と仮定した場合、40%の削減となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013