米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 日産自動車株式会社

発明の名称 ウオッチドッグタイマ診断システム
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−140779(P2003−140779A)
公開日 平成15年5月16日(2003.5.16)
出願番号 特願2001−340561(P2001−340561)
出願日 平成13年11月6日(2001.11.6)
代理人 【識別番号】100086450
【弁理士】
【氏名又は名称】菊谷 公男 (外2名)
【テーマコード(参考)】
5B048
5B054
5H223
【Fターム(参考)】
5B048 AA01 DD10 FF01 
5B054 BB05 CC01
5H223 BB08 EE17 EE23 EE24 FF08
発明者 権田 友彦
要約 課題
ウオッチドッグタイマのみならず、リセット信号入力端子までの異常の有無まで診断できるようにしたWDT診断システムを提供する。

解決手段
WDT診断回路20は、CPU10からのパルス信号が所定周期から外れた場合にリセット信号を出力する。故障診断時は、リセット信号レベルをCPUのリセット信号入力端子RESBのHレベル最小入力電圧よりも高いレベルとしてCPUのリセットを防止する。非診断時は、リセット信号レベルをリセット信号入力端子のLレベル最大入力電圧よりも低いレベルとする。CPUはリセット信号入力端子と異なる診断結果信号入力端子SINIにリセット信号を受けてその変化に基づいてWDT診断回路が正常であるか否かを判断する。WDT故障やリセット信号入力端子までの経路にオープン故障等があるとリセット信号が変化しないから異常が検出できる。
特許請求の範囲
【請求項1】 CPUが出力するパルス信号が所定周期から外れた場合にウオッチドッグタイマから出力する異常検出信号に基づいてCPU側のリセット信号入力端子へリセット信号を入力する一方、CPUから擬似異常信号を出力してウオッチドッグタイマの故障診断を行うウオッチドッグタイマ診断システムにおいて、前記ウオッチドッグタイマの非故障診断時は、前記リセット信号入力端子に入力されるリセット信号レベルを前記リセット信号入力端子のLレベル最大入力電圧よりも低いレベルとし、前記ウオッチドッグタイマの故障診断時は、リセット信号レベルを前記リセット信号入力端子のHレベル最小入力電圧よりも高いレベルとするとともに、CPU側では、前記リセット信号入力端子と異なる端子に前記リセット信号を入力して、該リセット信号の変化に基づき前記ウオッチドッグタイマが正常であるかの否かの判断を行う構成としたことを特徴とするウオッチドッグタイマ診断システム。
【請求項2】 前記故障診断時および非故障診断時のリセット信号レベルは、前記CPUから出力される診断状態信号に基づいて切り換えられることを特徹とする請求項1記載のウオッチドッグタイマ診断システム。
【請求項3】 前記診断状態信号に基づいて抵抗値が切り換わるとともに、前記ウオッチドッグタイマの出力に基づいて制御されるトランジスタを介して接地可能の可変抵抗手段と、電源電圧に接続された第1の抵抗とを有し、前記リセット信号出力端子は、前記第1の抵抗と可変抵抗手段との接続点に設けられて、前記リセット信号レベルが、第1の抵抗の抵抗値と前記トランジスタのオン抵抗および可変抵抗手段の抵抗値とで電源電圧を分圧したものであることを特徹とする請求項2記載のウオッチドッグタイマ診断システム。
【請求項4】 前記可変抵抗手段は、互いに並列に設けられた第2の抵抗と、オン抵抗が第2の抵抗より低く前記診断状態信号に基づいて切り換えられるスイッチとからなり、故障診断時は該スイッチをオフさせて抵抗値を高くし、非故障診断時はスイッチをオンさせて抵抗値を低くするように構成したことを特徹とする請求項3記載のウオッチドッグタイマ診断システム。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、システム動作を監視し、特定の信号ラインにパルス信号が供給されなくなったり所定周期から外れたりした場合には、システムが正常動作していないと判断しリセットをかけるウオッチドッグタイマ(以下、「WDT」という)の診断が可能なウオッチドッグタイマ診断システムに関する。
【0002】
【従来の技術】従来のWDT診断システムとして図7に示すようなものがある。このシステムでは、ウオッチドッグタイマ(WDT)診断回路60が専用のICであるASICで構成され、CPU(中央演算装置)50に接続されている。CPU50は電源電圧VDDで作動し、パルス信号出力端子PRNOから所定周期パルスのPRUN信号を出力可能である。また、診断状態信号出力端子SINJOからはWDT診断を制御する診断状態信号を出力する。
【0003】WDT診断回路60はまず、電源入力端子VCCを経て電源電圧VDDに接続されたパワーオンクリア回路(POC)22と、CPU50からのPRUN信号を入力するパルス信号入力端子PRNIに接続されたWDT24を備える。WDT24は、入力されたPRUN信号が所定周期から外れたとき、異常検出信号を出力する。WDT診断回路60内では、診断状態信号入力端子SINJIに受けたCPU50からの診断状態信号が、AND回路62へ入力されるとともに、AND回路64に反転入力される。
【0004】AND回路64には、WDT24から出力される異常検出信号も入力され、WDT診断時はWDT24から出力される異常検出信号をマスクし、非WDT診断時は異常検出信号をOR回路66へ出力する。OR回路66は、AND回路64とパワーオンクリア回路22とからの出力信号が入力可能とされ、いずれか一方の信号が入力されたときリセット信号出力用のトランジスタ68へ信号を出力する。トランジスタ68は、OR回路66からのリセット出力信号の入力によりオン作動し、リセット信号出力端子RESOからリセット信号をCPU50のリセット信号入力端子RESBへ出力する。
【0005】リセット信号出力端子RESOとリセット信号入力端子RESB間の接続線は抵抗74を介して電源電圧VDDに接続され、トランジスタ68がオフの状態ではCPU50のリセット信号入力端子RESBに非リセット信号としてのHレベル(ハイ・レベル)の信号を、またトランジスタ68がオンの状態ではリセット信号入力端子RESBにリセット信号としてのLレベル(ロー・レベル)の信号を供給するように構成されている。
【0006】一方、AND回路62にも、診断状態信号入力端子SINJIからの診断状態信号に加えて、WDT24からの異常検出信号が入力され、診断状態信号によりWDT非診断時にはWDT24からの異常検出信号をマスクし、WDT診断時には異常検出信号を出力バッファ70へ出力する。出力バッファ70は、AND回路62からの出力信号をインピーダンス変換して診断結果信号出力端子SINOから診断結果信号として出力する。この診断結果信号はCPU50の診断結果信号入力端子SINIに入力される。
【0007】すなわち、AND回路64以降の回路は、PRUN信号が所定周期から外れたとき、WDT24から出力される異常検出信号に基づいてリセット信号をCPU50に入力することによりこれをリセットし、AND回路62以降の回路は、WDT24から出力される異常検出信号を診断結果信号としてCPU50に入力するので、CPU50がWDT24の異常を判断する。
【0008】図8は、上記従来のWDT診断システムにおいて、非WDT診断時に、PRUN信号が正常である場合のタイムチャートである。CPU50の診断状態信号出力端子SINJOからWDT診断回路60の診断状態信号入力端子SINJIに入力される診断状態信号、およびWDT診断回路60の診断結果信号出力端子SINOからCPU50の診断結果信号入力端子SINIへ出力されるWDT診断結果信号は、非WDT診断状態であることから、ともにLレベルの状態で一定となっている。また、パルス信号入力端子PRNIに入力されるPRUN信号は、正常であることから所定周期のパルス信号であり、WDT24は異常検出信号を出力せず、リセット信号入力端子RESBへ入力されるリセット信号は、非リセット状態を示すHレベルで一定となっている。
【0009】図9は、上記非WDT診断時に、PRUN信号が異常となった場合のタイムチャートである。ここでも、非WDT診断状態であることから、診断状態信号入力端子SINJIに入力される診断状態信号、および診断結果信号出力端子SINOから出力されるWDT診断結果信号は、ともにLレベルの状態で一定となっている。この状態で、パルス信号入力端子PRNIに入力されるPRUN信号がある時刻t1で所定周期から外れ、例えば低レベルの一定値になると、WDT24は、PRUN異常検知時間TRESが経過した時点t2で異常検出信号を出力する。
【0010】ここで、診断状態信号がLレベルの一定信号であるので、AND回路64へは反転されHレベルとして入力され、WDT24の出力がAND回路64を通過して、OR回路66を介してトランジスタ68をオンさせる。この結果、リセット信号出力端子RESOからリセット信号入力端子RESBへ入力するリセット信号は、HレベルからLレベルに切り換わる。
【0011】次に、WDT診断時におけるPRUN信号が正常である場合のタイムチャートは図10のようになる。診断状態信号出力端子SINJOから診断状態信号入力端子SINJIに入力される診断状態信号は、WDT診断開始時点t3でLレベル状態からHレベル状態に立ち上がる。これと同時に、CPU50はパルス信号出力端子PRNOからパルス信号入力端子PRNIへ入力されるPRUN信号を、擬似異常信号として所定周期からずれた低レベルの一定値とする。
【0012】これにより、WDT24は、PRUN異常検知時間TRESを経過した時刻t4で、異常検出信号をAND回路64とAND回路62とへ出力する。ここで、AND回路64は、診断状態信号入力端子SINJIへ入力された診断状態信号がHレベルとなっており、これが反転してLレベル信号で入力されることから、異常検出信号をマスクする。したがって、異常検出信号は、もはやAND回路64から出力されず、OR回路66以下を通じてリセット信号としてCPU50に入力されることはない。
【0013】一方、AND回路62は、診断状態信号がHレベルであるので、WDT24からの異常検出信号を受けてHレベルを出力し、バッファ回路70を経て、診断結果信号出力端子SINOから診断結果信号としてCPU50の診断結果信号入力端子SINIへ出力される。この結果、CPU50は、WDT24が正常に作動していると判断し、時刻t3から時間TSIN経過後の時刻t5でWDT診断を終了して、PRUN信号を正常に復帰させる。
【0014】これに対し、WDT24に故障がある場合は、図11に示すように、WDT24は異常検出信号を出力しない。したがって、異常検出信号が診断結果信号として診断結果信号出力端子SINOから出力されず、CPU50に入力されない。このため、診断結果信号がWDT診断開始時刻t3から所定時間TSIN内に診断結果信号入力端子SINIへ入力されないとき、CPU50は、WDT24が異常であると判断して、時刻t5でWDT診断を終了する。
【0015】
【発明が解決しようとする課題】ところで、上記のWDT診断時には、CPUにリセットがかからないようにしてある。すなわち、診断結果信号はリセット信号出力端子RESOからではなく、専用の診断結果信号出力端子SINOから出力している。ここで、WDT正常時にWDT診断回路60のリセット信号出力端子RESOがオープン故障したときの場合を考えると、WDT診断時には、診断状態信号入力端子SINJIへ診断状態信号を入力すると同時に、PRUN信号を所定周期からずれたものとするので、WDT24が異常検出信号を出力するが、診断状態信号がHレベルであるので異常検出信号はAND回路64でマスクされ、CPU50のリセット信号入力端子RESBへリセット信号が入力されることはない。すなわち、リセット信号出力端子RESOがオープン故障しているか否かにかかわらず、WDT診断時にはCPU50にはリセットがかからない。
【0016】以上のように、従来のWDT診断システムでは、診断結果信号をリセット信号出力端子RESOと異なる診断結果信号出力端子SINOから出力しているので、WDT診断時にCPUへリセットがかからないようにしながらWDT24の診断を実施することができるものの、WDT24からリセット信号出力端子RESOに至る経路、さらにはCPU50のリセット信号入力端子RESBまでにおける故障の有無については判断ができない。
【0017】したがって本発明は、上記の問題に鑑み、ウオッチドッグタイマのみならず、この回路からリセット信号入力端子までの回路の異常の有無をも診断できるようにしたウオッチドッグタイマ診断システムを提供することを目的とする。
【0018】
【課題を解決するための手段】このため請求項1の本発明は、CPUが出力するパルス信号が所定周期から外れた場合にウオッチドッグタイマから出力する異常検出信号に基づいてCPU側のリセット信号入力端子へリセット信号を入力する一方、CPUから擬似異常信号を出力してウオッチドッグタイマの故障診断を行うウオッチドッグタイマ診断システムにおいて、ウオッチドッグタイマの非故障診断時は、リセット信号入力端子に入力されるリセット信号レベルをリセット信号入力端子のLレベル最大入力電圧よりも低いレベルとし、ウオッチドッグタイマの故障診断時は、リセット信号レベルをリセット信号入力端子のHレベル最小入力電圧よりも高いレベルとするとともに、CPU側では、リセット信号入力端子と異なる端子にリセット信号を入力して、該リセット信号の変化に基づきウオッチドッグタイマが正常であるか否かの判断を行うものとした。
【0019】請求項2の発明は、故障診断時および非故障診断時のリセット信号レベルを、CPUから出力される診断状態信号に基づいて切り換えるものとした。また、請求項3の発明は、とくに上記診断状態信号に基づいて抵抗値が切り換わるとともに、ウオッチドッグタイマの出力に基づいて制御されるトランジスタを介して接地可能の可変抵抗手段と、電源電圧に接続された第1の抵抗とを有し、リセット信号出力端子は、第1の抵抗と可変抵抗手段との接続点に設けられて、リセット信号レベルが、第1の抵抗の抵抗値とトランジスタのオン抵抗および可変抵抗手段の抵抗値とで電源電圧を分圧したものとした。
【0020】請求項4の発明は、とくに可変抵抗手段が、互いに並列に設けられた第2の抵抗と、オン抵抗が第2の抵抗より低く診断状態信号に基づいて切り換えられるスイッチとからなり、故障診断時は該スイッチをオフさせて抵抗値を高くし、非故障診断時はスイッチをオンさせて抵抗値を低くするものとした。
【0021】
【発明の効果】請求項1の発明では、ウオッチドッグタイマ側からリセット信号を出力し、このリセット信号をCPU側では診断結果信号としても利用する。そして、ウオッチドッグタイマの診断時は、リセット信号レベルをCPUのリセット信号入力端子のHレベル最小入力電圧よりも高いレベルとすることにより、CPUがリセットされることはない。また、CPU側ではリセット信号入力端子と異なる端子にリセット信号を受けて、その信号の変化により、ウオッチドッグタイマが正常であるか否か、そしてウオッチドッグタイマからリセット信号入力端子までの回路故障をも判断することができる。
【0022】一方、非診断時には、リセット信号レベルをCPUのリセット信号入力端子のLレベル最大入力電圧よりも低いレベルとすることで、CPUにリセットをかけることが可能となる。
【0023】請求項2の発明では、故障診断時および非故障診断時のリセット信号レベルを、CPUからの診断状態信号に基づいて切り換えるものとしたので、ウオッチドッグタイマ側に切り換えタイミングを決定する複雑な回路を要しない。請求項3の発明では、電源電圧に接続された第1の抵抗とトランジスタで接地可能の可変抵抗手段との接続点にリセット信号出力端子を設け、診断状態信号に基づいて可変抵抗手段の抵抗値を切り換えて、リセット信号レベルを分圧値で得るものとしたので、簡単な構成でリセット信号レベルを切り換えることができる。
【0024】請求項4の発明は、上記の可変抵抗手段を並列の第2の抵抗とスイッチとから構成し、故障診断時は該スイッチをオフさせて抵抗値を高くし、非故障診断時はスイッチをオンさせてその低いオン抵抗を用いるものとしたので、スイッチのオン、オフだけでとくに簡便に異なるレベルのリセット信号を得ることができる。
【0025】
【発明の実施の形態】以下、本発明の実施の形態について詳細に説明する。図1は、発明の実施の構成を示すブロック図である。CPU10は電源電圧VDDで作動し、パルス信号出力端子PRNOから所定周期のパルス信号PRUNを出力可能であり、また、診断状態信号出力端子SINJOからはWDT診断を制御する診断状態信号を出力する。そして、WDT診断回路20からのリセット信号を受けるリセット信号入力端子RESBと、同じくリセット信号を受ける診断結果信号入力端子SINIを備えている。リセット信号入力端子RESBおよび診断結果信号入力端子SINIはそれぞれ、Lレベル最大入力電圧VLmaxとLレベル最小入力電圧VLminの間をLレベル信号の入力範囲とし、Hレベル最大入力電圧VHmaxとHレベル最小入力電圧VHminの間をHレベル信号の入力範囲としている。
【0026】WDT診断回路20は、電源電圧VDDに接続された電源入力端子VCCと、CPU10のパルス信号出力端子PRNOと接続されたパルス信号入力端子PRNIと、診断状態信号出力端子SINJOと接続された診断状態信号入力端子SINJIと、CPU10へリセット信号を出力するリセット信号出力端子RESOを備える。WDT診断回路20のリセット信号出力端子RESOとCPU10のリセット信号入力端子RESB間の接続線は、抵抗34を介して電源電圧VDDに接続されている。
【0027】WDT診断回路20内には、電源入力端子VCCに接続されたパワーオンクリア回路22と、パルス信号入力端子PRNIに接続されたWDT24を有している。WDT24は、入力されたPRUN信号が所定周期から外れたとき異常と判断して、異常検出信号(ここではHレベル信号)を出力する。リセット信号出力端子RESOは、抵抗30からトランジスタ28を介して接地され、抵抗30と並列にスイッチ32が設けられている。スイッチ32のオン抵抗は、抵抗30および抵抗34よりも十分小さい。パワーオンクリア回路22とWDT24の各出力はOR回路26に入力され、OR回路26の出力がトランジスタ28のゲートに接続されている。
【0028】スイッチ32はその制御端子が診断状態信号入力端子SINJIに接続してあり、診断状態信号によりオン/オフする。すなわち、診断状態信号がLレベルとされる非WDT診断時にはオン状態となり、診断状態信号がHレベルとされるWDT診断時にはオフ状態となる。これにより、並列に設けられた抵抗30とスイッチ32は、スイッチ32のオン、オフにより後述のように全体としての抵抗値が変化する可変抵抗手段を構成する。以上のWDT診断回路20は専用のASICとして構成されている。
【0029】トランジスタ28がオフの状態ではCPU10のリセット信号入力端子RESBに非リセット信号としてのハイ・レベル(Hレベル)の信号を、またトランジスタ28がオンの状態ではリセット信号入力端子RESBにリセット信号としてのロー・レベル(Lレベル)の信号を供給するように構成されている。
【0030】また、リセット信号出力端子RESOとリセット信号入力端子RESB間の接続線はCPU10の診断結果信号入力端子SINIにも接続され、前述のようにリセット信号が診断結果信号入力端子SINIにも入力されるようになっている。WDT診断回路20のリセット信号出力端子RESOから出力されるリセット信号のHレベルおよびLレベルの高さは、WDTの診断時と非診断時とで変化する。
【0031】図2の(a)は、非WDT診断時のリセット信号レベルを示し、(b)はWDT診断時のリセット信号レベルを示す。非WDT診断時は、CPU10からWDT診断回路20の診断状態信号入力端子SINJIに入力される診断状態信号がLレベルとされることから、スイッチ32がオン状態にある。パルス信号入力端子PRNIに入力されたCPU10からのパルス信号PRUNが所定周期からずれたとき、WDT24は異常と判断して異常検出信号(Hレベル信号)を出力する。この異常検出信号に基づきOR回路26の出力がトランジスタ28をオンさせる。
【0032】その際、スイッチ32のオン抵抗は抵抗30の抵抗値より十分小さい(低い)ので、前述した可変抵抗手段としての抵抗値は実質的にスイッチ32のオン抵抗で表わされる。こうして、リセット信号出力端子RESOに現われるリセット信号の電圧レベルは、電源電圧VDDを抵抗34と、スイッチ32のオン抵抗およびトランジスタ28のオン抵抗とで分圧した電圧となる。抵抗34とスイッチ32のオン抵抗の抵抗値は、まずこの分圧された電圧レベルが、図2の(a)に示すように、CPU10のリセット信号入力端子RESBのLレベル最大入力電圧VLmaxとLレベル最小入力電圧VLminの間の電圧範囲Va内になるように、トランジスタ28のオン抵抗も考慮して設定してある。したがって、非WDT診断時のCPU10は、このリセット信号をリセット信号入力端子RESBに受けて、リセットされる。
【0033】一方、WDT診断時には、CPU10から診断状態信号入力端子SINJIに入力される診断状態信号がHレベルとされることから、スイッチ32はオフとなる。この場合も、PRUN信号が所定周期からずれるとWDT24がその異常を検出し、異常検出信号を出力する。この異常検出信号に基づきOR回路26の出力がトランジスタ28をオンさせる。
【0034】その際、リセット信号出力端子RESOに現われるリセット信号の電圧レベルは、電源電圧VDDを抵抗34と、抵抗30およびトランジスタ28のオン抵抗とで分圧した電圧となる。抵抗34とスイッチ32のオン抵抗の抵抗値はさらに、この分圧された電圧レベルが、図2の(b)に示すように、CPU10のリセット信号入力端子RESBのHレベル最大入力電圧VHmaxとHレベル最小入力電圧VHminの間の電圧範囲Vb内になるように設定されている。したがって、WDT診断時には上記リセット信号によりCPU10がリセットされることはない。
【0035】つぎに、本実施の形態における非WDT診断時において、PRUN信号が正常な場合のタイムチャートを図3に示す。CPU10の診断状態信号出力端子SINJOから出力されWDT診断回路20の診断状態信号入力端子SINJIに入力される診断状態信号は、非WDT診断時であることからLレベル状態の一定信号である。このため、スイッチ(SW)32はオン状態となっている。
【0036】WDT診断回路20のパルス信号入力端子PRNIに入力されるPRUN信号が正常な所定のパルス信号であるので、OR回路26に入力されるWDT24の出力はLレベル状態で、パワーオンクリア回路22のオフ状態と相まってトランジスタ(TR)28はオフ状態となっている。これにより、リセット信号出力端子RESOのリセット信号が非リセットレベル状態であるHレベルの一定信号となっているので、CPU10のリセット信号入力端子RESBおよび診断結果信号入力端子SINIはHレベル状態で、したがって、CPU10がリセットされることはない。
【0037】これに対し、非WDT診断時においてPRUN信号が異常な場合のタイムチャートを図4に示す。上記同様、WDT診断回路20におけるスイッチ32はオン状態である。ここで、PRUN信号が時刻t1で異常となりパルス信号入力端子PRNIに所定周期からずれた信号(ここでは、一定の低レベル信号)が入力されると、WDT24はPRUN異常検出時間(TRES)を経過した時刻t2で異常検出信号(Hレベル信号)を出力し、OR回路26を介してトランジスタ28をオフからオン状態に切り換える。したがって、リセット信号出力端子RESOにおける電圧レベルは、リセット信号入力端子RESBおよび診断結果信号入力端子SINIのLレベル最大入力電圧VLmaxとLレベル最小入力電圧VLmin間の電圧範囲Va内の高さまで大きく低下し、このリセット信号によりCPU10はリセットされる。
【0038】次に、WDT正常時にWDT診断を実施した場合のタイムチャートを、図5に基づき説明する。診断状態信号入力端子SINJIに入力される信号は、WDT診断開始時点t3でLレベルからHレベルに立ち上がる。これにより、スイッチ32がオンからオフ状態に切り換わる。また、同時にCPU10のパルス信号出力端子PRNOから出力されるPRUN信号は、所定周期からずれた低レベルの一定信号となるので、WDT24は異常検出時間TRES経過後の時刻t4に異常検出信号を出力し、トランジスタ28をオン状態にする。
【0039】このとき、リセット信号出力端子RESOにおけるリセット信号の電圧レベルは、リセット信号入力端子RESBおよび診断結果信号入力端子SINIのHレベル最大入力電圧VHmaxとHレベル最小入力電圧VHmin間の電圧範囲Vb内の高さへと若干低下する。したがって、CPU10はこのリセット信号によりリセットされないものの、CPU10は診断結果信号入力端子SINIに入力される上記の電圧変化を検知して、WDT24が正常に作動していると判断する。このあと、時刻t5で診断を終了する。すなわち、WDT24が異常検出信号を正常に出力しており、かつWDT24からリセット信号出力端子RESOまで、ひいてはCPU10の診断結果信号入力端子SINIまで故障がなく、WDT診断回路20が正常であると判断される。
【0040】これに対し、図6は、WDT異常時にWDT診断を実施した場合のタイムチャートである。この場合も、WDT診断回路20におけるスイッチ32はオフ状態である。また、同時にCPU10のパルス信号出力端子PRNOから出力されるPRUN信号も所定周期からずれた信号となるが、WDT24に異常があると異常検出信号が出力されない。したがって、リセット信号出力端子RESOの電圧レベルは非リセットレベル状態であるHレベルに保持され、CPU10はリセットされない。そして、CPU10は、WDT診断開始時刻t3から所定時間TSIN内にリセット信号が診断結果信号入力端子SINIに入力されないことから、WDT24に異常があると判断し、時刻t5でWDT診断を終了する。
【0041】次に、WDT24が正常作動しているもののリセット信号出力端子RESOがオープン故障しているときも同様である。すなわち、図5の場合と同じく、WDT診断回路20が診断状態信号を受けて、時刻t3でスイッチ32がオフ状態になる。そして同時に、CPU5側のPRNO端子7から出力されるPRUN信号も所定周期からずれた信号となり、WDT24が時間TRES経過後異常検出信号を出力する。しかしながら、リセット信号出力端子RESOがオープン故障しているから、リセット信号はCPU10のリセット信号入力端子RESBおよび診断結果信号入力端子SINIへは入力されない。したがって、図6の場合と同じく、CPU10は、WDT診断開始時点t3から所定時間TSIN内にリセット信号を受けないことから、WDT診断回路20が異常であると判断し、時刻t5でWDT診断を終了する。
【0042】以上のように、本実施の形態では、WDT診断時にWDT診断回路20のリセット信号出力端子RESOからリセット信号を出力し、CPU10側ではこのリセット信号を診断結果信号としても用いるものとした。そして、WDT診断時はWDT診断回路20のWDT24に異常検出信号を出力させるとともに、スイッチ32をオンからオフ状態に切り換えることで、CPU10のリセット信号入力端子RESBおよび診断結果信号入力端子SINIに入力されるリセット信号レベルを、リセット信号入力端子のHレベル最小入力電圧VHminよりも高いレベルとするので、CPU10をリセットさせることなく、WDT診断回路に異常のないことを判断することができる。
【0043】一方、WDT24に故障がある場合やリセット信号出力端子RESOにオープン故障がある場合には、WDT診断開始時点t3から所定時間TSIN内にリセット信号が診断結果信号入力端子SINIに入力されないので、CPU10をリセットさせることなく、WDT診断回路20に異常があることが検出できる。
【0044】なお、非WDT診断時には、スイッチ32がオン状態となっていることから、CPU10のリセット信号入力端子RESBに入力されるリセット信号レベルを当該入力端子RESBのLレベル最大入力電圧VLmaxとLレベル最小入力電圧VLmin間のレベルとするので、CPU10からのPRUN信号の周期がずれた場合などにはCPU10にリセットをかけることができる。
【0045】こうして、WDT24はもちろん、WDT24からリセット信号出力端子RESOまでの経路を含むWDT診断回路20の診断まで行うことが可能で、しかも、リセット信号を診断結果信号としても利用するので、WDT診断回路20には診断結果出力用の独立の回路も不要となる。
【0046】以上、実施の形態について説明したが、本発明は図示の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。例えば実施の形態では、可変抵抗手段を抵抗30とスイッチ32で構成し、電源電圧VDDに対する抵抗30、抵抗34、スイッチ32のオン抵抗、トランジスタ28のオン抵抗の組み合わせにより、CPU10のリセット信号入力端子RESB、診断結果信号入力端子SINIのリセット電圧レベルを変えるものとしたが、可変抵抗手段としては、抵抗30に代えてそれと同じ抵抗値のオン抵抗を持つ第2のスイッチに置き換え、スイッチ32のオン、オフ制御と逆作動させるようにしてもよい。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013