米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社日立国際電気

発明の名称 デジタルマッチドフィルタ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−32143(P2003−32143A)
公開日 平成15年1月31日(2003.1.31)
出願番号 特願2001−211742(P2001−211742)
出願日 平成13年7月12日(2001.7.12)
代理人 【識別番号】100093104
【弁理士】
【氏名又は名称】船津 暢宏 (外1名)
【テーマコード(参考)】
5K022
【Fターム(参考)】
5K022 EE01 EE33 
発明者 渡邊 淳
要約 課題
従来技術では拡散率に比例して増加していた乗算器、加算器等の回路規模を抑制し、小型受信装置に適用可能なデジタルマッチドフィルタを提供する。

解決手段
入力される受信ベースバンドのI送信号とQ相信号を受信ベースバンド信号選択部2cで順に選択し、参照符号I相用乗算器3a,参照符号Q相用乗算器3bと、I相加算部6a、Q相加算部6bで受信ベースバンド信号のサンプリング速度より高速に積和演算するデジタルマッチドフィルタである。
特許請求の範囲
【請求項1】 4相変調されたスペクトラム拡散信号の受信ベースバンド信号と参照用拡散符号との相関演算を行うデジタルマッチドフィルタであって、サンプリングされた受信ベースバンド同相成分(I相)信号を保持する受信I相信号データレジスタ部と、サンプリングされた受信ベースバンド直交成分(Q相)信号を保持する受信Q相信号データレジスタ部と、サンプリングされた受信ベースバンドのI相信号、又はQ相信号を、各々前記受信I相信号データレジスタ部又は前記受信Q相信号データレジスタ部の所定レジスタへ書き込む制御を行う書き込み制御部と、前記受信I相信号データレジスタ部又は前記受信Q相信号データレジスタ部に保持された受信ベースバンド信号を交互に選択して出力する受信ベースバンド信号選択部と、I相参照符号を保持して出力するI相参照符号演算レジスタ部と、Q相参照符号を保持して出力するQ相参照符号演算レジスタ部と、前記受信ベースバンド信号選択部から出力される受信ベースバンド信号と、前記I相参照符号演算レジスタ部のI相参照符号との乗算を行う複数の乗算器で構成される参照符号I相用乗算部と、前記受信ベースバンド信号選択部から出力される受信ベースバンド信号と、前記Q相参照符号演算レジスタ部のQ相参照符号との乗算を行う複数の乗算器で構成される参照符号Q相用乗算部と、前記参照符号I相用乗算部の複数乗算器出力を全て加算するI相加算部と、前記参照符号Q相用乗算部の複数乗算器出力を全て加算するQ相加算部と、前記I相加算部から出力される受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とを分離するI相積和演算分離部と、前記Q相加算部出力から出力される受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部と、前記I相積和演算分離部から出力される受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、前記Q相積和演算分離部から出力される受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを加算してI相の積和演算結果を出力する加算出力部と、前記I相積和演算分離部から出力される受信ベースバンドQ相信号とI相参照符号の乗算結果の総和から前記Q相積和演算分離部から出力される受信ベースバンドI相信号とQ相参照符号の乗算結果の総和を減算してQ相の積和演算結果を出力する減算出力部とを有し、前記受信ベースバンド信号選択部、及び前記参照符号I相用乗算部,前記参照符号Q相用乗算部、及び前記I相加算部,前記Q相加算部、及び前記I相積和演算分離部,前記Q相積和演算分離部が、前記受信ベースバンド信号のサンプリング速度の2倍で動作することを特徴とするデジタルマッチドフィルタ。
【請求項2】 受信ベースバンド信号選択部が、受信I相信号データレジスタ部又は受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、各々複数にビット分割して順番に選択して出力する受信ベースバンド信号選択部であり、参照符号I相用乗算部及び参照符号Q相用乗算部の各乗算器が、前記受信ベースバンド信号選択部出力される分割された受信ベースバンド信号と、I相参照符号又はQ相参照符号との乗算を行う乗算器であり、I相加算部から出力される前記乗算器出力の総和をビット復元するI相ビット復元部と、Q相加算部から出力される前記乗算器出力の総和をビット復元して出力するQ相ビット復元部とを備え、I相積和演算分離部が、前記I相ビット復元部からの出力を受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とに分離するI相積和演算分離部であり、Q相積和演算分離部が、前記Q相ビット復元部からの出力を受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部であり、前記受信ベースバンド信号選択部、及び前記参照符号I相用乗算部,前記参照符号Q相用乗算部、及び前記I相加算部,前記Q相加算部、及び前記I相ビット復元部,前記Q相ビット復元部が、前記受信ベースバンド信号のサンプリング速度の2倍の更にビット分割数倍で動作し、前記I相積和演算分離部,前記Q相積和演算分離部が、前記受信ベースバンド信号のサンプリング速度の2倍で動作することを特徴とする請求項1記載のデジタルマッチドフィルタ。
【請求項3】 4相変調されたスペクトラム拡散信号の物理的に直交された受信ベースバンド信号と参照用拡散符号との相関演算を行うデジタルマッチドフィルタであって、受信I相信号データレジスタ部及び受信Q相信号データレジスタ部を、直交信号数分備え、受信ベースバンド信号選択部が、前記直交信号数分の受信I相信号データレジスタ部又は前記直交信号数分の受信Q相信号データレジスタ部に保持された受信ベースバンド信号を順番に選択して出力する受信ベースバンド信号選択部であり、加算出力部から出力されるI相の積和演算結果を直交成分毎に分離するI相直交信号分離部と、減算出力部から出力されるQ相の積和演算結果を直交成分毎に分離するQ相直交信号分離部とを有し、前記受信ベースバンド信号選択部、及び前記参照符号I相用乗算部,前記参照符号Q相用乗算部、及び前記I相加算部,前記Q相加算部、及び前記I相積和演算分離部,前記Q相積和演算分離部が、前記受信ベースバンド信号のサンプリング速度の2倍の更に直交信号数倍で動作し、前記I相直交信号分離部及び前記Q相直交信号分離部が、前記受信ベースバンド信号のサンプリング速度の直交信号数倍で動作することを特徴とする請求項1記載のデジタルマッチドフィルタ。
【請求項4】 受信ベースバンド信号選択部が、直交信号数分の受信I相信号データレジスタ部又は直交信号数分の受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、各々複数にビット分割して順番に選択して出力する受信ベースバンド信号選択部であり、参照符号I相用乗算部及び参照符号Q相用乗算部の各乗算器が、前記受信ベースバンド信号選択部から出力されるビット分割された受信ベースバンド信号と、I相参照符号又はQ相参照符号との乗算を行う乗算器であり、I相加算部から出力される前記乗算器出力の総和をビット復元するI相ビット復元部と、Q相加算部から出力される前記乗算器出力の総和をビット復元して出力するQ相ビット復元部とを備え、I相積和演算分離部が、前記I相ビット復元部からの出力を受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とに分離するI相積和演算分離部であり、Q相積和演算分離部が、前記Q相ビット復元部からの出力を受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部であり、前記受信ベースバンド信号選択部、及び参照符号I相用乗算部,参照符号Q相用乗算部、及びI相加算部,Q相加算部、及びI相ビット復元部,Q相ビット復元部が、前記受信ベースバンド信号のサンプリング速度の2倍のビット分割数倍の更に直交信号数倍で動作することを特徴とする請求項3記載のデジタルマッチドフィルタ。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、情報信号をそれより速いレートの拡散符号で拡散して伝送するスペクトラム拡散通信システムの受信装置において、信号の同期検出、および復調の為に用いられるデジタルマッチドフィルタに関し、特に回路規模を縮小し、実装面積の低減、コストダウンを図ることができるデジタルマッチドフィルタに関する。
【0002】
【従来の技術】情報信号にその信号より高レートのシステムで決定された拡散符号を乗じることで、周波数軸上で広帯域にわたり拡散し送信するスペクトラム直接拡散通信システムにおいて、受信側で元の情報信号に復元する為には、送信側で直接拡散変調した時と同じ拡散符号を同じタイミングで乗ずる逆拡散処理を行なう必要がある。この逆拡散処理の相関検出にデジタルマッチドフィルタを用いることで、初期同期補足を短時間に完了することができ、また同期追跡と元信号の復調が可能である。
【0003】デジタル信号の伝送においては位相変調方式が広く用いられている。その中でも最も一般的なQuadrature Phase Shift Keying(以下QPSK)により変調された情報信号にスペクトラム直接拡散通信を適用した例について説明する。QPSKにより変調された送信複素信号をTxとすれば、送信複素信号Txは、[数1]で表現することができる。
【0004】
【数1】

【0005】前記[数1]において、Sは送信する情報信号で、Siは送信ベースバンド同相成分信号(以下、送信ベースバンド信号I相)、Sqは送信ベースバンド直交成分信号(以下、送信ベースバンド信号Q相)、Cは拡散符号系列でCiは参照符号同相成分信号(以下、I相参照符号)、Cqは参照符号直交成分信号(以下、Q相参照符号)、Txi、Txqはそれぞれ送信機から出力され、受信機側で相関検出の対象となる拡散変調後のベースバンド信号同相成分信号(以下、受信ベースバンドI相)、直交成分信号(以下、受信ベースバンド信号Q相)を意味している。各々の信号の同相成分と直交成分は直交関係にあるので、Sq、Cqに虚数jを乗じ複素数表現されている。また、各信号に付加しているnの値により、拡散符号系列の時間系列を示してある。
【0006】受信機側で上記送信複素信号Txから送信情報信号を取り出す、すなわち復調を行なうには、送信複素信号Txと拡散変調に用いられた拡散符号系列Cの複素共役相関演算を行なう必要がある。送信拡散符号系列Cと複素共役の符号系列をCと表現し、受信機で行われる相関演算をRxとすると、相関演算Rxは、[数2]で表現することができる。
【0007】
【数2】

【0008】前記[数2]におけるT0は、受信機で相関処理を行う場合のサンプリング最小単位(時間)を示しており、加算する個数をn=1〜NのN個としているのは、情報データSi、Sqが情報データのレートのN倍の速度で符号拡散されている事を意味する。また、拡散符号列Cを構成する各々の拡散符号をチップと呼び、その符号速度をチップレートと呼び、情報信号が1/N分割され、最小単位がチップになる事を拡散率Nと表現する。
【0009】前記[数2]に示されるように、相関演算Rxは、乗算処理が4系統、累加算処理が4系統で表現できることが解る。1サンプル中で前記[数2]の結果を得るものがデジタルマッチドフィルタであり、スペクトラム直接拡散通信における高速な同期補足と同期追跡、更に元信号の復調をデジタルマッチドフィルタで実現できる。
【0010】実際に通信の1方式である、Wide band- Code Division Multiple Accessシステム(以下、W−CDMAシステム)に用いられる拡散率として、N=256のスペクトラム直接拡散通信システムを考えると、従来技術によるデジタルマッチドフィルタによる相関検出回路のハードウェア構成を例に説明する。拡散率N=256の場合、受信ベースバンド信号を4倍オーバーサンプルで取り込み、相関演算処理するとすれば、I相およびQ相各々に必要なデータレジスタ数は、データレジスタ数=拡散率(256)×オーバーサンプリング率(4)×ビット数(K)×I,Q(2)で計算され、ビット数をKとすれば、1024K個の記憶素子が必要であり、I相,Q相の2相分で2048K個の記憶素子が必要となる。また、乗算器は256個が4系統、加算器が4系統必要となり、回路規模が大きくなる。
【0011】ここで、QPSKにスペクトラム直接拡散を適用した通信システムに、デジタルマッチドフィルタを用いた従来技術による構成例1について、図11を用いて説明する。図11は、従来のデジタルマッチドフィルタの第1の構成例を示す構成ブロック図である。従来のデジタルマッチドフィルタの構成例1(以下、従来の第1のデジタルマッチドフィルタ)は、図11に示すように、受信I相信号シフトレジスタ1a,受信Q相信号シフトレジスタ1bと、乗算器3a〜3dと、I相参照符号ロード用レジスタ部4a,Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5a,Q相参照符号演算レジスタ5bと、加算部6a〜6dと、出力加算部7a,出力減算部7bにより構成されている。尚、図11では受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。
【0012】次に、従来の第1のデジタルマッチドフィルタの各部について説明する。受信I相信号シフトレジスタ1aは、受信ベースバンドI相信号diを格納するシフトレジスタ回路であり、例えば、拡散率(N=256)、オーバーサンプリング率(4)であるとすると、拡散率(N=256)×オーバーサンプリング率(4)=1024個のシフトレジスタで構成されている。そして、受信I相信号シフトレジスタ1aは、オーバーサンプリングクロック毎に入力される受信ベースバンドI相信号diを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせていき、オーバーサンプリング数のレジスタ毎に外部出力を行うようになっている。図11では、4倍オーバーサンプリングの例を示しているので、4つのレジスタ毎に後述する乗算器3a,3dに出力を行う。
【0013】同様に受信Q相信号シフトレジスタ1bは、受信ベースバンドQ相信号dqを格納するシフトレジスタ回路であり、受信I相信号シフトレジスタ1aと同様に1024個のシフトレジスタで構成され、オーバーサンプリングクロック毎に入力される受信ベースバンドQ相信号dqを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせていき、オーバーサンプリング数のレジスタ毎に外部出力を行うようになっている。図11では、4倍オーバーサンプリングの例を示しているので、4つのレジスタ毎に後述する乗算器3b,3cに出力を行う。
【0014】I相参照符号ロード用レジスタ部4aは、I相参照符号Ciをロードするために格納するシフトレジスタ回路であり、例えば、拡散率数(N=256)個のシフトレジスタで構成されている。そして、I相参照符号ロード用レジスタ部4aは、クロック毎に入力されるI相参照符号Ciを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせると共に、外部出力を行うようになっている。同様に、Q相参照符号ロード用レジスタ部4bは、Q相参照符号Cqをロードするために格納するシフトレジスタ回路であり、拡散率数(N=256)個のシフトレジスタで構成されており、クロック毎に入力されるQ相参照符号Cqを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせると共に、外部出力を行うようになっている。
【0015】I相参照符号演算レジスタ部5aは、I相参照符号Ciを演算用に格納するレジスタ回路であり、例えば、拡散率数(N=256)個のレジスタで構成されている。同様に、Q相参照符号演算レジスタ部5bは、Q相参照符号Cqを演算用に格納するレジスタ回路であり、拡散率数(256)個のレジスタで構成されている。
【0016】乗算器3a〜3dは、I相およびQ相の受信ベースバンド信号と各々の参照符号とを乗算する回路である。加算部6aは、受信ベースバンドI相信号diとI相参照符号Ciの乗算出力を加算する回路である。加算部6bは、受信ベースバンドQ相信号dqとQ相参照符号Cqの乗算出力を加算する回路である。加算部6cは受信ベースバンドQ相信号dqとI相参照符号Ciの乗算出力を加算する回路である。加算部6dは受信ベースバンドI相信号diとQ相参照符号Cqの乗算出力を加算する回路である。出力加算部7aは、加算部6aと加算部6bの出力を加算し、マッチドフィルタのI相出力MFOUTIを出力する回路である。出力減算部7bは、加算部6cの出力から加算部6dの出力を減算し、マッチドフィルタのQ相出力MFOUTQを出力する回路である。
【0017】図11に示した従来の第1のデジタルマッチドフィルタにおける動作について説明する。受信ベースバンドI相信号di、Q相信号dqは、オーバーサンプリングクロック毎に各々受信I相信号シフトレジスタ1a、受信Q相信号シフトレジスタ1bに入力され、格納されたデータはクロック毎にシフトして更新される。そして、受信I相信号シフトレジスタ1a、受信Q相信号シフトレジスタ1bの複数の記憶素子から出力される受信ベースバンドI相信号、受信ベースバンドQ相信号は、I相参照符号演算レジスタ部5a、Q相参照符号演算レジスタ部5bから出力される各々拡散率数N個の参照符号Ci(1)〜Ci(N),Cq(1)〜Cq(N)と、4系統の複数の乗算器3a〜3dで乗算される。各乗算器の出力は、加算部6a〜6dで加算処理が行われ、更に加算器7a並びに減算器7bにおいて加減算処理を行うことで、前記[数2]の演算がサンプル毎に実行されることになる。
【0018】図11に示すデジタルマッチドフィルタを、同期捕捉(パス検出)に用いる場合には、I相参照符号Ci及びQ相参照符号Cqが、I相参照符号ロード用レジスタ部4a及びQ相参照符号ロード用レジスタ部4bに1シンボル分ロードされ、各々I相参照符号演算レジスタ部5a及びQ相参照符号演算レジスタ部5bに出力されて記憶されてから、I相参照符号演算レジスタ部5a及びQ相参照符号演算レジスタ部5bの参照符号と、オーバーサンプリングクロック毎に受信I相信号シフトレジスタ1a及び受信Q相信号シフトレジスタ1bに格納され、シフトしながら出力される各々の受信ベースバンド信号とが、乗算及び加減算されて、オーバーサンプリングクロック毎にMFOUTI、およびMFOUTQの相関出力が得られる。同期が検出されたタイミングでは、他のタイミングに比べて十分大きな相関出力が得られることから、オーバーサンプリングクロック毎に得られるMFOUTI、およびMFOUTQの相関出力を監視し、大きな相関検出結果が出力されたタイミングが同期タイミングであるとすれば、パス検出が可能になる。
【0019】受信ベースバンド信号は、通常複数ビットであり、図11に示した従来の第1のデジタルマッチドフィルタでは、受信I相信号シフトレジスタ1aと受信Q相信号シフトレジスタ1bの全記憶素子に記録された信号を、オーバサンプリングクロック毎にシフトしながら更新することとなり、回路規模が大きく且つ消費電力が大きいという欠点がある。
【0020】図11で示した従来の第1のデジタルマッチドフィルタで問題点となる、受信I相信号シフトレジスタ1a、受信Q相信号シフトレジスタ1bにおける全記憶素子のデータ更新を、サンリング周期毎に行なわない従来のデジタルマッチドフィルタの第2の構成例について、図12を用いて説明する。図12は、従来のデジタルマッチドフィルタの第2の構成例を示す構成ブロック図である。従来のデジタルマッチドフィルタの構成例2(以下、従来の第2のデジタルマッチドフィルタ)は、図12に示すように、受信I相信号データレジスタ1c,受信Q相信号データレジスタ1dと、受信ベースバンドI相信号選択部2a,受信ベースバンドQ相信号選択部2bと、乗算器3a〜3dと、I相参照符号ロード用レジスタ部4a、Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5c,Q相参照符号演算レジスタ5dと、加算部6a〜6dと、出力加算部7aと、出力減算部7bと、書き込み制御部10とから構成されている。尚、図12では、図11で示した従来の第1のデジタルマッチドフィルタと同様に、受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。
【0021】次に、従来の第2のデジタルマッチドフィルタの各部について説明するが、乗算器3a〜3dと、I相参照符号ロード用レジスタ部4a、Q相参照符号ロード用レジスタ部4bと、加算部6a〜6dと、出力加算部7aと、出力減算部7bは、全く同様であるので、ここでは説明を省略し、異なる部分についてのみ説明する。
【0022】書き込み制御部10は、サンプリングされた受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqを、それぞれ受信I相信号データレジスタ1c、受信Q相信号データレジスタ1dの所定のレジスタ(記憶素子)に書き込む為のアドレス制御を行う回路である。具体的な制御方法としては、各オーバサンプリングタイミング毎に書き込む記憶素子を各データレジスタの最右の記憶素子から順に隣の記憶素子に1記憶素子ずつづらしながら書き込んでいき、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンド信号を書き込むように制御を行うものである。
【0023】受信I相信号データレジスタ1cは、受信ベースバンドI相信号diを格納するレジスタ回路であり、例えば、拡散率(N=256)、オーバーサンプリング率(4)であるとすると、拡散率(N=256)×オーバーサンプリング率(4)=1024個のレジスタ(記憶素子)で構成されている。そして、受信I相信号データレジスタ1cは、後述する書き込み制御部10の制御の元で、受信ベースバンドI相信号diをオーバーサンプリングクロック毎に最右の記憶素子から順に隣の記憶素子に1記憶素子ずつずらしながら書き込んで更新させ、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンドI相信号diを書き込み、各記憶素子から記憶している信号を出力させるようになっている。
【0024】同様に、受信Q相信号データレジスタ1dは、受信ベースバンドQ相信号dqを格納するレジスタ回路であり、例えば、拡散率(N=256)、オーバーサンプリング率(4)であるとすると、1024個のレジスタ(記憶素子)で構成されている。そして、受信Q相信号データレジスタ1dは、後述する書き込み制御部10の制御の元で、受信ベースバンドQ相信号dqをオーバーサンプリングクロック毎に最右の記憶素子から順に隣の記憶素子に1記憶素子ずつずらしながら書き込んで更新させ、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンドQ相信号dqを書き込み、各記憶素子から記憶している信号を出力させるようになっている。
【0025】受信ベースバンドI相信号選択部2aは、オーバサンプリング数(図12では4)毎の記憶素子から出力される受信ベースバンドI相信号diを右から順に選択して、乗算器3a,3dに出力する回路である。受信ベースバンドQ相信号選択部2bは、オーバサンプリング数(図12では4)毎の記憶素子から出力される受信ベースバンドQ相信号dqを右から順に選択して、乗算器3b,3cに出力する回路である。上記受信ベースバンドI相信号選択部2a,受信ベースバンドQ相信号選択部2bの働きによって、1チップについてオーバサンプリングされたサンプリング信号について、各受信ベースバンド信号データをシフトすることなく、選択部で右から順に切り換えて乗算器に出力することによって、各サンプリング信号における相関結果を得ることができるものである。
【0026】I相参照符号演算レジスタ部5cは、I相参照符号Ciを演算用に格納する巡回符号レジスタ回路であり、図11のI相参照符号演算レジスタ部5aとの違いは、拡散率数(N=256)個のレジスタで構成されているが、I相参照符号を順次帰還シフトして格納、出力する回路である。同様にQ相参照符号演算レジスタ部5dは、Q相参照符号Cqを演算用に格納する巡回符号レジスタ回路であり、図11のQ相参照符号演算レジスタ部5bとの違いは、拡散率数(N=256)個のレジスタで構成されているが、Q相参照符号を順次帰還シフトして格納、出力する回路である。
【0027】図12に示した従来の第2のデジタルマッチドフィルタにおける動作について説明する。受信ベースバンドI相信号di、Q相信号dqはオーバーサンプリングクロック毎に各々受信I相信号データレジスタ1cの全記憶素子中の1記憶素子と、受信Q相信号データレジスタ1dの全記憶素子中の1記憶素子に、各々記憶素子を1つずつ、ずらしながら書き込まれ記憶される。第1のデジタルマッチドフィルタと同様の相関演算を行なう為には、データが第1のデジタルマッチドフィルタのように時系列に格納されていない為に、乗算器に入力される信号を選択する必要があり、受信ベースバンド信号の各々は受信ベースバンドI相信号選択部2aと受信ベースバンドQ相信号選択部2bにより選択される。乗算器に入力される参照符号I相並びに参照符号Q相は、I相参照符号演算レジスタ部5c、Q相参照符号演算レジスタ5dに格納されクロック毎に順次帰還シフトすることで受信ベースバンドI相信号及び受信ベースバンドQ相信号をシフトすることなく、第1のデジタルマッチドフィルタと同様に相関演算を行う構成としている。
【0028】図12の構成では、サンプル毎に更新されるデータレジスタの数は1であるから、図11に比べ、1/(全記憶素子数)に低減される。また、1シンボル分の相関出力を得るために行うデータのシフトは、I相参照符号演算レジスタ部5c、Q相参照符号演算レジスタ5dにおけるシフトのみであり、また、オーバーサンプリング数分の信号を受信ベースバンドI相信号選択部2a及び受信ベースバンドQ相信号選択部2bで切り代えている間は、参照符号を巡回シフトさせる必要がないので、オーバーサンプリング数をMとすると、図12で行う順次帰還シフト周波数は、図11で行った受信ベースバンド信号のシフトのサンプリング周波数の1/Mとなる。更に、I相参照符号並びにQ相参照符号は1ビットであり、図11の構成でシフトさせる受信ベースバンド信号が複数ビット(例えば4〜10ビット)であるのに比べ、シフト動作させる回路の回路規模も格段に小さいので、図11の構成と比較して、消費電力をかなり低減することが可能である。しかしながら、回路規模については、図12の構成と図11の構成とはほぼ同程度である。
【0029】従来技術では、W−CDMAのように拡散率がN=256と高い通信システムに適用した場合、デジタルマッチドフィルタの回路規模が増大し、小規模のカスタムLSI(ASIC)やプログラマブルロジックデバイス(CPLD,FPGA,GAL等)では1個のLSIで実現することは困難である。更にデジタルマッチドフィルタとそれ以外の回路を1つのLSIで実現することも困難であり、結果として複数のLSIで回路を構成するか、より集積度が高いLSIで構成することになる。従って従来技術によれば装置の小型化が難しいばかりでなく、複数のLSIを用いること、高集積のLSIを用いることは、コストアップの要因となる。
【0030】更に、同一の拡散符号により変調された信号を物理的に異なるアンテナまたはキャリア周波数で受信した物理的に直交した信号の同期補足、同期検出および復調をデジタルマッチドフィルタで実現する場合には、図13,図14に示すように、受信系統毎に直交信号成分の数だけ回路が必要となり、更に回路規模が増大し、実装面積の増大による小型装置実現が困難になると共にコストアップの要因となる。図13は、複数のアンテナ入力により物理的に直交されたシステムに従来デジタルマッチドフィルタを適用した構成例を示すブロック図であり、図14は、複数のキャリアにより物理的に直交されたシステムに従来デジタルマッチドフィルタを適用した構成例を示すブロック図である。
【0031】尚、デジタルマッチドフィルタに関する従来技術には、平成10年(1998)6月26日公開の特開平10−173485「デジタルマッチドフィルタ」(出願人:三菱電機株式会社、発明者:鈴木邦之)がある。この技術はデジタルマッチドフィルタに関し、受信信号をシフトしないで蓄積する記憶回路とその記憶回路のアドレスを制御するアドレス信号発生回路と、参照符号をシフトする為のシフトレジスタを有し、更にこれらのデータ蓄積部と乗算器、加算器とのタイミングを制御するタイミング信号発生回路を設けることで、データをシフトする回路素子数を低減することで消費電力を低減したデジタルマッチドフィルタである。
【0032】更に特開平10−17348の欠点を改善した従来技術として平成12年(2000)9月8日公開の特開2000−244367「スペクトル拡散受信装置」(出願人:三菱電機株式会社、発明者:石岡和明他)がある。この技術は受信拡散信号と参照符号の相関演算を行なうオーバーサンプルなしのマッチドフィルタとその出力をN倍オーバーサンプルタイミングで補間する補間装置とを設けることで、通常オーバーサンプリングでマッチドフィルタを動作させるために必要なレジスタ数を削減し、回路のオーバークロック動作もないため消費電力も1/Nに低減したスペクトル拡散受信器である。
【0033】他の従来技術としては、平成10年(1998)10月23日公開の特開平10−285079「スペクトル拡散受信機」(出願人:株式会社日立製作所、発明者:有吉正行他)がある。この技術は、スペクトル拡散受信機に関し、受信信号をサンプルタイミングをずらしたn段のレジスタ群に記憶して1シンボル期間その内容を保持し、シフトレジスタに記憶した拡散符号をチップレートで帰還シフトし、更にデジタルマッチドフィルタのタップ数を拡散率より小さく設定することで、低消費電力且つ小回路規模を実現した受信機である。
【0034】
【発明が解決しようとする課題】QPSKにスペクトラム直接拡散を適用した通信システムにおいて、デジタルマッチドフィルタを受信側に用いる場合、従来のデジタルマッチドフィルタの構成では多数の記憶素子、乗算器、加算器を必要とするために回路規模が大きく、小型受信装置の実現が困難であると共に、コストアップの要因となるという問題点があった。
【0035】本発明は上記実情に鑑みて為されたもので、デジタルマッチドフィルタを受信ベースバンド信号のサンプリング周波数より高速に動作させることで、従来技術では拡散率に比例して増加していた乗算器、加算器等の回路規模を抑制し、小型受信装置に適用可能なデジタルマッチドフィルタを提供することを目的とする。
【0036】
【課題を解決するための手段】上記従来例の問題点を解決するための本発明は、デジタルマッチドフィルタにおいて、4相変調されたスペクトラム拡散信号の受信ベースバンド信号と参照用拡散符号との相関演算を行うデジタルマッチドフィルタであって、サンプリングされた受信ベースバンド同相成分(I相)信号を保持する受信I相信号データレジスタ部と、サンプリングされた受信ベースバンド直交成分(Q相)信号を保持する受信Q相信号データレジスタ部と、サンプリングされた受信ベースバンドのI相信号、又はQ相信号を、各々受信I相信号データレジスタ部又は受信Q相信号データレジスタ部の所定レジスタへ書き込む制御を行う書き込み制御部と、受信I相信号データレジスタ部又は受信Q相信号データレジスタ部に保持された受信ベースバンド信号を交互に選択して出力する受信ベースバンド信号選択部と、I相参照符号を保持して出力するI相参照符号演算レジスタ部と、Q相参照符号を保持して出力するQ相参照符号演算レジスタ部と、受信ベースバンド信号選択部から出力される受信ベースバンド信号と、I相参照符号演算レジスタ部のI相参照符号との乗算を行う複数の乗算器で構成される参照符号I相用乗算部と、受信ベースバンド信号選択部から出力される受信ベースバンド信号と、Q相参照符号演算レジスタ部のQ相参照符号との乗算を行う複数の乗算器で構成される参照符号Q相用乗算部と、参照符号I相用乗算部の複数乗算器出力を全て加算するI相加算部と、参照符号Q相用乗算部の複数乗算器出力を全て加算するQ相加算部と、I相加算部から出力される受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とを分離するI相積和演算分離部と、Q相加算部出力から出力される受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部と、I相積和演算分離部から出力される受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、Q相積和演算分離部から出力される受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを加算してI相の積和演算結果を出力する加算出力部と、I相積和演算分離部から出力される受信ベースバンドQ相信号とI相参照符号の乗算結果の総和からQ相積和演算分離部2から出力される受信ベースバンドI相信号とQ相参照符号の乗算結果の総和を減算してQ相の積和演算結果を出力する減算出力部とを有し、受信ベースバンド信号選択部、及び参照符号I相用乗算部,参照符号Q相用乗算部、及びI相加算部,Q相加算部、及びI相積和演算分離部,Q相積和演算分離部が、受信ベースバンド信号のサンプリング速度の2倍で動作するものなので、乗算部及び加算部の回路規模を軽減できる。
【0037】上記従来例の問題点を解決するための本発明は、請求項1記載のデジタルマッチドフィルタにおいて、受信ベースバンド信号選択部が、受信I相信号データレジスタ部又は受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、各々複数にビット分割して順番に選択して出力する受信ベースバンド信号選択部であり、参照符号I相用乗算部及び参照符号Q相用乗算部の各乗算器が、受信ベースバンド信号選択部出力される分割された受信ベースバンド信号と、I相参照符号又はQ相参照符号との乗算を行う乗算器であり、I相加算部から出力される乗算器出力の総和をビット復元するI相ビット復元部と、Q相加算部から出力される乗算器出力の総和をビット復元して出力するQ相ビット復元部とを備え、I相積和演算分離部が、I相ビット復元部からの出力を受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とに分離するI相積和演算分離部であり、Q相積和演算分離部が、Q相ビット復元部からの出力を受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部であり、受信ベースバンド信号選択部、及び参照符号I相用乗算部,参照符号Q相用乗算部、及びI相加算部,Q相加算部、及びI相ビット復元部,Q相ビット復元部が、受信ベースバンド信号のサンプリング速度の2倍の更にビット分割数倍で動作し、I相積和演算分離部,Q相積和演算分離部が、受信ベースバンド信号のサンプリング速度の2倍で動作するものなので、乗算部における各乗算器及び加算部における各加算器の回路規模を軽減できる。
【0038】上記従来例の問題点を解決するための本発明は、請求項1記載のデジタルマッチドフィルタにおいて、4相変調されたスペクトラム拡散信号の物理的に直交された受信ベースバンド信号と参照用拡散符号との相関演算を行うデジタルマッチドフィルタであって、受信I相信号データレジスタ部及び受信Q相信号データレジスタ部を、直交信号数分備え、受信ベースバンド信号選択部が、直交信号数分の受信I相信号データレジスタ部又は直交信号数分の受信Q相信号データレジスタ部に保持された受信ベースバンド信号を順番に選択して出力する受信ベースバンド信号選択部であり、加算出力部から出力されるI相の積和演算結果を直交成分毎に分離するI相直交信号分離部と、減算出力部から出力されるQ相の積和演算結果を直交成分毎に分離するQ相直交信号分離部とを有し、受信ベースバンド信号選択部、及び参照符号I相用乗算部,参照符号Q相用乗算部、及びI相加算部,Q相加算部、及びI相積和演算分離部,Q相積和演算分離部が、受信ベースバンド信号のサンプリング速度の2倍の更に直交信号数倍で動作し、I相直交信号分離部及びQ相直交信号分離部が、受信ベースバンド信号のサンプリング速度の直交信号数倍で動作するものなので、乗算部及び加算部の構成を軽減できる。
【0039】上記従来例の問題点を解決するための本発明は、請求項3記載のデジタルマッチドフィルタにおいて、受信ベースバンド信号選択部が、直交信号数分の受信I相信号データレジスタ部又は直交信号数分の受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、各々複数にビット分割して順番に選択して出力する受信ベースバンド信号選択部であり、参照符号I相用乗算部及び参照符号Q相用乗算部の各乗算器が、受信ベースバンド信号選択部から出力されるビット分割された受信ベースバンド信号と、I相参照符号又はQ相参照符号との乗算を行う乗算器であり、I相加算部から出力される乗算器出力の総和をビット復元するI相ビット復元部と、Q相加算部から出力される乗算器出力の総和をビット復元して出力するQ相ビット復元部とを備え、I相積和演算分離部が、I相ビット復元部からの出力を受信ベースバンドI相信号とI相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とI相参照符号の乗算結果の総和とに分離するI相積和演算分離部であり、Q相積和演算分離部が、Q相ビット復元部からの出力を受信ベースバンドI相信号とQ相参照符号の乗算結果の総和と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和とを分離するQ相積和演算分離部であり、受信ベースバンド信号選択部、及び参照符号I相用乗算部,参照符号Q相用乗算部、及びI相加算部,Q相加算部、及びI相ビット復元部,Q相ビット復元部が、受信ベースバンド信号のサンプリング速度の2倍のビット分割数倍の更に直交信号数倍で動作するものなので、乗算部及び加算部の構成を軽減し、更に乗算部における各乗算器及び加算部における各加算器の構成を軽減できる。
【0040】
【発明の実施の形態】本発明の実施の形態について図を参照しながら説明する。尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【0041】本発明のデジタルマッチドフィルタは、積和演算部分の動作速度を受信ベースバンド信号のサンプリングクロック速度に比べて高速にし、受信ベースバンド信号選択手段で参照符号と乗算する信号を順に選択して積和演算を行いサンプル周期間に複数の相関結果を取得するようにして、積和演算部分の回路規模を軽減することにより、デジタルマッチドフィルタの回路規模を軽減するものである。
【0042】まず、受信ベースバンドのI送信号とQ相信号とを選択切替することにより、積和演算部の構成を縮小する第1の実施の形態に係るデジタルマッチドフィルタに付いて説明する。本発明の第1の実施の形態に係るデジタルマッチドフィルタは、入力される受信ベースバンドのI送信号とQ相信号を受信ベースバンド信号選択部で順に選択し、高速で参照符号との積和演算を行って相関結果を得るものなので、積和演算部をI相参照符号用とQ相参照符号用の2系統に軽減できるため、積和演算部の回路構成を軽減できるものである。
【0043】まず、本発明の第1の実施の形態に係るデジタルマッチドフィルタ(以下、本発明の第1のデジタルマッチドフィルタ)の構成について、図1を用いて説明する。図1は、本発明の第1の実施の形態に係るデジタルマッチドフィルタの構成ブロック図である。尚、図12と同様の構成をとる部分については同一の符号を付して説明する。
【0044】本発明の第1のデジタルマッチドフィルタは、図1に示すように、従来の第2のデジタルマッチドフィルタと同様の部分として、受信I相信号データレジスタ部1c,受信Q相信号データレジスタ部1dと、書き込み制御部10と、I相参照符号ロード用レジスタ部4a,Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5c,Q相参照符号演算レジスタ部5dと、参照符号I相用乗算器3a,参照符号Q相用乗算器3bと、I相加算部6aと、Q相加算部6bと、出力加算部7aと、出力減算部7bとから構成され、更に本発明の特徴部分である積和演算分離部8aと、積和演算分離部8bと、受信ベースバンド信号選択部2cとを備えて構成されている。尚、積和演算分離部8aが請求項のI相積和演算分離部に相当し、積和演算分離部8bが請求項のQ相積和演算分離部に相当している。
【0045】尚、図1では、従来の技術例と同様に、受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。これは実際のシステムで用いられる拡散率、オーバーサンプルに合わせて回路構成を拡張しても、また回路をより高クロックで作動させても、本発明の効果に変わりが無い事は明らかである。
【0046】次に、本発明の第1のデジタルマッチドフィルタの各部について説明する。書き込み制御部10は、従来と同様に、サンプリングされた受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqを、それぞれ受信I相信号データレジスタ1c、受信Q相信号データレジスタ1dの所定のレジスタ(記憶素子)に書き込む為のアドレス制御を行う回路である。具体的な制御方法としては、各オーバサンプリングタイミング毎に書き込む記憶素子を各データレジスタの最右の記憶素子から順に隣の記憶素子に1記憶素子ずつずらしながら書き込んでいき、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンド信号を書き込むように制御を行うものである。
【0047】受信I相信号データレジスタ1cは、受信ベースバンドI相信号diを格納するレジスタ回路であり、例えば、拡散率(N=256)、オーバーサンプリング率(4)であるとすると、拡散率(N=256)×オーバーサンプリング率(4)=1024個のレジスタ(記憶素子)で構成されている。そして、受信I相信号データレジスタ1cは、後述する書き込み制御部10の制御の元で、受信ベースバンドI相信号diをオーバーサンプリングクロック毎に最右の記憶素子から順に隣の記憶素子に1記憶素子ずつずらしながら書き込んで更新させ、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンドI相信号diを書き込み、各記憶素子から記憶している信号を出力させるようになっている。
【0048】同様に、受信Q相信号データレジスタ1dは、受信ベースバンドQ相信号dqを格納するレジスタ回路であり、例えば、拡散率(N=256)、オーバーサンプリング率(4)であるとすると、1024個のレジスタ(記憶素子)で構成されている。そして、受信Q相信号データレジスタ1dは、後述する書き込み制御部10の制御の元で、受信ベースバンドQ相信号dqをオーバーサンプリングクロック毎に最右の記憶素子から順に隣の記憶素子に1記憶素子ずつずらしながら書き込んで更新させ、最左の記憶素子まで書き込んだなら、最右の記憶素子に戻ってサイクリックに受信ベースバンドQ相信号dqを書き込み、各記憶素子から記憶している信号を出力させるようになっている。
【0049】受信ベースバンド信号選択部2cは、オーバサンプリング数(図1では4)毎の記憶素子から出力される受信ベースバンドI相信号diと受信ベースバンドQ相信号dqとを右から順に選択して、受信ベースバンドI相信号di,受信ベースバンドQ相信号dqの順、又はその逆の順で交互に、参照符号I相用乗算器3a及び参照符号Q相用乗算器3bに出力する回路である。上記受信ベースバンド信号選択部2cの働きによって、1チップについてオーバサンプリングされたサンプリング信号について、各受信ベースバンド信号データをシフトすることなく、選択部で右から順に切り換えて乗算器に出力することができ、更に、I相信号とQ相信号の両方について、2系統の積和演算分で各サンプリング信号における相関結果を得ることができるものである。
【0050】I相参照符号ロード用レジスタ部4aは、I相参照符号Ciをロードするために格納するシフトレジスタ回路であり、例えば、拡散率数(N=256)個のシフトレジスタで構成されている。そして、I相参照符号ロード用レジスタ部4aは、クロック毎に入力されるI相参照符号Ciを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせると共に、外部出力を行うようになっている。同様に、Q相参照符号ロード用レジスタ部4bは、Q相参照符号Cqをロードするために格納するシフトレジスタ回路であり、拡散率数(N=256)個のシフトレジスタで構成されており、クロック毎に入力されるQ相参照符号Cqを順次格納し、前記クロック毎に記憶していた信号を隣のレジスタにシフトさせると共に、外部出力を行うようになっている。
【0051】I相参照符号演算レジスタ部5cは、I相参照符号Ciを演算用に格納する巡回符号レジスタ回路であり、拡散率数(N=256)個のレジスタで構成されているが、I相参照符号を順次帰還シフトして格納、出力する回路である。同様にQ相参照符号演算レジスタ部5dは、Q相参照符号Cqを演算用に格納する巡回符号レジスタ回路であり、拡散率数(N=256)個のレジスタで構成されているが、Q相参照符号を順次帰還シフトして格納、出力する回路である。
【0052】参照符号I相用乗算器3aは、受信ベースバンドI相信号di又は受信ベースバンドQ相信号dqと、I相参照符号Ciとを乗算する回路である。参照符号Q相用乗算器3bは、受信ベースバンドQ相信号dq又は受信ベースバンドI相信号diとQ相参照符号Cqとを乗算する回路である。
【0053】I相加算部6aは、受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果、又は受信ベースバンドQ相信号dqとI相参照符号Ciとの乗算結果を加算する回路である。Q相加算部6bは、受信ベースバンドQ相信号dqとQ相参照符号Cqとの乗算結果、又は受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果を加算する回路である。
【0054】積和演算分離部8aは、I相加算部6aから出力される受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果の総和(第1の総和)と、受信ベースバンドQ相信号dqとI相参照符号Ciとの乗算結果の総和(第2の総和)とを分離し、第1の総和を出力加算部7aに出力し、第2の総和を出力減算部7bに出力する回路である。積和演算分離部8bは、Q相加算部6bから出力される受信ベースバンドQ相信号dqとQ相参照符号Cqとの乗算結果の総和(第3の総和)と、受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果の総和(第4の総和)とを分離し、第3の総和を出力加算部7aに出力し、第4の総和を出力減算部7bに出力する回路である。
【0055】出力加算部7aは、積和演算分離部8aから出力される受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果の総和(第1の総和)と、積和演算分離部8bから出力されるQ相加算部6bから出力される受信ベースバンドQ相信号dqとQ相参照符号Cqとの乗算結果の総和(第3の総和)とを加算して、マッチドフィルタのI相出力MFOUTIを出力する回路である。出力減算部7bは、積和演算分離部8aから出力される受信ベースバンドQ相信号dqとI相参照符号Ciとの乗算結果の総和(第2の総和)から、積和演算分離部8bから出力される受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果の総和(第4の総和)を減算し、マッチドフィルタのQ相出力MFOUTQを出力する回路である。
【0056】次に、本発明の第1のデジタルマッチドフィルタの動作について、図2,図3を用いて従来と比較しながら説明する。図2は、図12に示した従来の第2のデジタルマッチドフィルタの動作タイミングを示すタイミングチャート概念図であり、図3は、本発明の第1のデジタルマッチドフィルタの動作タイミングを示すタイミングチャート概念図である。図2および図3を用いて従来技術(図12)と本発明(図1)が同じ動作をすることを示す。
【0057】従来の第2のデジタルマッチドフィルタ(図12の構成)の場合、図2に示すように、オーバーサンプル周期tn、tn+1、tn+2、…毎(図では、tnのみ示している)に、受信ベースバンドI相信号選択器2a、受信ベースバンドQ相信号選択器2b(図ではデータ選択器と記載)から各々受信ベースバンド信号di,dqが出力され、その信号とI相参照符号演算レジスタ5cに格納されているI相参照符号Ci又はQ相参照符号演算レジスタ5dに格納されているQ相参照符号Cqが4系統の乗算器3a〜3dで乗算されて、各々di*Ci、dq*Cq、dq*Ciそしてdi*Cqの演算結果が出力され、4系統の乗算器の出力結果が4系統の加算部6a〜6dで加算され、最後に出力加算器7a、出力減算器7bで演算されて出力される事により、オーバーサンプル周期tn、tn+1、tn+2…毎に相関演算結果が得られるようになっている。
【0058】それに対して、本発明の第1のデジタルマッチドフィルタ(図1の構成)においては、図3に示すように、オーバーサンプル周期tn、tn+1、tn+2…毎(図では、tnのみ示している)に、受信ベースバンド信号選択部(図ではデータ選択器と記載)2cから、例えば前半は受信ベースバンドI相信号di、後半は受信ベースバンドQ相信号dqという順で、オーバーサンプルの2倍、つまりオーバーサンプル周波数×I,Q(2)の周波数(速度)で受信ベースバンド信号が出力される。
【0059】そして、I相参照符号用乗算器3a(図ではI相用乗算器と記載)では、I相参照符号演算レジスタ部5cに格納されている同相成分(I相)参照符号Ciと乗算されてdi*Ci,dq*Ciの順で出力され、Q相参照符号用乗算器3b(図ではQ相用乗算器と記載)ではQ相参照符号演算レジスタ部5dに格納されているQ相参照符号Cqと乗算されdi*Cq、dq*Cqの順に出力される。
【0060】そして、複数のI相参照符号用乗算器3a出力並びに複数のQ相参照符号用乗算器3b出力が、それぞれI相加算部6a、Q相加算部6bで全て加算され、I相加算部6aからは、受信ベースバンドI相信号とI相参照符号の乗算結果の総和(Σdi*Ci)と、受信ベースバンド信号Q相信号とI相参照符号の乗算結果の総和(Σdq*Ci)とが順に出力され、積和演算分離部8aでこの2つの総和が分離されて、受信ベースバンドI相信号とI相参照符号の乗算結果の総和(Σdi*Ci)は、出力1としてオーバサンプル周期(tn)の期間に渡って出力加算部7aに入力され、受信ベースバンド信号Q相信号とI相参照符号の乗算結果の総和(Σdq*Ci)は出力2としてオーバサンプル周期(tn)/2だけ遅れてtnの期間に渡って出力減算部7bに入力される。同様に、Q相加算部6bからは、受信ベースバンドI相信号とQ相参照符号乗算結果の総和(Σdi*Cq)と、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和(Σdq*Cq)とが順に出力され、積和演算分離部8bでこの2つの総和が分離されて、受信ベースバンドI相信号とQ相参照符号乗算結果の総和(Σdi*Cq)は出力1としてオーバサンプル周期(tn)の期間に渡って出力減算部7bに入力され、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和(Σdq*Cq)は出力2としてオーバサンプル周期(tn)/2だけ遅れてtnの期間に渡って出力加算部7aに入力される。
【0061】そして、出力加算器7aでは、積和演算分離部8aからの出力1(Σdi*Ci)と、積和演算分離部8bからの出力2(Σdq*Cq)とが加算されて、Σdi*Ci+Σdq・CqがMFOUTIとして出力され、出力減算器7bでは、積和演算分離部8aからの出力2(Σdq*Ci)から、積和演算分離部8bからの出力1(Σdq*Ci)が減算されて、Σdq*Ci+Σdq*CiがMFOUTQとして出力される事により、オーバーサンプル周期tn、tn+1、tn+2…毎に相関演算結果が得られるようになっている。
【0062】上記説明したように、従来の動作(図2)と本発明の動作(図3)を比べると、データ選択器出力に対して、出力加算器7a、出力減算器7bの相関結果出力タイミングが、オーバサンプル周期(tn)/2だけ遅延することになるが、従来技術、本発明共に実際に回路を設計する場合には、処理遅延が発生し、どれくらい遅れて結果が得られるかという事を把握して使用すれば装置の仕様に支障をきたすものではなく、本発明が従来技術と同様の相関出力を得ることができることを示している。また図3において、受信ベースバンド信号選択部2cの出力を受信ベースバンドI相信号、受信ベースバンドlQ相信号という順番に表現しているが、この出力の順番を変更して、それに対応して積和演算分離部8a、8b以降を動作させる様に変更したとしても、上記で説明した本発明の第1のデジタルマッチドフィルタと同等の動きをするのは明らかである。
【0063】ここで、図12に示した従来の第2のデジタルマッチドフィルタと、図1に示した本発明の第1のデジタルマッチドフィルタの回路構成の比較について、図15を用いて説明する。図15は、従来の第2のデジタルマッチドフィルタと本発明の第1のデジタルマッチドフィルタの回路構成比較を示す説明図である。本発明の第1のデジタルマッチドフィルタは、受信ベースバンド信号選択部2c〜積和演算分離部8a、8bまでを従来の第2のデジタルマッチドフィルタより2倍の周波数(速度)で動作させる事により、従来、乗算器3a〜3d、加算部6a〜6dあったものを本発明では、乗算器3a,3b、加算器6a,6bで構成できる。また、本発明の参照符号I相用乗算器3a、参照符号Q相乗算器3b、I相,Q相加算部6a,6bの内部の回路構成は、従来技術のものと同様であり、動作周波数(速度)が2倍になっただけである。よって、本発明の第1のデジタルマッチドフィルタは、従来の第2のデジタルマッチドフィルタに比べて、乗算器、加算器部分の回路比率を単純に1/2とすることができ、回路規模を軽減できるものである。特にW−CDMAのような拡散率の大きいシステムにおいては、拡散率に比例して増加する乗算器、加算器部分における回路規模の軽減が、デジタルマッチドフィルタ全体の回路規模の軽減に大きく影響するので、本発明の構成は回路規模の軽減に大変有効であることがいえる。
【0064】次に、消費電力に関し説明すると、消費電力を求める式は一般的に次式の関係となる。
(消費電力)∝(ゲート規模)×(動作周波数)×(動作率)
本発明の第1のデジタルマッチドフィルタは、データレジスタ1c,1d、参照用符号レジスタ4a,4b,5c,5dは、構成及び動作速度が従来技術と同一であり、乗算器、加算器部分は動作周波数が2倍になっているが、回路規模が1/2になっており、結果として消費電力は同程度と考えられる。また、データ選択部2cの回路規模は、従来技術の2a,2bを合わせたものと同程度であるが、動作周波数が2倍になるので、その部分の消費電力が2倍程度になる。よって、本発明の第1のデジタルマッチドフィルタは、従来技術と比較して消費電力が若干増加するが、実際のシステムで用いられる拡散率が大きい場合のデジタルマッチドフィルタにおいては、全体回路規模に対して、データ選択部の比率が小さいので、それ程大きな消費電力の増加にはならない。
【0065】次に、受信ベースバンドのI送信号とQ相信号をビット分割して選択切替することにより、積和演算部内部の乗算器、加算器構成を縮小する第2の実施の形態に係るデジタルマッチドフィルタに付いて説明する。本発明の第2の実施の形態に係るデジタルマッチドフィルタは、入力される受信ベースバンドのI送信号とQ相信号を各々ビット分割し、ビット分割された信号を受信ベースバンド信号選択部で順に選択して高速で参照符号との積和演算を行い、演算結果をビット復元して相関結果を得るものなので、積和演算部をI相参照符号用とQ相参照符号用の2系統に軽減でき、更に積和演算部内の各乗算器及び各加算器を受信ベースバンド信号のビット数よりも小さいビット数の演算を行うもので構成できるため、積和演算部の回路構成を大幅に軽減できるものである。
【0066】まず、本発明の第2の実施の形態に係るデジタルマッチドフィルタ(以下、本発明の第2のデジタルマッチドフィルタ)の構成について、図4を用いて説明する。図4は、本発明の第2の実施の形態に係るデジタルマッチドフィルタの構成ブロック図である。尚、図1と同様の構成をとる部分については同一の符号を付して説明する。本発明の第2のデジタルマッチドフィルタは、図4に示すように、図1に示した第1のデジタルマッチドフィルタと同様の構成である、受信I相信号データレジスタ部1c,受信Q相信号データレジスタ部1dと、書き込み制御部10と、I相参照符号ロード用レジスタ部4a,Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5c,Q相参照符号演算レジスタ部5dと、参照符号I相用乗算器3e,参照符号Q相用乗算器3fと、I相加算部6eと、Q相加算部6fと、出力加算部7aと、出力減算部7bと、積和演算分離部8aと、積和演算分離部8bと、受信ベースバンド信号選択部2dとに加えて、第2のデジタルマッチドフィルタの特徴部分であるビット復元部9a,9bを備えて構成されている。尚、ビット復元部9aが請求項のI相ビット復元部,に相当し、ビット復元部9bが請求項のQ相ビット復元部に相当している。
【0067】尚、図4では、図1の本発明の第1のデジタルマッチドフィルタと同様に、受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。これは実際のシステムで用いられる拡散率、オーバーサンプルに合わせて回路構成を拡張しても、また回路をより高クロックで作動させても、本発明の効果に変わりが無い事は明らかである。
【0068】次に、本発明の第2のデジタルマッチドフィルタの各部について説明するが、受信I相信号データレジスタ1cと、受信Q相信号シフトレジスタ1dと、I相参照符号ロード用レジスタ部4aと、Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5cと、Q相参照符号演算レジスタ部5dと、出力加算部7aと、減算出力回路7bと、積和演算分離部8aと積和演算分離部8bと、書き込み制御部10は、図1で説明した本発明の第1のデジタルマッチドフィルタのそれと同じなので説明を省略し、相違する部分について説明する。
【0069】受信ベースバンド信号選択部2dは、オーバサンプリング数(図1では4)毎の記憶素子から出力される受信ベースバンドI相信号diと受信ベースバンドQ相信号dqとを入力する際に、各信号を分割して入力し、分割された信号を右から順に選択して、受信ベースバンドI相信号di,受信ベースバンドQ相信号dqの順、又はその逆の順で交互に、参照符号I相用乗算器3e及び参照符号Q相用乗算器3fに出力する回路である。
【0070】尚、入力される受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqのビット分割数については本発明で限定するものではなく、回路の動作周波数に依存して決定される数である。ビット分割数は、最小は2であり、回路の動作周波数を上げる事が可能であれば、最大は入力ビット数まで大きくする事が可能である。つまり、入力される受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqを1ビットずつ選択して、乗算部に出力し、受信ベースバンド信号1ビットと、参照符号1ビットとの積和演算を行うことも可能である。ここでは、説明を簡単にするために2分割を例に説明する。
【0071】参照符号I相用乗算器3eは、受信ベースバンドI相信号di又は受信ベースバンドQ相信号dqの分割された信号と、I相参照符号Ciとを乗算する回路である。尚、この参照符号I相用乗算器3eは、入力される受信ベースバンド信号が、ビット分割された信号であるため、第1のデジタルマッチドフィルタ(図1の構成)の参照符号I相用乗算器3aと役割は同一であるが、参照符号I相用乗算器3aに比べ各乗算器の構成が軽減されている。つまり、受信ベースバンド信号のビット数をK、ビット分割数を2とすると、参照符号I相用乗算器3aでは、Kビット×1ビット(参照符号)の乗算を行うが、参照符号I相用乗算器3eでは、K/2ビット×1ビット(参照符号)の乗算を行えばいいことになる。
【0072】同様に、参照符号Q相用乗算器3fは、受信ベースバンドQ相信号dq又は受信ベースバンドI相信号diの分割された信号と、Q相参照符号Cqとを乗算する回路であり、第1のデジタルマッチドフィルタ(図1の構成)の参照符号I相用乗算器3bに比べ各乗算器の構成が軽減されている。
【0073】I相加算部6eは、受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果、又は受信ベースバンドQ相信号dqとI相参照符号Ciとの乗算結果を加算する回路である。尚、このI相加算部6eは、前記参照符号I相用乗算器3e内の各乗算器出力を加算するものであり、各乗算器においてビット分割された受信ベースバンド信号と参照符号との乗算が行われているため、第1のデジタルマッチドフィルタ(図1の構成)のI相加算部6aと役割は同一であるが、I相加算部6aに比べ各加算器の構成が軽減されている。つまり、受信ベースバンド信号のビット数をK、ビット分割数を2とすると、I相加算部6aでは、Kビット×1ビット(参照符号)の乗算結果の加算を行うが、I相加算部6eでは、K/2ビット×1ビット(参照符号)の乗算結果の加算を行えばいいことになる。同様に、Q相加算部6fは、受信ベースバンドQ相信号dqとQ相参照符号Cqとの乗算結果、又は受信ベースバンドI相信号diとI相参照符号Ciとの乗算結果を加算する回路であり、第1のデジタルマッチドフィルタ(図1の構成)のQ相加算部6bに比べ各加算器の構成が軽減されている。
【0074】ビット復元部9aは、ビット分離された受信ベースバンド信号とI相参照符号との積和演算結果のビット復元を行なう回路である。ビット復元部9bは、ビット分離された受信ベースバンド信号とQ相参照符号との積和演算結果のビット復元を行なう回路である。
【0075】次に、本発明の第2のデジタルマッチドフィルタの動作について、図5を用いて従来(図2)及び本発明の第1の構成の動作(図3)と比較しながら説明する。図5は、本発明の第2のデジタルマッチドフィルタの動作タイミングを示すタイミングチャート概念図である。図2、図3および図5を用いて、本発明の第2の構成(図4)が、本発明の第1の構成(図1)そして、最終的には従来技術(図12)と同じ動作をすることを示していく。尚、図5は、受信ベースバンド信号のビット分割数が2の場合を示しており、先にも説明したが、回路の動作周波数を上げる事が可能であれば、ビット分割数は最大入力ビット数まで大きくする事が可能である。また、図5では、各受信ベースバンド信号の下位ビットに_Lをつけて示し、上位ビットに_Uをつけて示している。
【0076】本発明の第2のデジタルマッチドフィルタ(図4の構成)においては、図5に示すように、オーバーサンプル周期tn、tn+1、tn+2…毎(図では、tnのみ示している)に、受信ベースバンド信号選択部(図ではデータ選択器と記載)2dから、例えば前半は受信ベースバンドI相信号上位ビットdi_U、受信I相信号下位ビットdi_L、後半は受信Q相信号上位ビットdq_U、そして受信Q相信号下位ビットdq_Lという順で、オーバーサンプルの4倍、つまり(オーバーサンプル周波数)×I,Q(2)×ビット分割数(2)の周波数(速度)で受信ベースバンド信号が出力される。
【0077】そして、I相参照符号用乗算器3e(図ではI相用乗算器と記載)では、I相参照符号演算レジスタ部5cに格納されているI相参照符号Ciと乗算されて、di_U*Ci,di_L*Ci,dq_U*Ci,dq_L*Ciの順で出力され、Q相参照符号用乗算器3f(図ではQ相用乗算器と記載)ではQ相参照符号演算レジスタ部5dに格納されているQ相参照符号Cqと乗算され、di_U*Cq,di_L*Cq,dq_U*Cq,dq_L*Cqの順に出力される。
【0078】そして、複数のI相参照符号用乗算器3e出力並びに複数のQ相参照符号用乗算器3f出力が、それぞれI相加算部6e、Q相加算部6fで全て加算され、I相加算部6eからは、受信ベースバンドI相信号とI相参照符号の乗算結果の総和(Σdi_U*Ci,Σdi_L*Ci)と、受信ベースバンド信号Q相信号とI相参照符号の乗算結果の総和(Σdq_U*Ci,Σdq_L*Ci)とが順に出力され、Q相加算部6fからは、受信ベースバンドI相信号とQ相参照符号の乗算結果の総和(Σdi_U*Cq,Σdi_L*Cq)と、受信ベースバンド信号Q相信号とQ相参照符号の乗算結果の総和(Σdq_U*Cq,Σdq_L*Cq)とが順に出力される。
【0079】ここで、I相加算部6e、Q相加算部6fから出力される演算結果は、(オーバーサンプル周波数×4)周波数(速度)単位で考えれば、受信ベースバンド信号を分割した下位ビットと参照符号の乗算結果の総和と、受信ベースバンド信号を分割した上位ビットと参照符号の乗算結果の総和であるので、ビット復元部9aおよびビット復元部9bにおいて、タイミングを合わせて加算されて、受信ベースバンド信号とI相参照符号との積和演算結果(Σdi*Ci、Σdq*Ci)、ならびに受信ベースバンド信号とQ相参照符号との積和演算結果(Σdi*Cq,Σdq*Cq)として出力される。
【0080】この場合、ビット復元部9aおよびビット復元部9bからの出力信号の動作周波数(速度)はオーバーサンプルの2倍となり、各出力信号は、図3に示した本発明の第1のデジタルマッチドフィルタのI相加算部6a出力である受信ベースバンド信号とI相参照符号の乗算結果の総和と、Q相加算部6d出力である受信ベースバンド信号とQ相参照符号乗算結果の総和と同様になっている。よって、それ以降の積和演算分離部8a、8b、ならびに出力加算部7a、出力減算部7bにおける動作は、本発明の第1のデジタルマッチドフィルタにおける動作(図3)と同様であり、その結果、従来技術と同様にオーバーサンプル周期tn、tn+1、tn+2…毎にQPSKを適用したスペクトラム拡散信号の相関検出が得られるようになっている。
【0081】上記説明したように、従来の動作(図2)と本発明の動作(図5)を比べると、出力加算部7a、出力減算器7bの相関結果出力タイミングが、従来動作波形に対して遅延しているが、従来技術、本発明共に実際に回路を設計する場合には、処理遅延が発生し、どれくらい遅れて結果が得られるかという事を把握して使用すれば装置の仕様に支障をきたすものではなく、本発明が従来技術と同様の相関出力を得ることができることを示している。また図5において、受信ベースバンド信号選択部2dの出力を、受信ベースバンドI相信号上位ビット、I相信号下位ビット、受信ベースバンドQ相信号上位ビット、受信ベースバンドQ相信号下位ビットという順番にしているが、この出力の順番を入れ替えて、それに対応して、ビット復元部9a、9b以降を動作させる様に変更したとしても、上記で説明した本発明の第2のデジタルマッチドフィルタと同等の動きをするのは明らかである。
【0082】ここで、図12に示した従来の第2のデジタルマッチドフィルタと、図4に示した本発明の第2のデジタルマッチドフィルタの回路構成の比較について、図16を用いて説明する。図16は、従来の第2のデジタルマッチドフィルタと本発明の第2のデジタルマッチドフィルタの回路構成比較を示す説明図である。本発明の第2のデジタルマッチドフィルタは、受信ベースバンド信号選択部2d〜ビット復元部9a,9bまでを従来の第2のデジタルマッチドフィルタより(2倍×ビット分割数)倍の周波数(速度)で動作させ、積和演算分離部8a、8bをオーバーサンプルの2倍の周波数で動作させる事により、従来、乗算器3a〜3d、加算部6a〜6dあったものを、本発明の第2の構成においても第1の構成と同様に、乗算器3e,3f、加算器6e,6fで構成できる。
【0083】そして、更に、本発明の第2の構成の参照符号I相用乗算器3e、参照符号Q相乗算器3f、I相,Q相加算部6e,6fの内部の回路構成は、ビット分割をする事により本発明の第1の構成と比較して、各乗算器、加算器が、1/ビット分割数の規模に低減できる。よって、本発明の第2のデジタルマッチドフィルタは、従来の第2のデジタルマッチドフィルタに比べて、乗算器、加算器部分の回路比率を1/(2×ビット分割数)とすることができ、第1の構成よりも更に回路規模を軽減できるものである。
【0084】また、消費電力について考察すると、本発明の第2のデジタルマッチドフィルタは、データレジスタ1c,1d、参照用符号レジスタ4a,4b,5c,5dは、構成及び動作速度が従来技術と同一であり、乗算器、加算器部分は動作周波数が(2×ビット分割数)倍になっているが、回路規模が1/(2×ビット分割数)になっており、結果として消費電力は同程度と考えられる。また、データ選択部2dの回路規模は従来技術の2a,2bを合わせたものと同程度であるが、動作周波数が(2×ビット分割数)倍になるので、その部分の消費電力が(2×ビット分割)倍程度になる。よって、本発明の第2のデジタルマッチドフィルタは、従来技術と比較して消費電力が若干増加するが、実際のシステムで用いられる拡散率が大きい場合のデジタルマッチドフィルタにおいては、全体回路規模に対して、データ選択部の比率が小さいので、それ程大きな消費電力の増加にはならない。
【0085】次に、複数アンテナ又はキャリア周波数で受信された複数の受信ベースバンドのI送信号とQ相信号を選択切替することにより、積和演算部の構成を縮小する第3の実施の形態に係るデジタルマッチドフィルタに付いて説明する。本発明の第3の実施の形態に係るデジタルマッチドフィルタは、複数のアンテナ又はキャリア周波数で受信され入力される複数の受信ベースバンドのI送信号とQ相信号を受信ベースバンド信号選択部で順に選択し、高速で参照符号との積和演算を行って、サンプル周期内に複数の相関結果を得るものなので、複数のアンテナに対する構成であっても積和演算部をI相参照符号用とQ相参照符号用の2系統に軽減できるため、積和演算部の回路構成を大幅に軽減できるものである。
【0086】まず、本発明の第3の実施の形態に係るデジタルマッチドフィルタ(以下、本発明の第3のデジタルマッチドフィルタ)の構成について、図6を用いて説明する。図6は、本発明の第3の実施の形態に係るデジタルマッチドフィルタの構成ブロック図である。尚、図1,図12と同様の構成をとる部分については同一の符号を付して説明する。また、図6では、直交信号数2(例としてアンテナ数2、RF部構成要素数2)の場合を示している。
【0087】本発明の第3のデジタルマッチドフィルタは、図6に示すように、図1に示した本発明の第1のデジタルマッチドフィルタと同様の部分として、受信I相信号データレジスタ部1c,受信Q相信号データレジスタ部1dと、受信ベースバンド信号選択部2e、書き込み制御部10と、I相参照符号ロード用レジスタ部4a,Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5c,Q相参照符号演算レジスタ部5dと、参照符号I相用乗算器3a,参照符号Q相用乗算器3bと、I相加算部6aと、Q相加算部6bと、出力加算部7aと、出力減算部7bと、積和演算分離部8a,積和演算分離部8bとから構成され、更に第3の構成の特徴部分である受信I相信号データレジスタ部1e,受信Q相信号データレジスタ部1fと、直交信号分離部11a,11bとを備えて構成されている。尚、図6では、受信I相信号データレジスタ部1cと受信Q相信号データレジスタ部1dをアンテナ1用とし、受信I相信号データレジスタ部1eと、受信Q相信号データレジスタ部1fをアンテナ2用としている。尚、直交信号分離部11aが請求項のI相直交信号分離部に相当し、直交信号分離部11bが請求項のQ相直交信号分離部に相当している。
【0088】尚、図6では、従来の技術例と同様に、受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。これは実際のシステムで用いられる拡散率、オーバーサンプルに合わせて回路構成を拡張しても、また回路をより高クロックで作動させても、本発明の効果に変わりが無い事は明らかである。
【0089】次に、本発明の第3のデジタルマッチドフィルタの各部について説明するが、書き込み制御部10、I相参照符号ロード用レジスタ部4a,Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5c,Q相参照符号演算レジスタ部5dと、参照符号I相用乗算器3a,参照符号Q相用乗算器3bと、I相加算部6aと、Q相加算部6bと、出力加算部7aと、出力減算部7bと、積和演算分離部8a,積和演算分離部8bは、図1で説明した本発明の第1のデジタルマッチドフィルタのそれと同じなので説明を省略し、相違する部分について説明する。
【0090】受信I相信号データレジスタ1c〜1fは、本発明の第1のデジタルマッチドフィルタの受信I相信号データレジスタ1c,1dと同様の構成であるが、受信I相信号データレジスタ1cは、アンテナ1で受信された受信ベースバンドI相信号di−1を記憶し、受信Q相信号シフトレジスタ1dは、アンテナ1で受信された受信ベースバンドQ相信号dq−1を記憶し、受信I相信号データレジスタ1eは、アンテナ2で受信された受信ベースバンドI相信号di−2を記憶し、受信Q相信号シフトレジスタ1fは、オーバーサンプリングクロック毎にアンテナ2で受信された受信ベースバンドQ相信号dq−2を記憶する回路である。
【0091】受信ベースバンド信号選択部2eは、オーバサンプリング数(図6では4)毎の記憶素子から出力される直交数(図6では2つ)分の受信ベースバンドI相信号diと受信ベースバンドQ相信号dqとを右から順に選択して、例えばアンテナ1用の受信ベースバンドI相信号di−1,アンテナ1用の受信ベースバンドQ相信号dq−1,アンテナ2用の受信ベースバンドI相信号di−2,アンテナ2用の受信ベースバンドQ相信号dq−2の順に、参照符号I相用乗算器3a及び参照符号Q相用乗算器3bに出力する回路である。
【0092】直交信号分離部11aは、加算出力部7aから出力される信号を直交する信号毎に分離し、アンテナ1用のI相出力ANT#1MFOUTI、アンテナ2用のI相出力ANT#2MFOUTIを出力する回路である。直交信号分離部11bは、減算出力部7bから出力される信号を直交する信号毎に分離し、アンテナ1用のQ相出力ANT#1MFOUTQ、アンテナ2用のQ相出力ANT#2MFOUTQを出力する回路である。
【0093】次に、本発明の第3のデジタルマッチドフィルタの動作について、図7,図8を用いて従来と比較しながら説明する。図7は、図12に示した従来の第2のデジタルマッチドフィルタを直交信号数だけ設けて動作させた場合の動作タイミングを示すタイミングチャート概念図であり、図8は、本発明の第3のデジタルマッチドフィルタの動作タイミングを示すタイミングチャート概念図である。図7および図8を用いて従来技術(図12)と本発明(図6)が同じ動作をすることを示す。
【0094】従来の第2のデジタルマッチドフィルタ(図12の構成)を、図13に示すように、直交信号数(例えば2)だけ設けて動作させた場合、図7に示すように、アンテナ20-1で受けたRF(Radio Frequency)周波数信号が、RF部21-1で受信ベースバンドI相信号にダウンコンバートされた信号、di_1(tn)、di_1(tn+1)…、受信ベースバンドQ相信号にダウンコンバートされた信号、dq_1(tn)、dq_1(tn+1)…が従来技術のデジタルマッチドフィルタ(MF22-1)に入力される。そして、各ベースバンド信号は、図12の構成のMF22-1において、4系統の乗算器3a〜3dで参照符号と乗算されて、各々di_1*Ci、dq_1*Cq、dq_1*Ci、そしてdi_1*Cqの演算結果が出力され、4系統の乗算器の出力結果が4系統の加算部6a〜6dで加算され、最後に出力加算部7a、出力減算器7bで演算されて出力される事により、オーバーサンプル周期毎にMF22-1からアンテナ1で受信した信号の相関演算結果が得られるようになっている。
【0095】同様に、アンテナ20-2で受けたRF(Radio Frequency)周波数信号が、RF部21-2で受信ベースバンドI相信号にダウンコンバートされた信号、di_2(tn)、di_2(tn+1)…、受信ベースバンドQ相信号にダウンコンバートされた信号、dq_2(tn)、dq_2(tn+1)…が従来技術のデジタルマッチドフィルタ(MF22-2)に入力される。そして、各ベースバンド信号は、図12の構成のMF22-2において、4系統の乗算器3a〜3dで参照符号と乗算されて、各々di_2*Ci、dq_2*Cq、dq_2*Ci、そしてdi_2*Cqの演算結果が出力され、4系統の乗算器の出力結果が4系統の加算部6a〜6dで加算され、最後に出力加算部7a、出力減算器7bで演算されて出力される事により、オーバーサンプル周期毎にMF22-2からアンテナ2で受信した信号の相関演算結果が得られることが、図7のタイミングチャート概念図よりわかる。
【0096】図7からアンテナ20-1、アンテナ20-2用デジタルマッチドフィルタから出力される相関演算結果(加算部出力、減算器出力)は乗算する参照符号は同一であり、参照符号と乗算を行う受信ベースバンド信号がアンテナ(RF部)毎に相違している。
【0097】それに対して、本発明の第3のデジタルマッチドフィルタ(図6の構成)においては、図8に示すように、オーバーサンプル周期tn、tn+1…毎(図では、tnのみ示している)に、受信信号選択部(図ではデータ選択器と記載)2eから、直交数分の受信ベースバンドI相信号、ならびに直交数分の受信ベースバンドQ相信号が順に、オーバーサンプルの4倍、つまりオーバーサンプル周波数×I,Q(2)×直交数分(2)の周波数(速度)で信号が出力される。ちなみに、図8の例では、di_1,dq_1,di_2,dq_2の順に出力される。
【0098】そして、I相参照符号用乗算器3a(図ではI相用乗算器と記載)では、I相参照符号演算レジスタ部5cに格納されているI相参照符号Ciと乗算されてdi_1*Ci,dq_1*Ci,di_2*Ci,dq_2*Ciの順で出力され、Q相参照符号用乗算器3b(図ではQ相用乗算器と記載)ではQ相参照符号演算レジスタ部5dに格納されているQ相参照符号Cqと乗算されdi_1*Cq,dq_1*Cq,di_2*Cq,dq_2*Cqの順で出力され、それぞれI相加算部6a、Q相加算部6bで全て加算されて、I相加算部6aからは、Σdi_1*Ci,Σdq_1*Ci,Σdi_2*Ci,Σdq_2*Ciの順で出力され、Q相加算部6bからは、Σdi_1*Cq,Σdq_1*Cq,Σdi_2*Cq,Σdq_2*Cqの順で出力される。
【0099】そして、積和演算分離部8aでは、この4つの総和が2つに分離されて、受信ベースバンドI相信号とI相参照符号の乗算結果の総和(Σdi_1*Ci,Σdi_2*Ci)は、出力1としてオーバサンプル周期(tn)/2の期間ずつ出力加算部7aに入力され、受信ベースバンド信号Q相信号とI相参照符号の乗算結果の総和(Σdq_1*Ci,Σdq_2*Ci)は出力2としてオーバサンプル周期(tn)/4だけ遅れてtn/2の期間に渡って出力減算部7bに入力される。同様に、積和演算分離部8bでは、この4つの総和が2つに分離されて、受信ベースバンドI相信号とQ相参照符号乗算結果の総和(Σdi_1*Cq,Σdi_2*Cq)は、出力1としてオーバサンプル周期(tn)/2の期間に渡って出力減算部7bに入力され、受信ベースバンドQ相信号とQ相参照符号の乗算結果の総和(Σdq_1*Cq,Σdq_2*Cq)は出力2としてオーバサンプル周期(tn)/4だけ遅れてtn/2の期間に渡って出力加算部7aに入力される。
【0100】そして、出力加算部7aでは、積和演算分離部8aからの出力1(Σdi_1*Ci、Σdi_2*Ci)と、積和演算分離部8bからの出力2(Σdq_1*Cq,Σdq_2*Cq)とが加算されて、Σdi_1*Ci+Σdq_1*Cq、Σdi_2*Ci+Σdq_2*Cqが順に出力され、直交信号分離部11aで直交する信号毎に分離され、アンテナ1用のI相出力ANT#1MFOUTI、アンテナ2用のI相出力ANT#2MFOUTIが出力される。同様に、出力減算器7bでは、積和演算分離部8aからの出力2(Σdq_1*Ci,Σdq_2*Ci)と、積和演算分離部8bからの出力1(Σdi_1*Cq,Σdi_2*Cq)とが減算されて、Σdq_1*Ci−Σdi_1*Cq、Σdq_2*Ci−Σdi_2*Cqが順に出力され、直交信号分離部11bで直交する信号毎に分離され、アンテナ1用のQ相出力ANT#1MFOUTQ、アンテナ2用のQ相出力ANT#2MFOUTQが出力される事により、オーバーサンプル周期tn、tn+1、tn+2…毎にアンテナ1,アンテナ2で受信した信号の相関演算結果が順に得られることが、図8のタイミングチャート概念図よりわかる。相関演算結果が得られるようになっている。
【0101】上記説明したように、従来の動作(図7)と本発明の動作(図8)を比べると、出力加算部7a、出力減算器7bの相関結果出力タイミングが、従来動作波形に対して遅延しているが、従来技術、本発明共に実際に回路を設計する場合には、処理遅延が発生し、どれくらい遅れて結果が得られるかという事を把握して使用すれば装置の仕様に支障をきたすものではなく、本発明が従来技術と同様の相関出力を得ることができることを示している。また図8において受信ベースバンド信号選択部2eの出力を、アンテナ1用受信ベースバンドI相信号、アンテナ1用受信ベースバンドQ相信号、アンテナ2用受信ベースバンドI相信号、アンテナ2用受信ベースバンドQ相信号という順番にしているが、この出力の順番を入れ替えて、それに対応して、積和演算分離部8a、8b以降を動作させる様に変更したとしても、上記で説明した本発明の第3のデジタルマッチドフィルタと同等の動きをするのは明らかである。
【0102】従って、本発明の第3のデジタルマッチドフィルタは、受信ベースバンド信号選択部〜積和演算分離部8a、8bまでを、従来の第2のデジタルマッチドフィルタより(2×直交信号数)倍の周波数で動作させ、それ以降の直交信号分離部出力までを(直交信号数)倍の周波数で動作させる事により、直交数分の乗算器以降の回路が共用可能となるので、本発明の実施の形態に係わる第1の回路構成並びに第2の回路構成と同様に、拡散率に比例して増加する乗算器、加算器部分の大幅な軽減が可能となるので、デジタルマッチドフィルタ全体の回路規模の軽減が可能となる。
【0103】次に、上記説明した本発明の第2のデジタルマッチドフィルタの技術と第3のデジタルマッチドフィルタの技術を組み合わせることにより、積和演算部内部の乗算器、加算器構成を縮小する第4の実施の形態に係るデジタルマッチドフィルタに付いて説明する。本発明の第4の実施の形態に係るデジタルマッチドフィルタは、複数のアンテナ又はキャリア周波数で受信され入力される複数の受信ベースバンドのI送信号とQ相信号を各々ビット分割し、ビット分割された信号を受信ベースバンド信号選択部で順に選択して高速で参照符号との積和演算を行い、演算結果をビット復元してサンプル周期内に複数の相関結果を得るものなので、複数のアンテナに対する構成であっても、積和演算部をI相参照符号用とQ相参照符号用の2系統に軽減でき、更に積和演算部内の各乗算器及び各加算器を受信ベースバンド信号のビット数よりも小さいビット数の演算を行うもので構成できるため、積和演算部の回路構成を大幅に軽減できるものである。
【0104】まず、本発明の第4の実施の形態に係るデジタルマッチドフィルタ(以下、本発明の第4のデジタルマッチドフィルタ)の構成について、図9を用いて説明する。図9は、本発明の第4の実施の形態に係るデジタルマッチドフィルタの構成ブロック図である。尚、図4,図6と同様の構成をとる部分については同一の符号を付して説明する。また、図9では、直交信号数2(例としてアンテナ数2、RF部構成要素数2)の場合を示している。本発明の第4のデジタルマッチドフィルタは、図9に示すように、アンテナ1用受信I相信号データレジスタ部1cと、アンテナ1用受信Q相信号データレジスタ部1dと、アンテナ2用受信I相信号データレジスタ部1eと、アンテナ2用受信Q相信号データレジスタ部1fと、書き込み制御部10と、受信ベースバンド信号選択部2fと、I相参照符号ロード用レジスタ部4aと、Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5cと、Q相参照符号演算レジスタ部5dと、参照符号I相用乗算器3eと、参照符号Q相用乗算器3fと、I相加算部6eと、Q相加算部6fと、ビット復元部9a、9bと、積和演算分離部8a,8bと、出力加算部7aと、出力減算部7bと、直交信号分離部11a,11bとを備えて構成されている。
【0105】尚、図9では、従来の技術例と同様に、受信データの更新、ならびにデジタルマッチドフィルタ出力がチップレートに対して4倍のオーバーサンプルで動作する例を記しており、チップレート動作クロック、および4倍サンプリングクロック信号は省略している。これは実際のシステムで用いられる拡散率、オーバーサンプルに合わせて回路構成を拡張しても、また回路をより高クロックで作動させても、本発明の効果に変わりが無い事は明らかである。
【0106】次に、本発明の第4のデジタルマッチドフィルタの各部について説明するが、I相参照符号ロード用レジスタ部4aと、Q相参照符号ロード用レジスタ部4bと、I相参照符号演算レジスタ部5cと、Q相参照符号演算レジスタ部5dと、出力加算部7aと、出力減算部7bと、積和演算分離部8aと、積和演算分離部8bと、書き込み制御部10は、図1で説明した本発明の第1のデジタルマッチドフィルタのそれと同じなので説明を省略する。また、参照符号I相用乗算器3eと、参照符号Q相用乗算器3fと、I相加算部6eと、Q相加算部6fと、ビット復元部9aと、ビット復元部9bは、図4で説明した本発明の第2のデジタルマッチドフィルタのそれと同じであるので説明を省略する。また、受信I相信号データレジスタ1cと、受信Q相信号シフトレジスタ1dと、受信I相信号データレジスタ1eと、受信Q相信号シフトレジスタ1fと、直交信号分離部11aと、直交信号分離部11bは、図6で説明した本発明の第3のデジタルマッチドフィルタのそれと同じであるので説明を省略し、相違する部分について説明する。
【0107】受信ベースバンド信号選択部2fは、オーバサンプリング数(図9では4)毎の記憶素子から出力される直交数(図9では2つ)分の受信ベースバンドI相信号diと受信ベースバンドQ相信号dqとを入力する際に、各信号を分割して入力し、分割された信号を右から順に選択して、例えばアンテナ1用の受信ベースバンドI相信号di−1,アンテナ1用の受信ベースバンドQ相信号dq−1,アンテナ2用の受信ベースバンドI相信号di−2,アンテナ2用の受信ベースバンドQ相信号dq−2の順に、参照符号I相用乗算器3a及び参照符号Q相用乗算器3bに出力する回路である。
【0108】尚、入力される各アンテナの受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqのビット分割数については本発明で限定するものではなく、回路の動作周波数に依存して決定される数である。ビット分割数は、最小は2であり、回路の動作周波数を上げる事が可能であれば、最大は入力ビット数まで大きくする事が可能である。つまり、入力される受信ベースバンドI相信号di及び受信ベースバンドQ相信号dqを1ビットずつ選択して、乗算部に出力し、受信ベースバンド信号1ビットと、参照符号1ビットとの積和演算を行うことも可能である。ここでは、説明を簡単にするために2分割を例に説明する。
【0109】次に、本発明の第4のデジタルマッチドフィルタの動作について、図10を用いて従来(図7)及び本発明の第3の構成の動作(図8)と比較しながら説明する。図10は、本発明の第4のデジタルマッチドフィルタの動作タイミングを示すタイミングチャート概念図である。尚、図10は、受信ベースバンド信号のビット分割数が2の場合を示しており、先にも説明したが、回路の動作周波数を上げる事が可能であれば、ビット分割数は最大入力ビット数まで大きくする事が可能である。また、図10では、各受信ベースバンド信号の下位ビットに_Lをつけて示し、上位ビットに_Uをつけて示している。
【0110】本発明の第4のデジタルマッチドフィルタ(図9の構成)においては、図10に示すように、オーバーサンプル周期tn、tn+1、tn+2…毎(図では、tnのみ示している)に、受信信号選択部(図ではデータ選択器と記載)2fから、例えば直交信号数分の受信I相信号上位ビット、受信I相信号下位ビット、受信Q相信号上位ビット、受信Q相信号下位ビットという順で、オーバーサンプルの8倍、つまりオーバーサンプル周波数×I,Q(2)×ビット分割数(2)×直交信号数(2)の周波数(速度)で受信ベースバンド信号が出力される。
【0111】そして、I相参照符号用乗算器3e(図ではI相用乗算器と記載)では、I相参照符号演算レジスタ部5cに格納されているI相参照符号Ciと乗算されて、di_1U*Ci,di_1L*Ci,dq_1U*Ci,dq_1L*Ci、di_2U*Ci,di_2L*Ci,dq_2U*Ci,dq_2L*Ciの順で出力される。同様に、Q相参照符号用乗算器3f(図ではQ相用乗算器と記載)ではQ相参照符号演算レジスタ部5dに格納されているQ相参照符号Cqと乗算され、di_1U*Cq,di_1L*Cq,dq_1U*Cq,dq_1L*Cq,di_2U*Cq,di_2L*Cq,dq_2U*Cq,dq_2L*Cqの順に出力される。
【0112】そして、複数のI相参照符号用乗算器3e出力並びに複数のQ相参照符号用乗算器3f出力が、それぞれI相加算部6e、Q相加算部6fで全て加算され、I相加算部6eからは、受信ベースバンドI相信号とI相参照符号の乗算結果の総和(Σdi_U*Ci,Σdi_L*Ci)と、受信ベースバンド信号Q相信号とI相参照符号の乗算結果の総和(Σdq_U*Ci,Σdq_L*Ci)とがアンテナ1用、アンテナ2用の順に出力され、Q相加算部6fからは、受信ベースバンドI相信号とQ相参照符号の乗算結果の総和(Σdi_U*Cq,Σdi_L*Cq)と、受信ベースバンド信号Q相信号とQ相参照符号の乗算結果の総和(Σdq_U*Cq,Σdq_L*Cq)とがアンテナ1用、アンテナ2用の順に出力される。
【0113】ここで、I相加算部6e、Q相加算部6fから出力される演算結果は、(オーバーサンプル周波数×8)周波数(速度)単位で考えれば、受信ベースバンド信号を分割した下位ビットと参照符号の乗算結果の総和と、受信ベースバンド信号を分割した上位ビットと参照符号の乗算結果の総和であるので、ビット復元部9aおよびビット復元部9bにおいて、タイミングを合わせて加算されて、直交信号が時間多重された状態で、受信ベースバンド信号とI相参照符号との積和演算結果(Σdi*Ci、Σdq*Ci)、ならびに受信ベースバンド信号とQ相参照符号との積和演算結果(Σdi*Cq,Σdq*Cq)としてアンテナ1用、アンテナ2用の順に出力される。
【0114】この場合、ビット復元部9aおよびビット復元部9bからの出力信号の動作周波数(速度)はオーバーサンプルの(2×直交信号数)倍となり、各出力信号は、図8に示した本発明の第3のデジタルマッチドフィルタのI相加算部6a出力である受信ベースバンド信号とI相参照符号の乗算結果の総和と、Q相加算部6d出力である受信ベースバンド信号とQ相参照符号乗算結果の総和と同様になっている。よって、それ以降の積和演算分離部8a、8b、ならびに出力加算部7a、出力減算部7bにおける動作は、本発明の第3のデジタルマッチドフィルタにおける動作(図8)と同様であり、更に直交信号分離部11a、11bで直交信号の分離を行う事により、従来技術と同様にオーバサンプル周期tn、tn+1、tn+2…毎にQPSKを適用したスペクトラム拡散信号の相関検出が得られるようになっている。
【0115】上記説明したように、従来の動作(図7)と本発明の動作(図10)を比べると、出力加算部7a、出力減算器7bの相関結果出力タイミングが、従来動作波形に対して遅延しているが、従来技術、本発明共に実際に回路を設計する場合には、処理遅延が発生し、どれくらい遅れて結果が得られるかという事を把握して使用すれば装置の仕様に支障をきたすものではなく、本発明が従来技術と同様の相関出力を得ることができることを示している。また図10において、受信ベースバンド信号選択部2fの出力を、アンテナ1用受信ベースバンドI相信号、アンテナ1用受信ベースバンドQ相信号、アンテナ2用受信ベースバンドI相信号、アンテナ2用受信ベースバンドQ相信号という順番にしているが、この出力の順番を入れ替えて、それに対応して、積和演算分離部8a、8b以降を動作させる様に変更したとしても、上記で説明した本発明の第4の回路構成と同等の動きをするのは明らかである。また図10において、受信ベースバンド信号選択部2fの出力を、各受信ベースバンド信号とも上位ビット、下位ビットの順番にしているが、この出力の順番を入れ替えて、それに対応して、ビット復元部9a、9b以降を動作させる様に変更したとしても、上記で説明した本発明の第4の回路構成と同等の動きをするのは明らかである。
【0116】従って、本発明の第4のデジタルマッチドフィルタは、受信ベースバンド信号選択部〜ビット復元部までを、従来の第2のデジタルマッチドフィルタより(2×ビット分割数×直交信号数)倍の周波数で動作させ、ビット復元部出力〜積和演算分離部8a、8bをオーバーサンプルの(2×直交信号数)倍の周波数で動作させ、それ以降直交信号分離部11a、11b出力までをオーバーサンプルの直交数倍の周波数で動作させる事により、従来技術と同様な相関出力結果が得られ、従来技術と比較して直交数分の乗算器以降の回路が共用可能となると同時に、本発明の第2の回路構成と同様に、ビット分割して積和演算を行っているので、本発明の第3の回路構成よりも積和演算部分の各乗算器、加算器を、1/ビット分割数の規模に低減できるため、更に本発明の第3の構成よりも更にデジタルマッチドフィルタ全体の回路規模を低減できるものである。
【0117】本発明の第1〜第4の実施の形態に係るデジタルマッチドフィルタによれば、受信ベースバンド信号のサンプリング周波数より高速に一部の回路を動作させることで、従来技術では拡散率または物理的に直交する信号数に比例して構成しなければならなかった乗算器、加算器等による積和演算部分の回路規模の増加を抑制でき、デジタルマッチドフィルタ全体の回路規模を低減して小型受信装置等に適用できる効果がある。
【0118】また、本発明の第2,第4の実施の形態に係るデジタルマッチドフィルタによれば、受信ベースバンド信号のサンプリング周波数より高速に一部の回路を動作させ、更に受信ベースバンド信号をビット分割して小さいビット数の積和演算を高速に行うことによって、乗算器、加算器の回路規模を軽減でき、デジタルマッチドフィルタ全体の回路規模を更に低減して小型受信装置等に適用できる効果がある。
【0119】
【発明の効果】本発明によれば、受信I相信号データレジスタ部及び受信Q相信号データレジスタ部に保持された受信ベースバンドのI相信号、又はQ相信号を、受信ベースバンド信号選択部が交互に選択して出力し、参照符号I相用乗算部、参照符号I相用乗算部、I相加算部、Q相加算部が、受信ベースバンド信号選択部が出力する受信ベースバンドの信号とI相参照符号又はQ相参照符号との積和演算を受信ベースバンド信号のサンプリング速度の2倍で行い、I相積和演算分離部及びQ相積和演算分離部が、各受信ベースバンド信号と各参照符号の組み合わせによる積和演算結果を分離して出力し、加算出力部及び減算出力部が加算又は減算して相関結果を出力するデジタルマッチドフィルタとしているので、拡散率に比例して構成が増加する乗算部及び加算部の回路規模を軽減し、小型受信装置に適用できる効果がある。
【0120】本発明によれば、受信I相信号データレジスタ部又は受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、受信ベースバンド信号選択部が各々複数にビット分割して順番に選択して出力し、参照符号I相用乗算部、参照符号I相用乗算部、I相加算部、Q相加算部が、受信ベースバンド信号選択部が出力する受信ベースバンドの信号とI相参照符号又はQ相参照符号との積和演算を受信ベースバンド信号のサンプリング速度の2倍の更にビット分割数倍で行い、I相ビット復元部,Q相ビット復元部が、分割されたビットの積和演算結果を復元し、I相積和演算分離部及びQ相積和演算分離部が、各受信ベースバンド信号と各参照符号の組み合わせによる積和演算結果を分離して出力し、加算出力部及び減算出力部が加算又は減算して相関結果を出力する請求項1記載のデジタルマッチドフィルタとしているので、乗算部における各乗算器及び加算部における各加算器の回路規模を軽減し、小型受信装置に適用できる効果がある。
【0121】本発明によれば、物理的に直交された受信ベースバンド信号と参照符号との相関検出において、受信ベースバンド信号選択部が、直交信号数分の受信I相信号データレジスタ部又は直交信号数分の受信Q相信号データレジスタ部に保持された受信ベースバンド信号を順番に選択して出力し、参照符号I相用乗算部、参照符号I相用乗算部、I相加算部、Q相加算部が、受信ベースバンド信号選択部が出力する受信ベースバンドの信号とI相参照符号又はQ相参照符号との積和演算を受信ベースバンド信号のサンプリング速度の2倍の更に直交信号数倍で行い、I相積和演算分離部及びQ相積和演算分離部が、サンプリング速度の直交信号数倍で各受信ベースバンド信号と各参照符号の組み合わせによる積和演算結果を分離して出力し、加算出力部及び減算出力部がサンプリング速度の直交信号数倍で加算又は減算して相関結果を出力する請求項1記載のデジタルマッチドフィルタとしているので、直交信号数に比例して構成が増加する乗算部及び加算部の回路規模を軽減し、小型受信装置に適用できる効果がある。
【0122】本発明によれば、直交信号数分の受信I相信号データレジスタ部又は受信Q相信号データレジスタ部に保持された受信ベースバンド信号のデータビット列を、受信ベースバンド信号選択部が各々複数にビット分割して順番に選択して出力し、参照符号I相用乗算部、参照符号I相用乗算部、I相加算部、Q相加算部が、受信ベースバンド信号選択部が出力する受信ベースバンドの信号とI相参照符号又はQ相参照符号との積和演算を受信ベースバンド信号のサンプリング速度の2倍のビット分割数倍の更に直交信号数倍で行い、I相ビット復元部,Q相ビット復元部が、分割されたビットの積和演算結果をサンプリング速度の直交信号数倍で復元し、I相積和演算分離部及びQ相積和演算分離部が、各受信ベースバンド信号と各参照符号の組み合わせによる積和演算結果を分離して出力し、加算出力部及び減算出力部が加算又は減算して相関結果を出力する請求項3記載のデジタルマッチドフィルタとしているので、直交信号数に比例して構成が増加する乗算部及び加算部の回路規模を軽減し、更に乗算部における各乗算器及び加算部における各加算器の回路規模を軽減し、小型受信装置に適用できる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013