米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 三洋電機株式会社

発明の名称 光ディスク装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−6994(P2003−6994A)
公開日 平成15年1月10日(2003.1.10)
出願番号 特願2001−186034(P2001−186034)
出願日 平成13年6月20日(2001.6.20)
代理人 【識別番号】100064746
【弁理士】
【氏名又は名称】深見 久郎 (外3名)
【テーマコード(参考)】
5D044
5D090
【Fターム(参考)】
5D044 GM26 
5D090 AA01 CC04 DD03 EE15 FF07 GG26
発明者 隈 俊毅 / 堀 吉宏
要約 課題
固定パターンまたは固有パターンの検出率を向上させ、データを正確に再生できる光ディスク装置を提供する。

解決手段
光ディスク装置はパターン検出回路107を備える。エッジ検出回路301は8T信号のエッジを検出してエッジ信号EDGを生成する。シフトレジスタ304は、3つの検出タイミングでエッジを4回検出し、加算器305〜307は、各検出タイミングにおけるエッジの検出回数を加算する。最多エッジ判定回路311は、加算器305〜307の出力値から最大の加算値を抽出し、その抽出した加算値が得られた検出タイミングに対応するタイミング信号(RST0〜RST3のいずれか)を選択するための選択信号RSELを生成する。セレクタ317は、選択信号RSELに基づいて選択したリセット信号RST0〜RST3のいずれかをリセット信号RSTとして出力する。
特許請求の範囲
【請求項1】 所定パターンと前記所定パターンに続くユーザデータとから成る記録信号を、前記ユーザデータの開始位置を検出して光ディスクから再生する光ディスク装置であって、前記光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、前記光ピックアップにより検出された前記記録信号の再生信号を2値化して2値化信号を出力する2値化回路と、各々が複数の検出タイミングを有する複数の検出窓信号を所定間隔で設定し、前記2値化信号のうち前記所定パターンの再生信号に対応する2値化信号のエッジを前記複数の検出タイミングで前記検出窓信号の個数に応じた回数だけ検出し、検出回数が最も多い検出タイミングを前記所定パターンの終了位置を示す第1のタイミング信号として検出するパターン検出回路と、前記第1のタイミング信号に基づいて前記ユーザデータの開始位置を示す第2のタイミング信号を発生するタイミング発生回路と、前記第2のタイミング信号に基づいて前記2値化信号から前記ユーザデータに対応する2値化信号を抽出し、その抽出した2値化信号を処理して再生データを出力する信号処理回路とを備える光ディスク装置。
【請求項2】 前記パターン検出回路は、複数の検出タイミングにおいて検出回数が最も多いとき、前回検出した所定パターンの終了位置を新たな終了位置として検出する、請求項1に記載の光ディスク装置。
【請求項3】 前記パターン検出回路は、前記所定パターンの信号長に基づいて前記所定間隔を決定する、請求項1または請求項2に記載の光ディスク装置。
【請求項4】 前記パターン検出回路は、前記2値化信号からエッジを検出してエッジ信号を出力するエッジ検出回路と、前記検出窓信号の個数に応じた回数だけ前記エッジ信号を前記複数の検出タイミングで検出し、各検出タイミングにおけるエッジの検出回数を出力する検出回数出力回路と、前記各検出タイミングにおけるエッジの検出回数のうち、検出回数が最も多い検出タイミングを決定し、その決定した検出タイミングに対応するタイミング信号を前記第1のタイミング信号として出力するタイミング決定回路とを含む、請求項1に記載の光ディスク装置。
【請求項5】 前記検出回数出力回路は、前記エッジ信号をシフトし、前記複数の検出窓信号の各々に含まれる複数の検出タイミングで前記シフトしたエッジ信号のデジタル値を出力するシフトレジスタと、前記複数の検出タイミングに対応して設けられ、前記複数の検出窓信号に含まれる同じ検出タイミングで前記シフトレジスタから出力された複数のデジタル値を加算して加算値を出力する複数の加算器とから成り、前記タイミング決定回路は、前記複数の加算器から出力された複数の加算値のうち最大の加算値を抽出し、その抽出した加算値が得られた検出タイミングに対応する最多検出タイミング信号を選択するための選択信号を出力する最大値決定回路と、前記複数の検出タイミングに対応する複数のタイミング信号を生成するタイミング生成回路と、前記選択信号に基づいて、前記複数のタイミング信号から前記最多検出タイミング信号を選択し、その選択した最多検出タイミング信号を前記第1のタイミング信号として出力する選択回路とから成る、請求項4に記載の光ディスク装置。
【請求項6】 前記検出回数出力回路は、信号を検出するタイミングを示す複数の成分が前記所定間隔で設定され、かつ、信号を検出するタイミングが相互に異なる複数の検出タイミング信号を生成するタイミング生成回路と、前記複数の検出タイミング信号に対応して設けられ、各々が対応する検出タイミング信号の複数の成分に同期して前記エッジ信号のデジタル値を検出し、その検出した複数のデジタル値を出力する複数の論理回路と、前記複数の論理回路に対応して設けられ、各々が対応する論理回路から出力された複数のデジタル値を加算する複数の加算器とから成り、前記タイミング決定回路は、前記複数の加算器から出力された複数の加算値のうち最大の加算値を抽出し、その抽出した加算値が得られた検出タイミングに対応する最多検出タイミング信号を選択するための選択信号を出力する最大値決定回路と、前記選択信号に基づいて、前記複数の検出タイミング信号から前記最多検出タイミング信号を選択し、その選択した最多検出タイミング信号を前記第1のタイミング信号として出力する選択回路とから成る、請求項4に記載の光ディスク装置。
【請求項7】 前記複数の論理回路の各々は、前記エッジ信号の検出動作回数に応じて設けられ、かつ、直列に接続された複数のフリップフロップから成り、前記複数の加算器の各々は、対応する論理回路に含まれる前記複数のフリップフロップの各々からデジタル値を受ける、請求項6に記載の光ディスク装置。
【請求項8】 前記パターン検出回路は、前記2値化信号からエッジを検出してエッジ信号を出力するエッジ検出回路と、前記エッジ信号を前記複数の検出タイミングで検出し、各検出タイミングにおいて検出されたエッジの検出回数のうち、検出動作回数の過半数に設定された基準検出回数以上の検出回数が得られた検出タイミングに対応するタイミング信号を前記第1のタイミング信号として出力するタイミング決定回路とを含む、請求項1に記載の光ディスク装置。
【請求項9】 前記タイミング決定回路は、前記エッジ信号をシフトし、前記複数の検出窓信号の各々に含まれる複数の検出タイミングで前記シフトしたエッジ信号のデジタル値を出力するシフトレジスタと、前記複数の検出タイミングに対応して設けられ、前記複数の検出窓信号に含まれる同じ検出タイミングで前記シフトレジスタから出力された複数のデジタル値を受け、その受けた複数のデジタル値の和が前記基準検出回数以上のとき前記エッジの検出を示す第1の論理レベルから成る第1の信号を出力し、前記複数のデジタル値の和が前記基準検出回数よりも小さいとき前記エッジの不検出を示す第2の論理レベルから成る第2の信号を出力する複数の論理回路と、前記第1の信号を出力した論理回路に対応する検出タイミングを示すタイミング信号を生成し、その生成したタイミング信号を前記第1のタイミング信号として出力するタイミング生成回路とから成る、請求項8に記載の光ディスク装置。
【請求項10】 前記複数の論理回路の各々は、前記複数の検出窓信号に含まれる同じ検出タイミングで前記シフトレジスタから出力されたn(nは自然数)個のデジタル値から任意に選択されたn−1個のデジタル値の論理積を演算する複数のANDゲートと、前記複数のANDゲートから出力された複数の論理信号の論理和を演算して前記第1または第2の信号を出力する第1のORゲートとから成り、前記タイミング生成回路は、前記複数の論理回路に対応して設けられ、各々が対応する第1のORゲートから出力された第1または第2の信号の論理レベルに応じた論理信号を出力する複数の論理素子と、前記複数の論理素子から出力された複数の論理信号を受け、その受けた複数の論理信号を相互に位相が異なる複数の論理信号に変換する位相変換回路と、前記位相変換回路から出力された複数の論理信号の論理和を演算する第2のORゲートとから成る、請求項9に記載の光ディスク装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】この発明は、光ディスクから信号を再生するときに、光ディスクに記録されたユーザデータの開始位置を検出してユーザデータを正確に再生する光ディスク装置に関するものである。
【0002】
【従来の技術】光磁気ディスク、光ディスク、および相変化ディスク等のデジタルディスクにユーザデータの記録を行なう場合、ディスク上の非ユーザデータ領域へのユーザデータの記録を避けるためにディスク上のフォーマットに基づいてユーザデータがフォーマットされる。
【0003】たとえば、AS−MO(Advanced Storaged Magneto Optical disk)規格による光磁気ディスクは、図19に示すようなトラック構造を有する。すなわち、図19を参照して、光磁気ディスクは、グルーブ1とランド2とをラジアル方向DR1に交互に配列したトラック構造を有する。そして、グルーブ1は、光磁気ディスクのタンジェンシャル方向DR2にランド3Aを所定間隔で含み、ランド2は、タンジェンシャル方向DR2にグルーブ3Bを所定間隔で含む。ランド3Aおよびグルーブ3Bは、光磁気ディスクに信号を記録および/または再生する際の同期信号を生成する基準となる位相情報であり、ファインクロックマークFCMと呼ばれる。
【0004】隣接するファインクロックマークFCM間の領域は、セグメントと呼ばれる。そして、39個のセグメントにより1フレームが構成され、このフレーム単位で光磁気ディスクに信号が記録および/または再生される。39個のセグメントのうち、最初のセグメント0は、アドレスセグメントであり、グルーブ1の壁にウォブル4〜9を形成することによりアドレスが記録される。アドレスセグメントに続くセグメント1に固定パターンまたは固有パターンが記録され、その固定パターンまたは固有パターンに続いてユーザデータが記録される。
【0005】したがって、光磁気ディスクに信号を記録する際、アドレスセグメントおよびファインクロックマークFCMの領域を避けてユーザデータを記録するようにユーザデータをフォーマットする必要がある。そして、光磁気ディスクのフォーマットに適したフォーマットで記録されたユーザデータを再生するとき、フォーマットされたユーザデータの再生信号からユーザデータのみを抽出するアンフォーマットが行なわれる。
【0006】この場合、ユーザデータの記録開始位置を検出しなければ、アンフォーマットを行なうことができない。そのため、再生時に固定パターンまたは固有パターンの再生信号が固定パターンまたは固有パターンにパターンマッチングすることを確認した上でユーザデータの記録開始位置を検出する。そして、アンフォーマッタは、検出した記録開始位置に基づいて再生信号からユーザデータを抽出する。
【0007】図20は、固定パターンまたは固有パターンの再生信号と固定パターンまたは固有パターンとのパターンマッチングを行なう従来のパターン検出回路を示す。図20を参照して、従来のパターン検出回路200は、シフトレジスタ201と、データ保持部202と、比較器203と、ANDゲート204とを含む。シフトレジスタ201は、ディスクから再生された再生信号の2値化信号DATを受け、その受けた2値化信号DATを同期信号に同期してシフトさせる。そして、シフトレジスタ201は、シフトさせた2値化信号を比較器203へ出力する。データ保持部202は、固定パターンまたは固有パターンを保持し、固定パターンまたは固有パターンを比較器203へ出力する。
【0008】比較器203は、シフトレジスタ201からの2値化信号を、データ保持部202からの固定パターンまたは固有パターンと比較し、2値化信号が固定パターンまたは固有パターンに一致するとき、H(論理ハイ)レベルの比較結果信号CMPを出力し、2値化信号が固定パターンまたは固有パターンに不一致であるとき、L(論理ロー)レベルの比較結果信号CMPを出力する。
【0009】ANDゲート204は、パターン検出窓信号LDWと比較結果信号CMPとを受け、その受けた2つの信号の論理積を演算してユーザデータの記録開始位置を示すタイミング信号を生成する基準となるリセット信号RSTを生成する。
【0010】図19〜図21を参照して、パターン検出回路200における動作について説明する。光磁気ディスクから信号を再生するとき、アドレスセグメント(セグメント0)からアドレスが検出され、アドレス検出信号ADRが生成される。また、ファインクロックマークFCMの検出信号であるファインクロックマーク検出信号FCが生成される。セグメント0に続くセグメント1に固定パターンまたは固有パターンが記録されているので、アドレス検出信号ADRが生成されると、固定パターンまたは固有パターンを検出するための検出窓信号LDWが生成される。検出窓信号LDWは、アドレスセグメントであるセグメント0に含まれるファインクロックマーク検出信号FCから固定遅延量だけ遅延させたタイミングで生成される。この固定遅延量は、セグメント0に含まれるファインクロックマーク検出信号FCに引続いて光磁気ディスクから再生されたユーザデータの再生信号DATに含まれる固定パターンまたは固有パターンの終了位置と予想される位置までの遅延量として決定される。
【0011】シフトレジスタ201は、ユーザデータの再生信号DATを受け、その受けた再生信号DATをシフトして固定パターンまたは固有パターンの再生信号を比較器203へ出力する。また、データ保持部202は、保持した固定パターンまたは固有パターンを比較器203へ出力する。比較器203は、シフトレジスタ201から入力された固定パターンまたは固有パターンの再生信号をデータ保持部202からの固定パターンまたは固有パターンと比較し、一致するときHレベルの比較結果信号CMPをANDゲート204へ出力し、不一致のときLレベルの比較結果信号CMPをANDゲート204へ出力する。
【0012】ANDゲート204は、入力された比較結果信号CMPと検出窓信号LDWとの論理積を演算してリセット信号RSTを出力する。比較器203から比較結果信号CMPが入力されるとき、ANDゲート204は、Hレベルの検出窓信号LDWを受けるので、Hレベルのリセット信号RSTを出力する。
【0013】そして、Hレベルのリセット信号RSTに基づいてユーザデータの記録開始位置を示すタイミング信号が生成され、再生信号DATからユーザデータが抽出されてアンフォーマットが行なわれる。
【0014】
【発明が解決しようとする課題】しかし、再生信号に含まれる固定パターンまたは固有パターンを検出する従来の方法では、固定パターンまたは固有パターンの再生信号が、記録前の固定パターンまたは固有パターンに完全に一致しないと、固定パターンまたは固有パターンを検出したことを示すHレベルのリセット信号RSTが出力されないという問題がある。すなわち、再生信号のC/Nが低い場合、および固定パターンまたは固有パターンが欠損していた場合には、固定パターンまたは固有パターンの再生信号が記録前の固定パターンまたは固有パターンと一致せず、固定パターンまたは固有パターンの検出信号が正確に生成されない。その結果、ユーザデータを正確に再生できない。
【0015】そこで、本発明は、かかる問題を解決するためになされたものであり、その目的は、固定パターンまたは固有パターンの検出率を向上させ、データを正確に再生できる光ディスク装置を提供することである。
【0016】
【課題を解決するための手段】この発明によれば、光ディスク装置は、所定パターンと所定パターンに続くユーザデータとから成る記録信号を、ユーザデータの開始位置を検出して光ディスクから再生する光ディスク装置であって、光ディスクにレーザ光を照射し、その反射光を検出する光ピックアップと、光ピックアップにより検出された再生信号を2値化して2値化信号を出力する2値化回路と、各々が複数の検出タイミングを有する複数の検出窓信号を所定間隔で設定し、2値化信号のうち所定パターンの再生信号に対応する2値化信号のエッジを複数の検出タイミングで検出窓信号の個数に応じた回数だけ検出し、検出回数が最も多い検出タイミングを所定パターンの終了位置を示す第1のタイミング信号として検出するパターン検出回路と、第1のタイミング信号に基づいてユーザデータの開始位置を示す第2のタイミング信号を発生するタイミング発生回路と、第2のタイミング信号に基づいて2値化信号からユーザデータに対応する2値化信号を抽出し、その抽出した2値化信号を処理して再生データを出力する信号処理回路とを備える。
【0017】好ましくは、パターン検出回路は、複数の検出タイミングにおいて検出回数が最も多いとき、検出した所定パターンの終了位置を新たな終了位置として検出する。
【0018】好ましくは、パターン検出回路は、所定パターンの信号長に基づいて所定間隔を決定する。
【0019】好ましくは、パターン検出回路は、2値化信号からエッジを検出してエッジ信号を出力するエッジ検出回路と、検出窓信号の個数に応じた回数だけエッジ信号を複数の検出タイミングで検出し、各検出タイミングにおけるエッジの検出回数を出力する検出回数出力回路と、各検出タイミングにおけるエッジの検出回数のうち、検出回数が最も多い検出タイミングを決定し、その決定した検出タイミングに対応するタイミング信号を第1のタイミング信号として出力するタイミング決定回路とを含む。
【0020】好ましくは、検出回数出力回路は、エッジ信号をシフトし、複数の検出窓信号の各々に含まれる複数の検出タイミングでシフトしたエッジ信号のデジタル値を出力するシフトレジスタと、複数の検出タイミングに対応して設けられ、複数の検出窓信号に含まれる同じ検出タイミングでシフトレジスタから出力された複数のデジタル値を加算して加算値を出力する複数の加算器とから成り、タイミング決定回路は、複数の加算器から出力された複数の加算値のうち最大の加算値を抽出し、その抽出した加算値が得られた検出タイミングに対応する最多検出タイミング信号を選択するための選択信号を出力する最大値決定回路と、複数の検出タイミングに対応する複数のタイミング信号を生成するタイミング生成回路と、選択信号に基づいて、複数のタイミング信号から最多検出タイミング信号を選択し、その選択した最多検出タイミング信号を第1のタイミング信号として出力する選択回路とから成る。
【0021】好ましくは、検出回数出力回路は、信号を検出するタイミングを示す複数の成分が所定間隔で設定され、かつ、信号を検出するタイミングが相互に異なる複数の検出タイミング信号を生成するタイミング生成回路と、複数の検出タイミング信号に対応して設けられ、各々が対応する検出タイミング信号の複数の成分に同期してエッジ信号のデジタル値を検出し、その検出した複数のデジタル値を出力する複数の論理回路と、複数の論理回路に対応して設けられ、各々が対応する論理回路から出力された複数のデジタル値を加算する複数の加算器とから成り、タイミング決定回路は、複数の加算器から出力された複数の加算値のうち最大の加算値を抽出し、その抽出した加算値が得られた検出タイミングに対応する最多検出タイミング信号を選択するための選択信号を出力する最大値決定回路と、選択信号に基づいて、複数の検出タイミング信号から最多検出タイミング信号を選択し、その選択した最多検出タイミング信号を第1のタイミング信号として出力する選択回路とから成る。
【0022】好ましくは、複数の論理回路の各々は、エッジ信号の検出動作回数に応じて設けられ、かつ、直列に接続された複数のフリップフロップから成り、複数の加算器の各々は、対応する論理回路に含まれる複数のフリップフロップの各々からデジタル値を受ける。
【0023】好ましくは、パターン検出回路は、2値化信号からエッジを検出してエッジ信号を出力するエッジ検出回路と、エッジ信号を複数の検出タイミングで検出し、各検出タイミングにおいて検出されたエッジの検出回数のうち、検出動作回数の過半数に設定された基準検出回数以上の検出回数が得られた検出タイミングに対応するタイミング信号を第1のタイミング信号として出力するタイミング決定回路とを含む。
【0024】好ましくは、タイミング決定回路は、エッジ信号をシフトし、複数の検出窓信号の各々に含まれる複数の検出タイミングでシフトしたエッジ信号のデジタル値を出力するシフトレジスタと、複数の検出タイミングに対応して設けられ、複数の検出窓信号に含まれる同じ検出タイミングでシフトレジスタから出力された複数のデジタル値を受け、その受けた複数のデジタル値の和が基準検出回数以上のときエッジの検出を示す第1の論理レベルから成る第1の信号を出力し、複数のデジタル値の和が基準検出回数よりも小さいときエッジの不検出を示す第2の論理レベルから成る第2の信号を出力する複数の論理回路と、第1の信号を出力した論理回路に対応する検出タイミングを示すタイミング信号を生成し、その生成したタイミング信号を第1のタイミング信号として出力するタイミング生成回路とから成る。
【0025】好ましくは、複数の論理回路の各々は、複数の検出窓信号に含まれる同じ検出タイミングでシフトレジスタから出力されたn(nは自然数)個のデジタル値から任意に選択されたn−1個のデジタル値の論理積を演算する複数のANDゲートと、複数のANDゲートから出力された複数の論理信号の論理和を演算して第1または第2の信号を出力する第1のORゲートとから成り、タイミング生成回路は、複数の論理回路に対応して設けられ、各々が対応する第1のORゲートから出力された第1または第2の信号の論理レベルに応じた論理信号を出力する複数の論理素子と、複数の論理素子から出力された複数の論理信号を受け、その受けた複数の論理信号を相互に位相が異なる複数の論理信号に変換する位相変換回路と、位相変換回路から出力された複数の論理信号の論理和を演算する第2のORゲートとから成る。
【0026】
【発明の実施の形態】本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0027】[実施の形態1]図1を参照して、本発明による光ディスク装置が信号の記録および/または再生の対象とする光磁気ディスクについて説明する。光磁気ディスク101は、径方向に同心円状に配置された複数のバンドB0〜B13を含む。
【0028】グルーブ1およびランド2は、光磁気ディスク101のラジアル方向DR1に交互に配置される。また、グルーブ1は、光磁気ディスク101のタンジェンシャル方向DR2に4μm程度のランド3Aを含み、ランド2は、タンジェンシャル方向DR2に4μm程度のグルーブ3Bを含む。ランド3Aおよびグルーブ3Bは、光磁気ディスク101のラジアル方向DR1に隣接して形成され、タンジェンシャル方向DR2に一定周期で形成される。
【0029】なお、ランド3Aおよびグルーブ3Bを「ファインクロックマーク」と言い、光磁気ディスク101に信号を記録および/または再生するときの基準クロックCLKを生成する元になるものである。また、グルーブ1およびランド2はスパイラル状もしくは同心円状に配されている。
【0030】各バンドB0〜B13には、フレーム単位で信号が記録および/または再生されるため、各バンドB0〜B13は複数のフレームを含む。すなわち、光磁気ディスク101には、記録単位であるフレームが等間隔で配置されており、各フレームは39個のセグメントS0,S1,S2,…,S38によって構成されている。
【0031】そして、各セグメントの長さは、532DCB(Data ChannelBit)であり、各セグメントの先頭には、データの記録および再生を行なうクロックの位相情報を示すファインクロックマーク(FCM:Fine Clock Mark)3A,3Bが形成されている。フレームの先頭であるセグメントS0には、ファインクロックマーク3A,3Bに続いて、光磁気ディスク101上のアドレスを示すアドレス情報がウォブル4〜9により光磁気ディスク101の製造時にプリフォーマットされている。
【0032】ウォブル4とウォブル5、ウォブル6とウォブル7、およびウォブル8とウォブル9とは、グルーブ1の互いの反対側の壁に形成されており、同じアドレス情報が記録されている。かかるアドレス情報の記録方式を片側スタガ方式と言い、片側スタガ方式を採用することにより光磁気ディスク101にチルト等が発生し、レーザ光がグルーブ1もしくはランド2の中心からずれた場合にも正確にアドレス情報を検出することができる。
【0033】アドレス情報が記録された領域とファインクロックマーク3A,3Bが形成された領域はユーザデータを記録する領域としては利用されない。また、セグメントSnは、ファインクロックマーク3A,3Bとユーザデータn−1とにより構成される。
【0034】図2を参照して、バンドB0〜B13の各々は、m個のフレームF0〜Fm−1から成る。フレームの個数は各バンドB0〜B13によって異なる。また、1つのフレームは、上述したように39個のセグメントS0〜S38から成る。図2に示すようなデータフォーマットに従って光磁気ディスク101に信号が記録および/または再生される。
【0035】図3を参照して、セグメントの詳細な構成について説明する。フレームを構成する各セグメントS0,S1,S2,…,S38のうち、セグメントS0は光磁気ディスク101上にプリフォーマットされたアドレスセグメントであり、セグメントS1からセグメントS38は、ユーザデータの記録領域として確保されたデータセグメントである。セグメントS0は、12DCBのファインクロックマーク領域FCMと520DCBのアドレスとから構成され、セグメントS1は、12DCBのファインクロックマーク領域FCMと、4DCBのプリライトと、512DCBのデータと、4DCBのポストライトとから構成される。
【0036】プリライトは、データの書出しを示すものであり、たとえば、所定のパターン「0011」から構成され、ポストライトはデータの終わりを示すものであり、たとえば、所定のパターン「1100」から構成される。
【0037】また、セグメントS1のユーザデータ領域には、再生時のデータの位置確認、再生クロックの位置補償を行なうための固定パターンであるヘッダが設けられている。ヘッダに記録する固定パターンは直流成分を抑えたパターンであり、たとえば、2Tのドメインを2Tの間隔で所定個数形成したものと、8Tのドメインを8Tの間隔で所定個数形成したものとが記録される。
【0038】そして、2Tのドメインを再生して得られるアナログ信号のサンプリングのタイミングが、信号の記録に用いる基準クロックの位相を遅延させた再生クロックの位相に一致するように調整することによって位相補償を行なう。また、8Tのドメインを再生し、再生信号を2値化したディジタル信号の位置が予め予想された8Tのドメインのディジタル信号の位置と一致するかを確認することによって再生時の信号の位置確認を行なう。さらに、プリライト、ポストライト、およびヘッダの各パターンは、ユーザデータの記録時にユーザデータと連続して記録される。
【0039】セグメントS2〜S38は、12DCBのファインクロックマーク領域FCMと、4DCBのプリライトと、512DCBのデータと、4DCBのポストライトとから構成される。
【0040】図4を参照して、光磁気ディスク101からのアドレス信号RPP、ファインクロックマーク信号TPP、および光磁気信号RFの検出について説明する。領域10および領域30は、光磁気ディスク101の製造時にプリフォーマットされるプリフォーマット領域を構成する。領域10は、ウォブル4〜7が形成される。また、領域30は、ファインクロックマーク3A,3Bが形成される。領域20は、ユーザデータ領域を構成し、ユーザデータが記録される。
【0041】光磁気ディスク101にレーザ光を照射し、その反射光を検出する光ピックアップ102中の光検出器1020は、6つの検出領域1020A,1020B,1020C,1020D,1020E,1020Fを有する。領域A1020Aと領域B1020B、領域C1020Cと領域D1020Dおよび領域E1020Eと領域F1020Fは光磁気ディスク101のタンジェンシャル方向DR2に配置され、領域A1020Aと領域D1020D、および領域B1020Bと領域C1020Cは光磁気ディスク101のラジアル方向DR1に配置される。
【0042】領域A1020A、領域B1020B、領域C1020C、および領域D1020Dは、それぞれ、光磁気ディスク101に照射されたレーザ光LBのA領域、B領域、C領域、およびD領域での反射光を検出する。また、領域E1020E、および領域F1020Fは、レーザ光LBのA領域、B領域、C領域、およびD領域の全体で反射されたレーザ光を、光ピックアップ102のウォラストンプリズム(図示せず)によって偏光面の異なる2つの方向に回折されたレーザ光を検出する。
【0043】ユーザデータ領域である領域20に記録された光磁気信号の再生信号RFは、光検出器1020の領域E1020Eで検出されたレーザ光強度[E]と領域F1020Fで検出されたレーザ光強度[F]との差を演算することによって検出される。すなわち、回路40の減算器400は、領域E1020Eで検出されたレーザ光強度[E]と領域F1020Fで検出されたレーザ光強度[F]との差分を演算し、再生信号RF=[E]−[F]を出力する。
【0044】プリフォーマット領域を構成する領域10のウォブル4〜7によって記録されたアドレス情報の再生信号は、ラジアルプッシュプル法によって検出され、領域A1020Aで検出されたレーザ光強度[A]と領域B1020Bで検出されたレーザ光強度[B]との和から領域C1020Cで検出されたレーザ光強度[C]と領域D1020Dで検出されたレーザ光強度[D]との和を減じたものとして検出される。すなわち、アドレス信号RPPは、回路50を構成する加算器500,501と減算器502とによって検出される。加算器500は、領域A1020Aで検出されたレーザ光強度[A]と領域B1020Bで検出されたレーザ光強度[B]とを加算した[A+B]を出力する。加算器501は、領域C1020Cで検出されたレーザ光強度[C]と領域D1020Dで検出されたレーザ光強度[D]とを加算した[C+D]を出力する。そして、減算器502は、加算器500の出力[A+B]から加算器501の出力[C+D]を減算してアドレス信号RPP=[A+B]−[C+D]を出力する。
【0045】また、プリフォーマット領域を構成する領域30のファインクロックマーク3A,3Bは、タンジェンシャルプッシュプル法により検出され、領域A1020Aで検出されたレーザ光強度[A]と領域D1020Dで検出されたレーザ光強度[D]との和から領域B1020Bで検出されたレーザ光強度[B]と領域C1020Cで検出されたレーザ光強度[C]との和を減じたものとして検出される。すなわち、ファインクロックマーク3A,3Bは、回路50を構成する加算器503,504と減算器505とによって検出される。加算器503は、領域A1020Aで検出されたレーザ光強度[A]と領域D1020Dで検出されたレーザ光強度[D]とを加算した[A+D]を出力する。加算器504は、領域B1020Bで検出されたレーザ光強度[B]と領域C1020Cで検出されたレーザ光強度[C]とを加算した[B+C]を出力する。そして、減算器505は、加算器503の出力[A+D]から加算器504の出力[B+C]を減算してファインクロックマーク信号TPP=[A+D]−[B+C]を出力する。
【0046】図5を参照して、実施の形態1による光ディスク装置100は、光ピックアップ102と、PLL回路103と、分周回路104と、アドレス検出回路105と、タイミング発生回路106,108と、パターン検出回路107と、BPF109と、AD変換器110と、イコライズ回路111と、ビタビ復号器112と、アンフォーマット回路113と、データ復調回路114とを備える。
【0047】光ピックアップ102は、光磁気ディスク101にレーザ光を照射し、その反射光を検出する。PLL回路103は、光ピックアップ102が検出したファインクロックマーク信号TPPに基づいて、ファインクロックマーク信号TPPの成分間に一定個数の周期信号、たとえば、532個の周期信号が存在するように基準クロックCLKを生成する。そして、PLL回路103は、生成した基準クロックCLKを分周回路104、タイミング発生回路106,108、パターン検出回路107、AD変換器110、イコライズ回路111、ビタビ復号器112、アンフォーマット回路113、およびデータ復調回路114へ出力する。
【0048】分周回路104は、基準クロックCLKを532分周した信号FCを生成し、その生成した信号FCをアドレス検出回路105およびタイミング発生回路106へ出力する。この信号FCは、基準クロックCLKを532分周して生成されるので、ファインクロックマーク信号TPPと同期した信号である。
【0049】アドレス検出回路105は、光ピックアップ102が検出したアドレス信号RPPと分周回路104からの信号FCとに基づいて、アドレス信号RPPの最終位置を示すアドレス検出信号ADRを信号FCに同期して生成し、その生成したアドレス検出信号ADRをタイミング発生回路106へ出力する。
【0050】タイミング発生回路106は、アドレス検出回路105からアドレス検出信号ADRが入力されると、信号FCを基準クロックCLKに同期して固定遅延量だけ遅延させたタイミングでパターン検出窓信号LDWを生成し、その生成したパターン検出窓信号LDWをパターン検出回路107へ出力する。アドレスセグメントであるセグメント0に続くセグメント1は、12DCBのファインクロックマークFCMおよび4DCBのプリライトに続いて320DCBのヘッダを含む(図3参照)。そして、ヘッダは、176DCB(=22bytes)の2T信号/128DCB(=16bytes)の8T信号/16DCB(=2bytes)の2T信号から成るので、タイミング発生回路106は、信号FCをヘッダに含まれる8T信号の終了位置と推定される位置まで遅延させてパターン検出窓信号LDWを生成する。つまり、タイミング発生回路106は、アドレス検出信号ADRに同期して入力された信号FCを12+4+176+128=320DCBだけ基準クロックCLKに同期して遅延させてパターン検出窓信号LDWを生成する。
【0051】パターン検出回路107は、ビタビ復号器112から入力されたユーザデータの再生信号DATとタイミング発生回路106から入力されたパターン検出窓信号LDWとに基づいて、ヘッダに含まれる8T信号を後述する方法によって検出し、8T信号の検出結果であるリセット信号RSTをタイミング発生回路108へ出力する。タイミング発生回路108は、パターン検出回路107からリセット信号RSTが入力されると、ヘッダに続くユーザデータの記録開始位置を示すタイミング信号TDEをリセット信号RSTに基づいて生成し、その生成したタイミング信号TDEをアンフォーマット回路113およびデータ復調回路114へ出力する。
【0052】BPF109は、光ピックアップ102が再生した再生信号RFの高域または低域とをカットする。AD変換器110は、基準クロックCLKに同期して再生信号RFをアナログ信号からデジタル信号に変換する。イコライズ回路111は、基準クロックCLKに同期してデジタル信号に変換された再生信号RFにPR(1,1)波形等化を行なう。つまり、イコライズ回路111は、再生信号RFの前後のデータが1対1に波形干渉するように等化する。ビタビ復号器112は、基準クロックCLKに同期して再生信号RFを多値から2値に変換し、その変換した再生信号DATをパターン検出回路107およびアンフォーマット回路113へ出力する。アンフォーマット回路113は、タイミング発生回路108からのタイミング信号TDE等に基づいて再生信号DATからプリライト、ポストライト、およびヘッダを除去し、ユーザデータをデータ復調回路114へ出力する。データ復調回路114は、ユーザデータを復調して再生データを出力する。
【0053】図6を参照して、パターン検出回路107は、エッジ検出回路301と、シフトレジスタ304と、加算器305〜307と、フリップフロップ308〜310,312〜316と、最多エッジ判定回路311と、セレクタ317とを含む。
【0054】エッジ検出回路301は、フリップフロップ302と、EX−ORゲート303とから成る。フリップフロップ302は、ビタビ復号器112から入力された再生信号DATを基準クロックCLKの1クロック分遅延させてEX−ORゲート303へ出力する。EX−ORゲート303は、再生信号DATとフリップフロップ302の出力信号との排他的論理和を演算してエッジ信号EDGをシフトレジスタ304へ出力する。
【0055】シフトレジスタ304は、エッジ信号EDGを基準クロックCLKに同期してシフトし、そのシフトしたエッジ信号EDGのデジタル値を複数の検出タイミングで出力する。より具体的には、シフトレジスタ304は、4つの出力部3041〜3044を含む。出力部3041は、出力端子11A,11B,11Cを有し、出力部3042は、出力端子12A,12B,12Cを有し、出力部3043は、出力端子13A,13B,13Cを有し、出力部3044は、出力端子14A,14B,14Cを有する。出力端子11A,11B,11Cの各々は、エッジ信号EDGの連続したデジタル値(1ビット)を出力し、出力端子12A,12B,12Cの各々は、エッジ信号EDGの連続したデジタル値(1ビット)を出力し、出力端子13A,13B,13Cの各々は、エッジ信号EDGの連続したデジタル値(1ビット)を出力し、出力端子14A,14B,14Cは、エッジ信号EDGの連続したデジタル値(1ビット)を出力する。
【0056】また、出力端子11Aと出力端子12Aとの間、出力端子12Aと出力端子13Aとの間、および出力端子13Aと出力端子14Aとの間は8ビットに設定され、出力端子11Bと出力端子12Bとの間、出力端子12Bと出力端子13Bとの間、および出力端子13Bと出力端子14Bとの間は8ビットに設定され、出力端子11Cと出力端子12Cとの間、出力端子12Cと出力端子13Cとの間、および出力端子13Cと出力端子14Cとの間は8ビットに設定される。これは、パターン検出回路107が検出する信号が8Tの信号であるからであり、検出対象の信号長が変化すれば、その変化した信号長に応じて設定される。つまり、出力部3041〜3044のうち、隣接する出力部間の間隔は、検出対象の信号の信号長に応じて決定される。
【0057】シフトレジスタ304は4つの出力部3041〜3044を含み、出力部3041〜3044の各々は3つの出力端子を有するので、シフトレジスタ304からエッジ信号EDGのデジタル値を出力することは、3つの検出タイミングにおけるエッジ信号EDGの検出を4回行なうことに等しい。すなわち、出力端子11A,11B,11C、出力端子12A,12B,12C、出力端子13A,13B,13C、および出力端子14A,14B,14Cから出力されるデジタル値は、エッジ信号EDGの各検出タイミングにおける検出値に相当し、出力端子11A,12A,13A,14A、出力端子11B,12B,13B,14C、および出力端子11C,12C,13C,14Cから出力されるデジタル値は、同じ検出タイミングにおけるエッジ信号EDGの検出値に相当する。なお、出力部の数はエッジ信号EDGを検出する回数に応じて設定される。
【0058】加算器305は、出力部3041の出力端子11Aから出力されたデジタル値、出力部3042の出力端子12Aから出力されたデジタル値、出力部3043の出力端子13Aから出力されたデジタル値、および出力部3044の出力端子14Aから出力されたデジタルを加算し、その加算結果をフリップフロップ308へ出力する。また、加算器306は、出力部3041の出力端子11Bから出力されたデジタル値、出力部3042の出力端子12Bから出力されたデジタル値、出力部3043の出力端子13Bから出力されたデジタル値、および出力部3044の出力端子14Bから出力されたデジタルを加算し、その加算結果をフリップフロップ309へ出力する。さらに、加算器307は、出力部3041の出力端子11Cから出力されたデジタル値、出力部3042の出力端子12Cから出力されたデジタル値、出力部3043の出力端子13Cから出力されたデジタル値、および出力部3044の出力端子14Cから出力されたデジタルを加算し、その加算結果をフリップフロップ310へ出力する。
【0059】したがって、加算器305〜307は、出力部3041〜3044の同じ検出タイミングで検出されたデジタル値を加算する。
【0060】フリップフロップ308は、加算器305からの加算値をラッチし、そのラッチした加算値をパターン検出窓信号LDWがHレベルになると出力信号ARAとして最多エッジ判定回路311へ出力する。フリップフロップ309は、加算器306からの加算値をラッチし、そのラッチした加算値をパターン検出窓信号LDWがHレベルになると出力信号ARBとして最多エッジ判定回路311へ出力する。フリップフロップ310は、加算器307からの加算値をラッチし、そのラッチした加算値をパターン検出窓信号LDWがHレベルになると出力信号ARCとして最多エッジ判定回路311へ出力する。
【0061】フリップフロップ312は、パターン検出窓信号LDWを基準クロックCLKの1クロック分遅延させてイネーブル信号MRSTを生成し、その生成したイネーブル信号MRSTを最多エッジ判定回路311およびフリップフロップ313へ出力する。
【0062】最多エッジ判定回路311は、イネーブル信号MRSTがHレベルになると、出力信号ARA,ARB,ARCの中から最大の加算値を選択し、その選択した加算値が得られた検出タイミングに対応するタイミング信号を選択するための選択信号RSELを生成してフリップフロップ316へ出力する。
【0063】フリップフロップ313は、イネーブル信号MRSTを基準クロックCLKの1クロック分遅延させてリセット信号RST1をフリップフロップ314およびセレクタ317へ出力する。フリップフロップ314は、リセット信号RST1を基準クロックCLKの1クロック分遅延させてリセット信号RST2をフリップフロップ315およびセレクタ317へ出力する。フリップフロップ315は、リセット信号RST2を基準クロックCLKの1クロック分遅延させてリセット信号RST3をセレクタ317へ出力する。
【0064】フリップフロップ316は、最多エッジ判定回路311から出力された選択信号RSELを基準クロックCLKの1クロック分遅延し、その遅延した選択信号RSELをセレクタ317へ出力する。セレクタ317は、選択信号RSELによって指定された信号をリセット信号RST0〜RST3から選択してリセット信号RSTをタイミング発生回路108へ出力する。
【0065】選択信号RSELは、リセット信号RST0〜RST3のいずれかを選択するための信号であるので、最多エッジ判定回路311は、2ビット信号である「00」、「01」、「10」、および「11」のいずれかから成る選択信号RSELを生成する。そして、選択信号RSELが「00」から成るときセレクタ317は、リセット信号RST0を選択し、選択信号RSELが「01」から成るときセレクタ317は、リセット信号RST1を選択し、選択信号RSELが「10」から成るときセレクタ317は、リセット信号RST2を選択し、選択信号RSELが「11」から成るときセレクタ317は、リセット信号RST3を選択する。
【0066】図7を参照して、パターン検出回路107における8T信号の検出動作について説明する。アドレス検出回路105がアドレス信号RPPに基づいてアドレス検出信号ADRを生成してタイミング発生回路106へ出力すると、タイミング発生回路106は、アドレス検出信号ADRに同期して分周回路104から入力された信号FCを固定遅延量だけ遅延させたタイミングでパターン検出窓信号LDWを生成し、その生成したパターン検出窓信号LDWをパターン検出回路107へ出力する。また、光ピックアップ102が光磁気ディスク101から検出した再生信号DATは、BPF109によって高域または低域がカットされ、AD変換器110によってデジタル信号に変換され、イコライズ回路111によって波形等化されてビタビ復号器112へ入力される。そして、ビタビ復号器112は、再生信号を多値から2値に変換し、その変換した再生信号DATをパターン検出回路107およびアンフォーマット回路113へ出力する。
【0067】そうすると、パターン検出回路107のエッジ検出回路301は、基準クロックCLKに同期して再生信号DATに含まれる8T信号のエッジを検出し、エッジ信号EDGをシフトレジスタ304へ出力する。シフトレジスタ304は、上述したようにエッジ信号EDGを基準クロックCLKに同期してシフトし、そのシフトしたエッジ信号EDGのデジタル値を出力部3041〜3044の各出力端子から出力する。
【0068】この場合、出力部3041の出力端子11Aから出力されるデジタル値は、タイミングA1で検出されたエッジ信号EDGのデジタル値であり、出力端子11Bから出力されるデジタル値は、タイミングB1で検出されたエッジ信号EDGのデジタル値であり、出力端子11Cから出力されるデジタル値は、タイミングC1で検出されたエッジ信号EDGのデジタル値である。また、出力部3042の出力端子12Aから出力されるデジタル値は、タイミングA2で検出されたエッジ信号EDGのデジタル値であり、出力端子12Bから出力されるデジタル値は、タイミングB2で検出されたエッジ信号EDGのデジタル値であり、出力端子12Cから出力されるデジタル値は、タイミングC2で検出されたエッジ信号EDGのデジタル値である。さらに、出力部3043の出力端子13Aから出力されるデジタル値は、タイミングA3で検出されたエッジ信号EDGのデジタル値であり、出力端子13Bから出力されるデジタル値は、タイミングB3で検出されたエッジ信号EDGのデジタル値であり、出力端子13Cから出力されるデジタル値は、タイミングC3で検出されたエッジ信号EDGのデジタル値である。また、さらに、出力部3044の出力端子14Aから出力されるデジタル値は、タイミングA4で検出されたエッジ信号EDGのデジタル値であり、出力端子14Bから出力されるデジタル値は、タイミングB4で検出されたエッジ信号EDGのデジタル値であり、出力端子14Cから出力されるデジタル値は、タイミングC4で検出されたエッジ信号EDGのデジタル値である。
【0069】そして、タイミングA1,A2,A3,A4で検出されたデジタル値は、加算器305へ入力され、タイミングB1,B2,B3,B4で検出されたデジタル値は、加算器306へ入力され、タイミングC1,C2,C3,C4で検出されたデジタル値は、加算器307へ入力される。加算器305〜307は、入力されたデジタル値を加算して加算値を、それぞれ、フリップフロップ308〜310へ出力する。
【0070】この場合、加算器305は、出力端子11A,12A,13A,14Aからそれぞれデジタル値「0」、「0」、「1」、「0」が入力されるので加算値「1」をフリップフロップ308へ出力する。また、加算器306は、出力端子11B,12B,13B,14Bからそれぞれデジタル値「1」、「1」、「0」、「1」が入力されるので加算値「3」をフリップフロップ309へ出力する。さらに、加算器307は、出力端子11C,12C,13C,14Cからそれぞれデジタル値「0」、「0」、「0」、「0」が入力されるので加算値「0」をフリップフロップ310へ出力する。
【0071】そうすると、フリップフロップ308〜310は、それぞれ、パターン検出窓信号LDWがLレベルからHレベルに切換わるタイミングで出力信号ARA「1」、出力信号ARB「3」、および出力信号ARC「0」を最多エッジ判定回路311へ出力する。
【0072】一方、フリップフロップ312は、パターン検出窓信号LDWを基準クロックCLKの1クロック分だけ遅延させたイネーブル信号MRSTを生成し、その生成したイネーブル信号MRSTをフリップフロップ313および最多エッジ判定回路311へ出力する。そして、フリップフロップ313は、イネーブル信号MRSTを基準クロックCLKの1クロック分だけ遅延させたリセット信号RST1を生成し、その生成したリセット信号RST1をフリップフロップ314およびセレクタ317へ出力する。また、フリップフロップ314は、リセット信号RST1を基準クロックCLKの1クロック分だけ遅延させたリセット信号RST2を生成し、その生成したリセット信号RST2をフリップフロップ315およびセレクタ317へ出力する。さらに、フリップフロップ315は、リセット信号RST2を基準クロックCLKの1クロック分だけ遅延させたリセット信号RST3を生成し、その生成したリセット信号RST3をセレクタ317へ出力する。この場合、リセット信号RST1はタイミングAに対応したタイミング信号であり、リセット信号RST2はタイミングBに対応したタイミング信号であり、リセット信号RST3はタイミングCに対応したタイミング信号である。
【0073】最多エッジ判定回路311は、イネーブル信号MRSTがLレベルからHレベルに切換わると出力信号ARA,ARB,ARCの中から最大の加算値を選択し、その選択した加算値が得られた検出タイミングに対応するタイミング信号を選択するための選択信号RSELを生成してフリップフロップ316へ出力する。図7に示す場合、タイミングB(すなわちタイミングB1,B2,B3,B4)で検出した加算値「3」が最大であるので、最多エッジ判定回路311は、タイミングBに対応したタイミング信号RST2を選択するための「10」から成る選択信号RSELを生成する。
【0074】フリップフロップ316は、選択信号RSELを基準クロックCLKの1クロック分だけ遅延してセレクタ317へ出力する。セレクタ317は、フリップフロップ316からの選択信号RSELに基づいてリセット信号RST2を選択してリセット信号RSTをタイミング発生回路108へ出力する。
【0075】このようにパターン検出回路107は、光磁気ディスク101から再生した再生信号DATに含まれる固定パターンである8T信号のエッジを3つのタイミングにおいて複数回(4回)検出し、検出回数が最大の検出タイミング(図7に示す場合はタイミングB)に対応するタイミング信号RSTを8T信号の最終位置を示す信号としてタイミング発生回路108へ出力する。これにより、再生信号のC/Nの低下、または8T信号の欠損により8T信号のエッジが前後にシフトしても最も確からしい8T信号の最終位置を検出できる。
【0076】表1は、最多エッジ判定回路311がフリップフロップ308〜310から入力された出力信号ARA,ARB,ARCに基づいて生成する選択信号RSELを示したものである。最多エッジ判定回路311は、出力信号ARA,ARB,ARCの中から最大の加算値を選択し、その選択した加算値が得られた検出タイミングに対応するタイミング信号を選択するための選択信号RSELを生成する。
【0077】しかし、3つの出力信号ARA,ARB,ARCのうち2つの出力信号が最大の加算値から成るとき、最多エッジ判定回路311は、リセット信号RST0を選択するための「00」から成る選択信号RSELを生成する。これは、最多エッジ判定回路311が複数の最大加算値を得た場合に、その最大加算値に対応する検出タイミングは信頼できないものと判断し、前フレームにおける検出タイミングを引続き採用することを意味する。
【0078】
【表1】

【0079】図7に示すようにヘッダに含まれる[11111111]から成る8T信号11とユーザデータ14との間には、[00000000]から成る8T信号12と、[11],[00],[11],[00],[11],[00],[11],[00]から成る2T信号13とが存在する。つまり、8T信号11とユーザデータ14との間には、24DCBのデータが存在するので、タイミング発生回路108は、パターン検出回路107からリセット信号RSTが入力されると、リセット信号RSTから基準クロックCLKのクロックを24カウントし、ユーザデータ14の開始位置を示すタイミング信号TDEを生成する。そして、タイミング発生回路108は、タイミング信号TDEをアンフォーマット回路113およびデータ復調回路114へ出力する。
【0080】なお、パターン検出回路107からリセット信号RST0から成るリセット信号RSTが入力されたとき、タイミング発生回路108は、前回のタイミング信号TDEをアンフォーマット回路113およびデータ復調回路114へ出力する。
【0081】再び、図5を参照して、光ディスク装置100における光磁気ディスク101からの信号の再生動作について説明する。なお、以下の説明においては、スピンドルモータの駆動、光ピックアップ102に含まれる半導体レーザの駆動、および光ピックアップ102に含まれる対物レンズのトラッキングサーボやフォーカスサーボが完了していることを前提として説明する。
【0082】光ピックアップ102は、レーザ光を光磁気ディスク101に照射し、その反射光を検出することによってアドレス信号RPP、ファインクロックマーク信号TPPおよび再生信号RFを検出し、その検出した再生信号RFをBPF109へ出力し、アドレス信号RPPをアドレス検出回路105へ出力し、ファインクロックマーク信号TPPをPLL回路103へ出力する。
【0083】PLL回路103は、ファインクロックマーク信号TPPに基づいて基準クロックCLKを生成し、その生成した基準クロックCLKを分周回路104、タイミング発生回路106,108、パターン検出回路107、AD変換器110、イコライズ回路111、ビタビ復号器112、アンフォーマット回路113、およびデータ復調回路114へ出力する。そして、分周回路104は、PLL回路103からの基準クロックCLKを532分周して信号FCを生成し、その生成した信号FCをアドレス検出回路105およびタイミング発生回路106へ出力する。
【0084】アドレス検出回路105は、アドレス信号RPPに基づいて、アドレス信号RPPの最終位置を示すアドレス検出信号ADRを信号FCに同期して生成し、その生成したアドレス検出信号ADRをタイミング発生回路106へ出力する。そして、タイミング発生回路106は、アドレス検出信号ADRが入力されると、アドレス検出信号ADRに同期した信号FCを固定遅延量だけ遅延させたタイミングでパターン検出窓信号LDWを生成し、その生成したパターン検出窓信号LDWをパターン検出回路107へ出力する。
【0085】一方、BPF109は、再生信号RFの高域または低域とをカットし、AD変換器110は、基準クロックCLKに同期して再生信号RFをアナログ信号からデジタル信号に変換する。そして、イコライズ回路111は、基準クロックCLKに同期してデジタル変換された再生信号RFにPR(1,1)波形等化を行ない、ビタビ復号器112は、基準クロックCLKに同期して再生信号RFを多値から2値に変換し、その2値に変換された再生信号DATをパターン検出回路107およびアンフォーマット回路113へ出力する。
【0086】そうすると、パターン検出回路107は、パターン検出窓信号LDWおよび2値に変換された再生信号DATに基づいて、上述した方法によってヘッダに含まれる8T信号の最終位置を示すリセット信号RSTを検出し、その検出したリセット信号RSTをタイミング発生回路108へ出力する。そして、タイミング発生回路108は、リセット信号RSTに基づいて基準クロックCLKのクロックを24カウントしてユーザデータの記録開始位置を示すタイミング信号TDEを生成し、その生成したタイミング信号TDEをアンフォーマット回路113およびデータ復調回路114へ出力する。また、タイミング発生回路108は、再生信号DATに含まれるプリライト、ポストライト、およびヘッダを除去するためのタイミング信号を生成してアンフォーマット回路113へ出力する。
【0087】アンフォーマット回路113は、タイミング発生回路108から入力されるタイミング信号TDE等に基づいて再生信号DATからプリライト、ポストライト、およびヘッドを除去してユーザデータを抽出し、その抽出したユーザデータをデータ復調回路114へ出力する。データ復調回路114は、記録時に施した変調を復調するための処理をユーザデータに施して再生データを出力する。
【0088】このようにして光ディスク装置100は、光磁気ディスク101から再生した再生信号DATに含まれる8T信号を高い検出率で検出し、ユーザデータの記録開始位置を正確に検出する。そして、光ディスク装置100は、データを正確に再生する。
【0089】なお、上記においては、再生信号DATに含まれる8T信号の検出回数は4回、検出タイミングの幅は3ビットとして説明したが、本発明においては、これに限らず、検出タイミングの幅は2ビット以上であればよく、検出回数はヘッダに含まれる固定パターンの繰返し回数以内で、かつ、1回以上の回数であれば何回であってもよい。
【0090】実施の形態1によれば、光ディスク装置は、光磁気ディスクから再生された再生信号に含まれる固定パターンの検出タイミングを変化させて固定パターンのエッジを複数回検出し、検出回数が最も多い検出タイミングに対応するタイミング信号を固定パターンの最終位置を示すタイミング信号として検出するパターン検出回路を備えるので、ユーザデータの記録開始位置を正確に検出することができる。その結果、光ディスク装置は、光磁気ディスクからデータを正確に再生できる。
【0091】[実施の形態2]図8を参照して、実施の形態2による光ディスク装置100Aは、光ディスク装置100のパターン検出回路107をパターン検出回路107Aに代えたものであり、その他は光ディスク装置100と同じである。
【0092】図9を参照して、パターン検出回路107Aは、エッジ検出回路301と、シフトレジスタ304と、ゲート回路401〜403と、ANDゲート404〜406と、フリップフロップ407〜409と、ORゲート410とを含む。
【0093】エッジ回路301については、上述したとおりである。シフトレジスタ304は、出力部3041の出力端子11A,11B,11C、出力部3042の出力端子12A,12B,12C、および出力部3043の出力端子13A,13B,13Cからエッジ信号EDGのデジタル値を出力する。すなわち、パターン検出回路107Aにおいては、シフトレジスタ304は、エッジ信号EDGを3つの検出タイミングで3回検出する。
【0094】ゲート回路401は、ANDゲート4010〜4012と、ORゲート4013とから成る。ANDゲート4010は、出力端子12Cからのデジタル値と出力端子13Cからのデジタル値との論理積を演算する。ANDゲート4011は、出力端子11Cからのデジタル値と出力端子13Cからのデジタル値との論理積を演算する。ANDゲート4012は、出力端子11Cからのデジタル値と出力端子12Cからのデジタル値との論理積を演算する。ORゲート4013は、ANDゲート4010〜4012からの出力信号の論理和を演算する。
【0095】ゲート回路402は、ANDゲート4020〜4022と、ORゲート4023とから成る。ANDゲート4020は、出力端子12Bからのデジタル値と出力端子13Bからのデジタル値との論理積を演算する。ANDゲート4021は、出力端子11Bからのデジタル値と出力端子13Bからのデジタル値との論理積を演算する。ANDゲート4022は、出力端子11Bからのデジタル値と出力端子12Bからのデジタル値との論理積を演算する。ORゲート4023は、ANDゲート4020〜4022からの出力信号の論理和を演算する。
【0096】ゲート回路403は、ANDゲート4030〜4032と、ORゲート4033とから成る。ANDゲート4030は、出力端子12Aからのデジタル値と出力端子13Aからのデジタル値との論理積を演算する。ANDゲート4031は、出力端子11Aからのデジタル値と出力端子13Aからのデジタル値との論理積を演算する。ANDゲート4032は、出力端子11Aからのデジタル値と出力端子12Aからのデジタル値との論理積を演算する。ORゲート4033は、ANDゲート4030〜4032からの出力信号の論理和を演算する。
【0097】ゲート回路401は、出力端子11C,12C,13Cから出力された3つのデジタル値のうち、2つ以上のデジタル値が「1」であればHレベルの信号を出力する。また、ゲート回路402は、出力端子11B,12B,13Bから出力された3つのデジタル値のうち、2つ以上のデジタル値が「1」であればHレベルの信号を出力する。さらに、ゲート回路403は、出力端子11A,12A,13Aから出力された3つのデジタル値のうち、2つ以上のデジタル値が「1」であればHレベルの信号を出力する。
【0098】つまり、ゲート回路401〜403は、対応する検出タイミングにおけるエッジの検出回数が2回以上であれば8T信号のエッジを検出したことを示すHレベルの信号を出力する。そして、エッジ信号EDGの検出動作回数は3回であるので、ゲート回路401〜403は、対応する検出タイミングにおいて検出動作回数の過半数以上の検出回数が得られたときHレベルの信号を出力する。これは、ゲート回路401〜403が、検出回数が最も多い検出タイミングを検出することを意味する。
【0099】上述したように、ゲート回路401〜403を構成するANDゲート4010〜4012,4020〜4022,4030〜4032は、3つの出力端子のうちの2つの出力端子から出力されたデジタル値の論理積を演算する。すなわち、ANDゲート4010〜4012,4020〜4022,4030〜4032は、エッジ信号EDGを3つの検出タイミングのうち、2つの検出タイミングで検出されたデジタル値の論理積を演算する。したがって、エッジ信号EDGをn(nは自然数)個の検出タイミングで検出するときは、ANDゲート4010〜4012,4020〜4022,4030〜4032は、n−1個のデジタル値の論理積を演算する。
【0100】ANDゲート404は、パターン検出窓信号LDWとORゲート4013の出力信号との論理積を演算してリセット信号RST3を出力する。ANDゲート405は、パターン検出窓信号LDWとORゲート4023の出力信号との論理積を演算してリセット信号RST2を出力する。ANDゲート406は、パターン検出窓信号LDWとORゲート4033の出力信号との論理積を演算してリセット信号RST1を出力する。
【0101】フリップフロップ407は、リセット信号RST2を基準クロックCLKの1クロック分だけ遅延する。フリップフロップ408は、リセット信号RST3を基準クロックCLKの1クロック分だけ遅延し、フリップフロップ409は、フリップフロップ408の出力信号を基準クロックCLKの1クロック分だけ遅延する。つまり、フリップフロップ408,409は、リセット信号RST3を基準クロックCLKの2クロック分だけ遅延する。そして、ORゲート410は、リセット信号RST1と、リセット信号RST2を基準クロックCLKの1クロック分遅延させた信号と、リセット信号RST3を基準クロックCLKの2クロック分遅延させた信号との論理和を演算してリセット信号RSTを出力する。
【0102】3つの検出タイミングのいずれかにおいて検出動作回数の過半数以上の回数分、エッジが検出されると、ゲート回路401〜403のいずれかが必ずHレベルの信号を出力するので、パターン検出回路107Aは、Hレベルのリセット信号RSTを出力する。3回の検出動作において、3つの検出タイミングの各々がエッジを検出したとき、つまり、1回目は出力端子11Aからデジタル値「1」が出力され、2回目は出力端子12Bからデジタル値「1」が出力され、3回目は出力端子13Cからデジタル値「1」が出力されたとき、ゲート401〜403は、全てLレベルの信号を出力する。したがって、パターン検出回路107Aは、Lレベルのリセット信号RSTを出力する。
【0103】図10を参照して、パターン検出回路107Aにおける8T信号の検出動作について説明する。アドレス検出回路105がアドレス検出信号ADRを生成し、タイミング発生回路106がパターン検出窓信号LDWを生成し、ビタビ復号器112が再生信号DATをパターン検出回路107Aおよびアンフォーマット回路113へ出力するまでの動作は、実施の形態1における説明と同じである。
【0104】エッジ検出回路301は、再生信号DATに含まれる8T信号のエッジを検出し、エッジ信号EDGをシフトレジスタ304へ出力する。そして、シフトレジスタ304は、エッジ信号EDGを基準クロックCLKに同期してシフトし、そのシフトしたエッジ信号EDGのデジタル値を出力部3041の出力端子11A,11B,11C、出力部3042の出力端子12A,12B,12C、および出力部3043の出力端子13A,13B,13Cから出力する。
【0105】この場合、出力部3041の出力端子11Aから出力されるデジタル値は、タイミングA1で検出されたエッジ信号EDGのデジタル値であり、出力端子11Bから出力されるデジタル値は、タイミングB1で検出されたエッジ信号EDGのデジタル値であり、出力端子11Cから出力されるデジタル値は、タイミングC1で検出されたエッジ信号EDGのデジタル値である。また、出力部3042の出力端子12Aから出力されるデジタル値は、タイミングA2で検出されたエッジ信号EDGのデジタル値であり、出力端子12Bから出力されるデジタル値は、タイミングB2で検出されたエッジ信号EDGのデジタル値であり、出力端子12Cから出力されるデジタル値は、タイミングC2で検出されたエッジ信号EDGのデジタル値である。さらに、出力部3043の出力端子13Aから出力されるデジタル値は、タイミングA3で検出されたエッジ信号EDGのデジタル値であり、出力端子13Bから出力されるデジタル値は、タイミングB3で検出されたエッジ信号EDGのデジタル値であり、出力端子13Cから出力されるデジタル値は、タイミングC3で検出されたエッジ信号EDGのデジタル値である。
【0106】そして、タイミングA1,A2,A3で検出されたデジタル値は、ゲート回路403へ入力され、タイミングB1,B2,B3で検出されたデジタル値は、ゲート回路402へ入力され、タイミングC1,C2,C3で検出されたデジタル値は、ゲート回路401へ入力される。ゲート回路401〜403は、入力された3つのデジタル値のうち2以上のデジタル値が「1」であればHレベルの信号を出力し、2以上のデジタル値が「1」でなければLレベルの信号を出力する。
【0107】図10に示す場合、出力端子11A,12A,13Aからデジタル値「0,0,0」が出力され、出力端子11B,12B,13Bからデジタル値「0,1,0」が出力され、出力端子11C,12C,13Cからデジタル値「1,0,1」が出力される。したがって、ゲート回路401がHレベルの信号を出力し、ゲート回路402,403は、Lレベルの信号を出力する。そして、ANDゲート404は、ORゲート4013からの出力信号とパターン検出窓信号との論理積を演算してHレベルのリセット信号RST3を出力する。また、ANDゲート405は、ORゲート4023からの出力信号とパターン検出窓信号との論理積を演算してLレベルのリセット信号RST2を出力する。さらに、ANDゲート406は、ORゲート4033からの出力信号とパターン検出窓信号との論理積を演算してLレベルのリセット信号RST1を出力する。
【0108】リセット信号RST3は、フリップフロップ408,409によって基準クロックCLKの2クロック分遅延されるので、ORゲート410は、リセット信号RST3に基づくHレベルのリセット信号RSTを出力する。このように、図10に示す場合は、タイミングC(タイミングC1,C2,C3)においてエッジが最も多く検出される。
【0109】図11は、タイミングB(B1,B2,B3)においてエッジが最も多く検出される場合の各信号のタイミングチャートである。この場合、出力端子11A,12A,13Aからデジタル値「0,0,0」が出力され、出力端子11B,12B,13Bからデジタル値「1,1,0」が出力され、出力端子11C,12C,13Cからデジタル値「0,0,1」が出力される。したがって、ゲート回路402はHレベルの信号を出力し、ゲート回路401,403は、Lレベルの信号を出力する。そうすると、ANDゲート404は、Lレベルのリセット信号RST3を出力し、ANDゲート405は、HレベルのリセットRST2を出力し、ANDゲート406は、Lレベルのリセット信号RST1を出力する。そして、ORゲート410は、リセット信号RST2に基づくHレベルのリセット信号RSTを出力する。
【0110】図12は、タイミングA(A1,A2,A3)においてエッジが最も多く検出される場合の各信号のタイミングチャートである。この場合、出力端子11A,12A,13Aからデジタル値「1,1,0」が出力され、出力端子11B,12B,13Bからデジタル値「0,0,1」が出力され、出力端子11C,12C,13Cからデジタル値「0,0,0」が出力される。したがって、ゲート回路403はHレベルの信号を出力し、ゲート回路401,402は、Lレベルの信号を出力する。そうすると、ANDゲート404は、Lレベルのリセット信号RST3を出力し、ANDゲート405は、LレベルのリセットRST2を出力し、ANDゲート406は、Hレベルのリセット信号RST1を出力する。そして、ORゲート410は、リセット信号RST1に基づくHレベルのリセット信号RSTを出力する。
【0111】図13は、タイミングA(A1,A2,A3)、タイミングB(B1,B2,B3)、およびタイミングC(C1,C2,C3)のいずれにおいてもエッジが2回以上検出されない場合の各信号のタイミングチャートである。この場合、出力端子11A,12A,13Aからデジタル値「0,0,1」が出力され、出力端子11B,12B,13Bからデジタル値「0,0,0」が出力され、出力端子11C,12C,13Cからデジタル値「0,0,0」が出力される。したがって、ゲート回路401〜403は、Lレベルの信号を出力する。そうすると、ANDゲート404は、Lレベルのリセット信号RST3を出力し、ANDゲート405は、LレベルのリセットRST2を出力し、ANDゲート406は、Lレベルのリセット信号RST1を出力する。そして、ORゲート410は、Lレベルのリセット信号RSTを出力する。
【0112】このようにして、パターン検出回路107Aは、再生信号DATに含まれる8T信号のエッジを検出し、8T信号の最終位置を示すリセット信号RSTをタイミング発生回路108へ出力する。
【0113】タイミング発生回路108は、パターン検出回路107AからHレベルのリセット信号RSTが入力されると、基準クックCLKのクロックを24カウントしてタイミング信号TDEを生成する。また、タイミング発生回路108は、パターン検出回路107AからLレベルのリセット信号RSTが入力されると、保護機能が働いて基準クロックCLKのカウントを中止し、前回のタイミング信号TDEを生成する。
【0114】光ディスク装置100Aにおける光磁気ディスク101からのデータの再生動作は、実施の形態1における説明と同じである。
【0115】なお、上記においては、検出タイミングを3個、検出動作回数を3回としたが、2個以上の検出タイミングであればよい。
【0116】実施の形態2によれば、光ディスク装置は、光磁気ディスクから再生された再生信号に含まれる固定パターンの検出タイミングを変化させて固定パターンのエッジを複数回検出し、検出回数が最も多い検出タイミングに対応するタイミング信号を固定パターンの最終位置を示すタイミング信号として検出するパターン検出回路を備えるので、ユーザデータの記録開始位置を正確に検出することができる。その結果、光ディスク装置は、光磁気ディスクからデータを正確に再生できる。
【0117】また、実施の形態2によるパターン検出回路は、加算器を含まないので、実施の形態1によるパターン検出回路よりも回路規模を小さくできる。
【0118】[実施の形態3]図14を参照して、実施の形態3による光ディスク装置100Bは、光ディスク装置100のタイミング発生回路106をタイミング発生回路106Aに代え、パターン検出回路107をパターン検出回路107Bに代えたものであり、その他は光ディスク装置100と同じである。
【0119】図15を参照して、タイミング発生回路106Aは、分周回路1061と遅延回路1062とを含む。分周回路1061は、基準クロックCLKを1/8分周して信号SGBを生成する。遅延回路1062は、信号SGBを固定遅延量だけ遅延させてパターン検出窓信号LDW−Aを生成する。
【0120】図16を参照して、分周回路1061は、アドレス検出回路105からアドレス検出信号ADRが入力されると、PLL回路103から入力された基準クロックCLKを1/8分周し、相互の間隔が8ビットであり、かつ、幅が1ビットの成分S1〜S4を有する信号SGBを生成する。そして、遅延回路1062は、分周回路104からの信号FCが入力されると、信号FCを基準にしてPLL回路103から入力された基準クロックCLKのクロックをカウントし、カウント値が318になる位置まで信号SGBを遅延させてパターン検出窓信号LDW−Aを生成する。そして、遅延回路1062は、生成したパターン検出窓信号LDW−Aをパターン検出回路107Bへ出力する。遅延回路1062が信号SGBを遅延させる遅延量の決定方法については後述する。
【0121】図17を参照して、パターン検出回路107は、エッジ検出回路301と、最多エッジ判定回路311と、フリップフロップ312〜316,501〜512,516,517と、セレクタ317と、加算器513〜515とを含む。
【0122】エッジ検出回路301、最多エッジ判定回路311、フリップフロップ312〜316、およびセレクタ317については上述したとおりである。
【0123】フリップフロップ516は、パターン検出窓信号LDW−Aを基準クロックCLKの1クロック分だけ遅延させてパターン検出窓信号LDW−Bを出力する。フリップフロップ517は、パターン検出窓信号LDW−Bを基準クロックCLKの1クロック分だけ遅延させてパターン検出窓信号LDW−Cを生成する。
【0124】フリップフロップ501,504,507,510は、パターン検出窓信号LDW−Aをイネーブル信号とするフリップフロップである。そして、フリップフロップ501は、エッジ信号EDGを受けてパターン検出窓信号LDW−AがHレベルになるごとにエッジ信号EDGを加算器513およびフリップフロップ504へ出力する。フリップフロップ504は、フリップフロップ501からの出力信号を受けてパターン検出窓信号LDW−AがHレベルになるごとにエッジ信号EDGを加算器513およびフリップフロップ507へ出力する。フリップフロップ507は、フリップフロップ504からの出力信号を受けてパターン検出窓信号LDW−AがHレベルになるごとにエッジ信号EDGを加算器513およびフリップフロップ510へ出力する。フリップフロップ510は、フリップフロップ507からの出力信号を受けてパターン検出窓信号LDW−AがHレベルになるごとにエッジ信号EDGを加算器513へ出力する。
【0125】フリップフロップ502,505,508,511は、パターン検出窓信号LDW−Bをイネーブル信号とするフリップフロップである。そして、フリップフロップ502は、エッジ信号EDGを受けてパターン検出窓信号LDW−BがHレベルになるごとにエッジ信号EDGを加算器514およびフリップフロップ505へ出力する。フリップフロップ505は、フリップフロップ502からの出力信号を受けてパターン検出窓信号LDW−BがHレベルになるごとにエッジ信号EDGを加算器514およびフリップフロップ508へ出力する。フリップフロップ508は、フリップフロップ505からの出力信号を受けてパターン検出窓信号LDW−BがHレベルになるごとにエッジ信号EDGを加算器514およびフリップフロップ511へ出力する。フリップフロップ511は、フリップフロップ508からの出力信号を受けてパターン検出窓信号LDW−BがHレベルになるごとにエッジ信号EDGを加算器514へ出力する。
【0126】フリップフロップ503,506,509,512は、パターン検出窓信号LDW−Cをイネーブル信号とするフリップフロップである。そして、フリップフロップ503は、エッジ信号EDGを受けてパターン検出窓信号LDW−CがHレベルになるごとにエッジ信号EDGを加算器515およびフリップフロップ506へ出力する。フリップフロップ506は、フリップフロップ503からの出力信号を受けてパターン検出窓信号LDW−CがHレベルになるごとにエッジ信号EDGを加算器515およびフリップフロップ509へ出力する。フリップフロップ509は、フリップフロップ506からの出力信号を受けてパターン検出窓信号LDW−CがHレベルになるごとにエッジ信号EDGを加算器515およびフリップフロップ512へ出力する。フリップフロップ512は、フリップフロップ509からの出力信号を受けてパターン検出窓信号LDW−CがHレベルになるごとにエッジ信号EDGを加算器515へ出力する。
【0127】加算器513は、フリップフロップ501,504,507,510からのデジタル値を加算して出力信号ARAを最多エッジ判定回路311へ出力する。加算器514は、フリップフロップ502,505,508,511からのデジタル値を加算して出力信号ARBを最多エッジ判定回路311へ出力する。加算器515は、フリップフロップ503,506,509,512からのデジタル値を加算して出力信号ARCを最多エッジ判定回路311へ出力する。
【0128】図18を参照して、パターン検出回路107Bにおける8T信号の検出動作について説明する。アドレス検出回路105がアドレス検出信号ADRを生成し、ビタビ復号器112が再生信号DATをパターン検出回路107Bおよびアンフォーマット回路113へ出力するまでの動作は、実施の形態1における説明と同じである。
【0129】タイミング発生回路106Aは、アドレス検出信号ADRが入力されると、上述した方法によってパターン検出窓信号LDW−Aを生成してパターン検出回路107Bへ出力する。
【0130】そうすると、パターン検出回路107Bのフリップフロップ516は、パターン検出窓信号LDW−Aを基準クロックCLKの1クロック分だけ遅延させてパターン検出窓信号LDW−Bを生成する。また、フリップフロップ517は、パターン検出窓信号LDW−Bを基準クロックCLKの1クロック分だけ遅延させてパターン検出窓信号LDW−Cを生成する。
【0131】一方、エッジ検出回路301は、入力された再生信号DATに含まれる8T信号のエッジを検出し、エッジ信号EDGをフリップフロップ501〜503へ出力する。フリップフロップ501,504,507,510は、それぞれ、パターン検出窓信号LDW−AがHレベルになるタイミングA1,A2,A3,A4でエッジ信号EDGのデジタル値を加算器513へ出力する。また、フリップフロップ502,505,508,511は、それぞれ、パターン検出窓信号LDW−BがHレベルになるタイミングB1,B2,B3,B4でエッジ信号EDGのデジタル値を加算器514へ出力する。さらに、フリップフロップ503,506,509,512は、それぞれ、パターン検出窓信号LDW−CがHレベルになるタイミングC1,C2,C3,C4でエッジ信号EDGのデジタル値を加算器515へ出力する。
【0132】図18に示す場合、フリップフロップ501,504,507,510は、デジタル値[0,0,1,0]を加算器513へ出力する。また、フリップフロップ502,505,508,511は、デジタル値[1,1,0,0]を加算器514へ出力する。さらに、フリップフロップ503,506,509,512は、デジタル値[0,0,0,1]を加算器515へ出力する。したがって、加算器513は、「1」から成る出力信号ARAを最多エッジ判定回路311へ出力し、加算器514は、「2」から成る出力信号ARBを最多エッジ判定回路311へ出力し、加算器515は、「0」から成る出力信号ARCを最多エッジ判定回路311へ出力する。
【0133】一方、フリップフロップ312は、パターン検出窓信号LDW−Cを基準クロックCLKの1クロック分だけ遅延させたイネーブル信号MRSTを生成し、その生成したイネーブル信号MRSTをフリップフロップ313および最多エッジ判定回路311へ出力する。そして、フリップフロップ313は、イネーブル信号MRSTを基準クロックCLKの1クロック分だけ遅延させたリセット信号RST1を生成し、その生成したリセット信号RST1をフリップフロップ314およびセレクタ317へ出力する。また、フリップフロップ314は、リセット信号RST1を基準クロックCLKの1クロック分だけ遅延させたリセット信号RST2を生成し、その生成したリセット信号RST2をフリップフロップ315およびセレクタ317へ出力する。さらに、フリップフロップ315は、リセット信号RST2を基準クロックCLKの1クロック分だけ遅延させたリセット信号RST3を生成し、その生成したリセット信号RST3をセレクタ317へ出力する。この場合、リセット信号RST1はタイミングAに対応したタイミング信号であり、リセット信号RST2はタイミングBに対応したタイミング信号であり、リセット信号RST3はタイミングCに対応したタイミング信号である。
【0134】最多エッジ判定回路311は、イネーブル信号MRSTがLレベルからHレベルに切換わると出力信号ARA,ARB,ARCの中から最大の加算値を選択し、その選択した加算値が得られた検出タイミングに対応するタイミング信号を選択するための選択信号RSELを生成してフリップフロップ316へ出力する。図18に示す場合、タイミングB(すなわちタイミングB1,B2,B3,B4)で検出した加算値「2」が最大であるので、最多エッジ判定回路311は、タイミングBに対応したタイミング信号RST2を選択するための「10」から成る選択信号RSELを生成する。
【0135】フリップフロップ316は、選択信号RSELを基準クロックCLKの1クロック分だけ遅延してセレクタ317へ出力する。セレクタ317は、フリップフロップ316からの選択信号RSELに基づいてリセット信号RST2を選択してリセット信号RSTをタイミング発生回路108へ出力する。
【0136】このようにパターン検出回路107Bは、光磁気ディスク101から再生した再生信号DATに含まれる固定パターンである8T信号のエッジを3つのタイミングにおいて複数回(4回)検出し、検出回数が最大の検出タイミング(図18に示す場合はタイミングB)に対応するタイミング信号RSTを8T信号の最終位置を示す信号としてタイミング発生回路108へ出力する。これにより、再生信号のC/Nの低下、または8T信号の欠損により8T信号のエッジが前後にシフトしても最も確からしい8T信号の最終位置を検出できる。
【0137】なお、タイミング発生回路106Aの遅延回路1062が信号SGBを318クロック遅延させるのは、次の理由による。図17に示すように、パターン検出回路107Bのフリップフロップ516,517は、それぞれ、パターン検出窓信号LDW−B,LDW−Cを生成する。そして、パターン検出窓信号LDW−A,LDW−B,LDW−Cは、連続した位相を有し、パターン検出窓信号LDW−Cは、位相が最も遅れている。また、上述したように、セグメント1の開始位置からヘッダに含まれる8T信号の最終位置までは320DCBであり、パターン検出を8T信号の最終位置と推定される位置および該位置の前後1ビットで行なうためにパターン検出窓信号LDW−Bがこの8T信号の最終位置と推定される位置に来るようにパターン検出窓信号LDW−Aの遅延量を決定する必要がある。パターン検出窓信号LDW−Aは、パターン検出窓信号LDW−Bに対応して基準クロックCLKの1クロック分、位相が進んでいるので、遅延回路1062は、318クロック分、信号SGBを遅延させてパターン検出窓信号LDW−Aを生成する。
【0138】光ディスク装置100Bにおける光磁気ディスク101からのデータの再生動作は、実施の形態1における再生動作と同じである。
【0139】なお、上記においては、再生信号DATに含まれる8T信号の検出回数は4回、検出タイミングの幅は3ビットとして説明したが、本発明においては、これに限らず、検出タイミングの幅は2ビット以上であればよく、検出回数はヘッダに含まれる固定パターンの繰返し回数以内で、かつ、1回以上の回数であれば何回であってもよい。
【0140】実施の形態3によれば、光ディスク装置は、光磁気ディスクから再生された再生信号に含まれる固定パターンの検出タイミングを変化させて固定パターンのエッジを複数回検出し、検出回数が最も多い検出タイミングに対応するタイミング信号を固定パターンの最終位置を示すタイミング信号として検出するパターン検出回路を備えるので、ユーザデータの記録開始位置を正確に検出することができる。その結果、光ディスク装置は、光磁気ディスクからデータを正確に再生できる。
【0141】また、実施の形態3によるパターン検出回路は、シフトレジスタが使用されていないので、回路規模をコンパクトにできる。
【0142】実施の形態1〜実施の形態3においては、光磁気ディスクからのデータの再生を例にして説明したが、本発明は、光磁気ディスクからの信号の再生に限らず、ユーザデータの前に固定パターンまたは固有パターンを含むようにフォーマットされたデータを記録した光ディスクからの再生について適用可能である。
【0143】今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013