米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> セイコーエプソン株式会社

発明の名称 不揮発性メモリ及びそのデータ書込み方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2003−7073(P2003−7073A)
公開日 平成15年1月10日(2003.1.10)
出願番号 特願2001−188168(P2001−188168)
出願日 平成13年6月21日(2001.6.21)
代理人 【識別番号】100095728
【弁理士】
【氏名又は名称】上柳 雅誉 (外1名)
【テーマコード(参考)】
5B025
【Fターム(参考)】
5B025 AD01 AD04 AD10 AD15 AE05 
発明者 二見 智子
要約 課題
電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む際に、データの書込みに要する時間を短縮する。

解決手段
複数のメモリセル2と、パルス幅の異なる複数種類のクロックパルスが供給され、所定のパルス幅よりも長いパルス幅を有するクロックパルスが供給された場合にメモリセル2にデータを書き込むために十分な電圧を発生する昇圧回路8と、クロックパルスをカウントすることによりいずれかのメモリセル2を指定するために用いられるアドレス信号を生成するアドレスカウンタ9と、全てのメモリセル2を選択するための機能とアドレスカウンタ9が生成したアドレス信号によって指定されるメモリセル2のみを選択するための機能とを有する行及び列セレクタ回路4、5とを具備する。
特許請求の範囲
【請求項1】 電気的にデータの書換えが可能な不揮発性メモリであって、複数のメモリセルと、パルス幅の異なる複数種類のクロックパルスが供給される昇圧手段であって、所定のパルス幅よりも長いパルス幅を有するクロックパルスが供給された場合に、少なくとも1つのメモリセルにデータを書き込むために十分な電圧を発生する昇圧手段と、クロックパルスをカウントすることにより、いずれかのメモリセルを指定するために用いられるアドレス信号を生成するカウント手段と、全てのメモリセルを選択するための機能と、前記カウント手段が生成したアドレス信号によって指定されるメモリセルのみを選択するための機能とを有するメモリセル選択手段と、を具備する不揮発性メモリ。
【請求項2】 前記複数種類のクロックパルスが、全てのメモリセルにデータを書き込むために前記所定のパルス幅よりも長いパルス幅を有するように供給される第1のクロックパルスと、前記カウント手段が生成したアドレス信号によって指定されるメモリセルのみにデータを書き込むために前記所定のパルス幅よりも長いパルス幅を有するように供給される第2のクロックパルスと、いずれのメモリセルにもデータを書き込まないために前記所定のパルス幅よりも短いパルス幅を有するように供給される第3のクロックパルスとを含むことを特徴とする請求項1記載の不揮発性メモリ。
【請求項3】 前記カウント手段が、前記第2のクロックパルスと前記第3のクロックパルスのみをカウントすることを特徴とする請求項2記載の不揮発性メモリ。
【請求項4】 電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む方法であって、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生するステップ(a)と、ステップ(a)において発生されたクロックパルスに基づいて十分な書込み電圧を発生し、前記不揮発性メモリに含まれる全てのメモリセルに2種類のデータの内の一方を書き込むステップ(b)と、いずれかのメモリセルに2種類のデータの内の他方を書き込むべき場合には、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生し、そうでない場合には、所定のパルス幅よりも短いパルス幅を有するクロックパルスを発生するステップ(c)と、ステップ(c)において発生されたクロックパルスに基づいて、メモリセルを指定するために用いられるアドレス信号を生成するステップ(d)と、ステップ(c)において所定のパルス幅よりも長いパルス幅を有するクロックパルスが発生された場合に、十分な書込み電圧を発生し、前記アドレス信号によって指定されるメモリセルにデータを書き込むステップ(e)と、を具備するデータ書込み方法。
【請求項5】 ステップ(b)が、全てのメモリセルに2種類のデータの内の多い方のデータを書き込むことを特徴とする請求項4記載のデータ書込み方法。
【請求項6】 電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む方法であって、いずれかのメモリセルにデータを書き込むべき場合には、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生し、そうでない場合には、所定のパルス幅よりも短いパルス幅を有するクロックパルスを発生するステップ(a)と、ステップ(a)において発生されたクロックパルスに基づいて、メモリセルを指定するために用いられるアドレス信号を生成するステップ(b)と、ステップ(a)において所定のパルス幅よりも長いパルス幅を有するクロックパルスが発生された場合に、十分な書込み電圧を発生し、前記アドレス信号によって指定されるメモリセルにデータを書き込むステップ(c)と、を具備するデータ書込み方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、EEPROM(electrically erasable and programmable read only memory)のように、電気的にデータの書換えが可能な不揮発性メモリに関する。さらに、本発明は、そのような不揮発性メモリにデータを書き込む方法に関する。
【0002】
【従来の技術】EEPROMは、供給された電圧をデータの書込みに必要な書込み電圧に昇圧するための昇圧回路を有する。そのような不揮発性メモリにおいて、従来は、図9に示すように、一定のパルス幅Tを有するクロックパルスを昇圧回路に入力して昇圧回路を動作させることにより、全てのメモリセルに対してアドレス順にデータを書き込んでいた。
【0003】しかしながら、EEPROMのメモリセルにデータを書き込むためには、15〜16Vの書込み電圧が必要であり、図10に示すように、昇圧回路の出力電圧がその値に達するためには、通常、数100μ秒の時間がかかる。このため、図9に示すようにデータの書込みを行うためには、クロックパルスのパルス幅Tを数m秒に設定する必要がある。従って、全てのメモリセルにデータを書き込むために、膨大な時間を必要としていた。
【0004】また、日本国特許出願公開(特開)平6−215590号公報には、4本のワードラインと4本のデジットラインに対応して複数のメモリセルを含むメモリセル群と、4個のAND回路を含むワードライン選択回路と、4個のAND回路及び4個のMOSトランジスタを含むデジットライン選択回路と、EXOR回路により形成される期待値照合回路と、書込み回路と、それぞれ4個のNAND回路を含む複数ワードライン選択回路及び複数デジットライン選択回路とを備えて構成されるフラッシュ消去型不揮発性メモリが開示されている。このフラッシュ消去型不揮発性メモリによれば、全メモリセル消去時における消去前書込み時間及び期待値照合時間を短縮することが可能となる。しかしながら、全メモリセル消去以外のデータ書換えにおいても、書込み時間をさらに短縮することが望まれている。
【0005】
【発明が解決しようとする課題】そこで、上記事情に鑑み、本発明は、電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む際に、データの書込みに要する時間を短縮することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため、本発明に係る不揮発性メモリは、電気的にデータの書換えが可能な不揮発性メモリであって、複数のメモリセルと、パルス幅の異なる複数種類のクロックパルスが供給される昇圧手段であって所定のパルス幅よりも長いパルス幅を有するクロックパルスが供給された場合に少なくとも1つのメモリセルにデータを書き込むために十分な電圧を発生する昇圧手段と、クロックパルスをカウントすることによりいずれかのメモリセルを指定するために用いられるアドレス信号を生成するカウント手段と、全てのメモリセルを選択するための機能とカウント手段が生成したアドレス信号によって指定されるメモリセルのみを選択するための機能とを有するメモリセル選択手段とを具備する。
【0007】ここで、複数種類のクロックパルスが、全てのメモリセルにデータを書き込むために所定のパルス幅よりも長いパルス幅を有するように供給される第1のクロックパルスと、カウント手段が生成したアドレス信号によって指定されるメモリセルのみにデータを書き込むために所定のパルス幅よりも長いパルス幅を有するように供給される第2のクロックパルスと、いずれのメモリセルにもデータを書き込まないために所定のパルス幅よりも短いパルス幅を有するように供給される第3のクロックパルスとを含むようにしても良い。この場合には、カウント手段が、第2のクロックパルスと第3のクロックパルスのみをカウントすることが望ましい。
【0008】また、本発明の第1の観点に係るデータの書込み方法は、電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む方法であって、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生するステップ(a)と、ステップ(a)において発生されたクロックパルスに基づいて十分な書込み電圧を発生し、不揮発性メモリに含まれる全てのメモリセルに2種類のデータの内の一方を書き込むステップ(b)と、いずれかのメモリセルに2種類のデータの内の他方を書き込むべき場合には、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生し、そうでない場合には、所定のパルス幅よりも短いパルス幅を有するクロックパルスを発生するステップ(c)と、ステップ(c)において発生されたクロックパルスに基づいて、メモリセルを指定するために用いられるアドレス信号を生成するステップ(d)と、ステップ(c)において所定のパルス幅よりも長いパルス幅を有するクロックパルスが発生された場合に、十分な書込み電圧を発生し、アドレス信号によって指定されるメモリセルにデータを書き込むステップ(e)とを具備する。
【0009】ここで、ステップ(b)が、全てのメモリセルに2種類のデータの内の多い方のデータを書き込むことが望ましい。
【0010】さらに、本発明の第2の観点に係るデータの書込み方法は、電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む方法であって、いずれかのメモリセルにデータを書き込むべき場合には、所定のパルス幅よりも長いパルス幅を有するクロックパルスを発生し、そうでない場合には、所定のパルス幅よりも短いパルス幅を有するクロックパルスを発生するステップ(a)と、ステップ(a)において発生されたクロックパルスに基づいて、メモリセルを指定するために用いられるアドレス信号を生成するステップ(b)と、ステップ(a)において所定のパルス幅よりも長いパルス幅を有するクロックパルスが発生された場合に、十分な書込み電圧を発生し、アドレス信号によって指定されるメモリセルにデータを書き込むステップ(c)とを具備する。
【0011】本発明によれば、供給された複数のデータ「1」及びデータ「0」の内の多い方のデータを全てのメモリセルに一括して書き込んだ後、一部のメモリセルのみに少ない方のデータを書き込むようにすることができる。その際、一括書込みされたメモリセルについては、短いパルス幅を有するクロックパルスを用いて、速やかにアドレスをカウントアップさせる。あるいは、本発明によれば、書き換えるデータが少ない場合に、書込みを行わないメモリセルについては、短いパルス幅を有するクロックパルスを用いて、速やかにアドレスをカウントアップさせる。従って、これらのメモリセルにデータを書き込むのに要する時間を大幅に短縮することが可能である。
【0012】
【発明の実施の形態】以下、図面を参照しながら、本発明の実施の形態について説明する。図1に、本発明の一実施形態に係る不揮発性メモリの全体構成を示す。本発明は、EEPROMのように電気的にデータの書換えが可能な不揮発性メモリを対象としている。
【0013】図1に示すように、不揮発性メモリ1は、1ビットの記憶容量を有するメモリセル2を2次元マトリクス状に複数並べて構成されるメモリセルアレイ3を有している。メモリセルアレイ3の図中左側には、行セレクタ回路4が配置されており、メモリセルアレイ3の図中上側には、列セレクタ回路5が配置されている。行セレクタ回路4は、アドレスカウンタ9の出力信号に基づいて、メモリセルアレイ3に接続された複数のワードラインW0、W1、…の中から、指定されたメモリセルに接続されているワードラインを選択する。なお、CPU(Central Processing Unit)11の制御により、行セレクタ回路4が、全てのワードラインW0、W1、…を選択するようにしても良い。一方、列セレクタ回路5は、アドレスカウンタ9の出力信号に基づいて、メモリセルアレイ3に接続された複数のビットラインB0、B1、…又はZB0、ZB1、…の中から、指定されたメモリセルに接続されているビットラインを選択する。なお、CPU11の制御により、列セレクタ回路5が、全てのビットラインB0、B1、…又は全てのビットラインZB0、ZB1、…を選択するようにしても良い。
【0014】各メモリセルは、データの書込み又は読出しにおいて、行セレクタ回路4が選択したワードラインと、列セレクタ回路5が選択したビットラインとの組み合わせにより特定される。例えば、図中左から1列目、図中上から1行目のメモリセルにデータ「1」を書き込む場合には、ワードラインW0とビットラインB0とが選択され、また、そのメモリセルにデータ「0」を書き込む場合には、ワードラインW0とビットラインZB0とが選択される。他のメモリセルについても同様である。
【0015】メモリセルアレイ3の図中下側には、センスアンプ6が配置されている。センスアンプ6は、行セレクタ回路4により1本のワードラインが選択され、列セレクタ回路5により1本のビットラインが選択されると、そのワードライン及びビットラインに接続されたメモリセルからデータを読み出して増幅する。センスアンプ6によって読み出されたデータは、ライト/リード選択回路7に出力される。ライト/リード選択回路7は、CPUから供給される制御信号W/Rに従って、データの書込み及び読出しの切換えを行う。
【0016】さらに、不揮発性メモリ1は、供給された電圧を、メモリセル2にデータを書き込むために必要な書込み電圧に昇圧するための昇圧回路8を有している。昇圧回路8は、クロック信号発生回路10からのクロックパルスの立ち上がりに同期して動作を開始する。クロック信号発生回路10は、パルス幅の異なる少なくとも3種類のクロックパルスを出力可能であり、CPU11の制御の下で、出力するクロックパルスのパルス幅を設定する。本実施形態においては、全てのメモリセルにデータ「1」又は「0」を一括して書き込む場合には、クロックパルスのパルス幅をT0(望ましくは3m秒以上、例えば5m秒)に設定する。また、1個のメモリセルにデータ「1」又は「0」を書き込む場合には、クロックパルスのパルス幅をT1(望ましくは1m秒以上、例えば2m秒)に設定する。一方、メモリセルにデータの書込みを行わない場合には、クロックパルスのパルス幅をT2(望ましくは2μ秒以上100μ秒以下、例えば5μ秒)に設定する。
【0017】図10に示すように、昇圧回路の立ち上がりは緩やかであるため、その出力電圧が、不揮発性メモリのメモリセルにデータを書き込むために必要な書込み電圧(15〜16V)に達するには、通常、数100μ秒(例えば、500μ秒)の時間がかかる。例えば、図1に示す昇圧回路8にT0又はT1のパルス幅を有するクロックパルスを入力した場合には、昇圧回路8の出力電圧がこのクロックパルスの入力期間中に書込み電圧に達するので、データ「1」又は「0」をメモリセルに書き込むことができる。一方、昇圧回路8にT2のパルス幅を有するクロックパルスを入力した場合には、昇圧回路8の出力電圧がこのクロックパルスの入力期間中に書込み電圧に達しないので、データ「1」及び「0」のいずれであっても、メモリセルに書き込むことはできない。
【0018】クロック信号発生回路10が発生したクロックパルスは、不揮発性メモリ1のアドレスカウンタ9にも入力される。アドレスカウンタ9は、データの書込み又は読出しを行う場合において、クロックパルスをカウントすることによりメモリセルのアドレスを決定する。アドレスカウンタ9は、CPU11の制御により、T0のパルス幅を有するクロックパルスが入力された場合にはカウントを開始しない。一方、T1又はT2のパルス幅を有するクロックパルスが入力された場合には、アドレスカウンタ9のカウント値がインクリメントされる。なお、アドレスカウンタのカウント値がインクリメントされるためには、例えば、2μ秒のインクリメント時間がかかる。このため、T2の値をこのインクリメント時間の長さよりも長く設定することが望ましい。
【0019】次に、本実施形態に係る不揮発性メモリの全てのメモリセルにデータを書き込む方法について、図2〜図4を参照しながら説明する。図2は、不揮発性メモリの各メモリセルに書き込まれるデータのビットマップの一例を示す図である。
【0020】図2に示すようなビットマップに従って不揮発性メモリの各メモリセルにデータを書き込む場合に、従来は、図9に示すように、データの書込みに必要な期間のパルス幅を有するクロックパルスを一定の間隔で昇圧回路に入力して昇圧回路を動作させることにより、全てのメモリセルに対してアドレス順にデータを書き込んでいた。このため、全てのメモリセルにデータを書き込むのに、膨大な時間を必要としていた。しかしながら、本実施形態においては、図3に示すようなタイミングでデータの書込みを行うことにより、データを書き込むのに要する時間を大幅に短縮している。
【0021】本実施形態においては、図3に示すように、先ず、T0のパルス幅を有するクロックパルスを昇圧回路8に入力することにより、全てのメモリセルに一括してデータ「0」を書き込む。
【0022】次に、T1のパルス幅を有するクロックパルスを昇圧回路8に入力することにより、アドレス「0」のメモリセルにデータ「1」を書き込む。なお、メモリセルアレイの第1行において、アドレスの番号は、メモリセルアレイの列番号と等しくなっている。
【0023】さらに、T2のパルス幅を有するクロックパルスを昇圧回路8に入力するが、パルス幅が十分に短いために、アドレス「1」のメモリセルにはデータが書込まれない。以下、残りのメモリセルに対しても、それぞれ対応するプロセスをアドレス順に行う。
【0024】ここで、本実施形態に係る不揮発性メモリの全てのメモリセルにデータを書き込むプロセスの詳細について、図4を参照しながら説明する。図4に示すように、CPUの制御の下、先ずステップS1において、全てのメモリセルを選択し、ステップS2において、T0のパルス幅を有するクロックパルスをクロック信号発生回路10から発生させて昇圧回路8に入力する。これにより、昇圧回路8の出力電圧が書込み電圧(=15〜16V)に達し、データ「0」が全てのメモリセルに書き込まれる。さらに、ステップS3において、アドレスカウンタ9のカウント値Nをリセットする。
【0025】次に、ステップS4において、アドレス「0」のメモリセルにデータ「1」を書き込むか否かを判断する。そして、このメモリセルにデータ「1」を書き込むと判断した場合には、ステップS5に移行する。一方、このメモリセルにデータ「1」を書き込まないと判断した場合には、ステップS7に移行する。
【0026】ステップS5においては、クロック信号発生回路10が発生するクロックパルスのパルス幅をT1に設定して、T1のパルス幅を有するクロックパルスを昇圧回路8に入力する。これにより、ステップS6において、昇圧回路8の出力電圧が書込み電圧に達し、データ「1」がアドレス「0」のメモリセルに書き込まれる。一方、ステップS7においては、クロック信号発生回路10が発生するクロックパルスのパルス幅をT2に設定して、T2のパルス幅を有するクロックパルスを昇圧回路8に入力する。しかしながら、昇圧回路8の出力電圧が書込み電圧に達せず、アドレス「0」のメモリセルに書き込まれているデータが維持される。
【0027】次に、ステップS8において、アドレスカウンタ9のカウント値Nがメモリセルの総数N0よりも小さいか否かを判断する。そして、アドレスカウンタ9のカウント値NがN0よりも小さいと判断した場合には、ステップS9に移行する。一方、アドレスカウンタ9のカウント値NがN0に等しいと判断した場合には、データの書込みを終了する。
【0028】ステップS9においては、T1又はT2のパルス幅を有するクロックパルスの入力により、アドレスカウンタ9のカウント値Nをインクリメントする。これにより、アドレスカウンタ9において、次のメモリセルのアドレスが指定される。その後、ステップS4に戻る。
【0029】本実施形態においては、このように、全てのメモリセルにデータ「0」を一括して書き込んだ後、一部のメモリセルのみにデータ「1」を書き込む。このため、データ「1」を書き込まないメモリセルについては、アドレスカウンタ9を速やかにカウントアップさせることができる。あるいは、前述したプロセスを一部変更することにより、全てのメモリセルにデータ「1」を一括して書き込んだ後で、一部のメモリセルのみにデータ「0」を書き込むことも可能である。さらに、CPU等において、不揮発性メモリに供給される全データの内でデータ「1」が多いかデータ「0」が多いかを判断することにより、一括書込みを行うデータが「1」であるか「0」であるかを決定することも可能である。その結果、メモリセルにデータを書き込むために要する時間を大幅に短縮することができる。
【0030】次に、本実施形態に係る不揮発性メモリにおいて、特定のメモリセルのみにデータを書き込む方法について、図5〜図7を参照しながら説明する。図5は、不揮発性メモリの特定のメモリセルに書き込まれるデータのビットマップの一例を示す図である。図5において、記号「*」は、その記号の記されているアドレスのメモリセルにおいてデータの書込みを行わないことを表している。
【0031】図5に示すようなビットマップに従って、不揮発性メモリの特定のメモリセルにデータを書き込む場合に、従来は、図9に示すように、一定のパルス幅を有するクロックパルスを一定の間隔で昇圧回路に入力して昇圧回路を動作させることにより、全てのメモリセルに対してアドレス順にデータを書き込んでいた。このため、特定のメモリセルにデータを書き込むのに、膨大な時間を必要としていた。しかしながら、本実施形態においては、図6に示すように、特定のメモリセルに対してのみデータの書込みを行うことにより、データを書き込むのに要する時間を大幅に短縮している。
【0032】即ち、本実施形態においては、図6に示すように、T1(望ましくは1m秒以上3m秒未満、例えば2m秒)のパルス幅を有するクロックパルスを昇圧回路8に入力することにより、アドレス「0」のメモリセルにデータ「1」を書き込む。なお、メモリセルアレイの第1行において、アドレスの番号は、メモリセルアレイの列番号と等しくなっている。
【0033】次に、T2(望ましくは2μ秒以上100μ秒以下、例えば5μ秒)のパルス幅を有するクロックパルスを昇圧回路8に入力するが、パルス幅が十分に短いために、アドレス「1」のメモリセルにはデータを書き込まない。以下、残りのメモリセルに対しても、それぞれ対応するプロセスをアドレス順に行う。
【0034】ここで、本実施形態に係る不揮発性メモリの特定のメモリセルにデータを書き込むプロセスの詳細について、図7を参照しながら説明する。図7に示すように、CPUの制御の下、先ず、ステップS11において、アドレスカウンタ9のカウント値Nをリセットする。次に、ステップS12において、アドレス「0」のメモリセルにデータ「1」を書き込むか否かを判断する。そして、このメモリセルにデータ「1」を書き込むと判断した場合には、ステップS13に移行する。一方、このメモリセルにデータ「1」を書き込まないと判断した場合には、ステップS15に移行する。
【0035】ステップS13においては、クロック信号発生回路10が発生するクロックパルスのパルス幅をT1に設定して、T1のパルス幅を有するクロックパルスを昇圧回路8に入力する。これにより、ステップS14において、昇圧回路8の出力電圧が書込み電圧に達し、データ「1」がアドレス「0」のメモリセルに書き込まれる。一方、ステップS15においては、クロック信号発生回路10が発生するクロックパルスのパルス幅をT2に設定して、T2のパルス幅を有するクロックパルスを昇圧回路8に入力する。しかしながら、昇圧回路8の出力電圧が書込み電圧に達せず、アドレス「0」のメモリセルに書き込まれているデータが維持される。
【0036】次に、ステップS16において、アドレスカウンタ9のカウント値Nがメモリセルの総数N0よりも小さいか否かを判断する。そして、アドレスカウンタ9のカウント値NがN0よりも小さいと判断した場合には、ステップS17に移行する。一方、アドレスカウンタ9のカウント値NがN0に等しいと判断した場合には、データの書込みを終了する。
【0037】ステップS17においては、T1又はT2のパルス幅を有するクロックパルスの入力により、アドレスカウンタ9のカウント値Nをインクリメントする。これにより、アドレスカウンタ9において、次のメモリセルのアドレスが設定される。その後、ステップS12に戻る。
【0038】本実施形態においては、このように、特定のメモリセルのみにデータ「1」を書き込むため、データ「1」が書き込まれないメモリセルについては、アドレスカウンタ9を速やかにカウントアップさせることができる。あるいは、前述したプロセスを一部変更することにより、特定のメモリセルのみにデータ「0」を書き込むことも可能である。従って、特定のメモリセルにデータを書き込むのに要する時間を大幅に短縮することができる。
【0039】なお、これまで説明してきた実施形態において、例えば、図8に示すように定めたアドレスを各メモリセル毎に与えることも可能であり、このアドレス順に従って前述したプロセスを行うことによっても同様の効果を奏することができる。
【0040】
【発明の効果】以上説明したように、本発明によれば、電気的にデータの書換えが可能な不揮発性メモリにデータを書き込む際に、データの書込みに要する時間を大幅に短縮することが可能である。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013