米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 船井電機株式会社

発明の名称 RCC方式スイッチング電源
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−258253(P2001−258253A)
公開日 平成13年9月21日(2001.9.21)
出願番号 特願2000−64291(P2000−64291)
出願日 平成12年3月9日(2000.3.9)
代理人
発明者 宮本 一
要約 目的


構成
特許請求の範囲
【請求項1】 一次コイルに流れる電流をスイッチングするFETのゲートには、コンデンサを介して補助コイルの端子が接続されると共に前記ゲートの電圧の上昇を抑制するツェナーダイオードが接続され、コレクタが前記FETのゲートに接続された制御トランジスタのベースには、二次側出力の電圧誤差を帰還するフォトトランジスタのエミッタが接続されたRCC方式スイッチング電源において、前記補助コイルの端子と前記フォトトランジスタのコレクタとの間に接続され、直列に接続された第1の抵抗と第1のダイオードとからなる直列回路と、前記FETのゲートと前記フォトトランジスタのコレクタとの間に接続された第2の抵抗とを備えたことを特徴とするRCC方式スイッチング電源。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、一次コイルに流れる電流をスイッチングするFETのゲートに、コンデンサを介して補助コイルの端子を接続すると共にゲートの電圧の上昇を抑制するツェナーダイオードを接続したRCC方式スイッチング電源に関するものである。
【0002】
【従来の技術】簡単な回路構成によって安定化された直流出力を得ることが可能なRCC方式スイッチング電源のスイッチング素子に、FETを用いた従来技術が、特開平2−211058号として提案されている。しかし、この技術は、電圧検出端子を有するシャントレギュレータを2つ使用する必要があるため、素子価格の上昇を招くという問題を生じている。また、制御トランジスタのベースには、増幅用のトランジスタを設けた構成としているため、回路構成が複雑になるという問題を生じている。
【0003】図4は、上記した問題を解決するために提案されたRCC方式スイッチング電源を示している。すなわち、二次側出力の電圧誤差を帰還するフォトトランジスタQ2の出力を、直接に、制御トランジスタQ1のベースに導く構成としている。また、補助コイルL3の端子31を、抵抗R3とコンデンサC1とを介して、FET4のゲートに導いている。また、補助コイルL3の端子31を、コンデンサC11とダイオードD12と抵抗R11とを介して、フォトトランジスタQ2のコレクタに導いている。また、コンデンサC11とダイオードD12との接続点Kには、アノードが一次側接地レベルに接続されたダイオードD11のカソードを接続している。また、FET4がショートしたとき、ゲートから漏れだす高圧によって制御トランジスタQ1が破壊されることを防止するため、ゲートと一次側接地レベルとの間には、ツェナーダイオードD3が接続されている。
【0004】上記構成における従来技術の動作は、以下に示すようになる。すなわち、補助コイルL3には、FET4がオフとなる場合、端子31にマイナスレベルの電圧が発生する。従って、FET4がオフとなる場合、ツェナーダイオードD3のアノード側からカソード側に流れる電流によって、コンデンサC1には、接続点Fの側がプラスとなる電荷が蓄積される。このため、FET4がオン状態に移行したときには、端子31に発生する電圧に、コンデンサC1の端子間電圧が加算された電圧が、FET4のゲートに印加される。従って、プラスレベルPの電圧が低下し、FET4がオンとなるとき、補助コイルL3に発生する電圧が、例えば、1V、等の低い電圧となるときにも、FET4のゲートには、数V程度の電圧が印加され、FET4はオンとなる。
【0005】一方、コンデンサC11には、FET4がオフとなる場合、ダイオードD11に流れる電流によって、接続点Kの側がプラスとなる電荷が蓄積される。このため、FET4がオン状態に移行したときには、端子31に発生する電圧に、コンデンサC11の端子間電圧を加算した電圧が、抵抗R11を介して、フォトトランジスタQ2のコレクタに印加される。従って、プラスレベルPの電圧が低下し、FET4がオンとなるとき、補助コイルL3に発生する電圧が、例えば、1V、等の低い電圧となるときにも、フォトトランジスタQ2のコレクタには、数V程度の電圧が印加される。従って、フォトトランジスタQ2は、二次側出力の電圧誤差に対応した電流をエミッタから出力することが可能な状態に維持される。このため、プラスレベルPの電圧が低下するときにも、二次側出力の電圧は所定値に安定化されることになる。
【0006】
【発明が解決しようとする課題】しかしながら上記構成を用いた場合では、以下に示す問題を生じていた。すなわち、コンデンサC11は、比較的容量の大きい素子となる。また、コンデンサC11,C12は、ダイオードD11,D12や抵抗R11と比較したときには、素子価格が高価となっている。また、この傾向は、容量が比較的大きいコンデンサC11については、特に顕著となる。
【0007】一方、素子価格を低減するため、コンデンサC11とダイオードD11とを省略し、ダイオードD12のアノードを、直接に端子31に接続する構成とする場合では、FET4がオンとなる場合、端子31に発生する電圧のみが、フォトトランジスタQ2のコレクタに印加されるに過ぎない。従って、プラスレベルPの電圧が低下し、FET4がオンとなるとき、端子31に発生する電圧が1V程度に低下した場合には、フォトトランジスタQ2は、二次側出力の電圧誤差に対応した電流をエミッタから出力することができなくなる。つまり、電圧誤差が一次側に帰還されなくなる。このため、プラスレベルPの電圧が低下したときには、二次側出力の電圧が上昇するという問題が生じていた。
【0008】本発明は上記課題を解決するため創案されたものであって、その目的は、コンデンサを含まない少数の素子からなる電流経路を設けることによって、一次側直流源の電圧が低下したときにも、フォトトランジスタのコレクタの電圧を、二次側出力の電圧誤差の帰還が可能な電圧に維持することにより、一次側直流源の電圧の低下時の二次側出力の電圧上昇を招くことなく、素子価格を低減することのできるRCC方式スイッチング電源を提供することにある。
【0009】
【課題を解決するための手段】上記課題を解決するため本発明に係るRCC方式スイッチング電源は、一次コイルに流れる電流をスイッチングするFETのゲートには、コンデンサを介して補助コイルの端子が接続されると共に前記ゲートの電圧の上昇を抑制するツェナーダイオードが接続され、コレクタが前記FETのゲートに接続された制御トランジスタのベースには、二次側出力の電圧誤差を帰還するフォトトランジスタのエミッタが接続されたRCC方式スイッチング電源に適用しており、前記補助コイルの端子と前記フォトトランジスタのコレクタとの間に接続され、直列に接続された第1の抵抗と第1のダイオードとからなる直列回路と、前記FETのゲートと前記フォトトランジスタのコレクタとの間に接続された第2の抵抗とを備えた構成としている。
【0010】すなわち、フォトトランジスタのコレクタに電圧を印加するための電流経路は、2つの抵抗と1つのダイオードとにより構成されていて、コンデンサが含まれていない。また、第2の抵抗を介してフォトトランジスタのコレクタに印加される電圧(FETのゲート電圧)は、一次側直流源の電圧が低下するときにも、フォトトランジスタが、電圧誤差に対応した電流を制御トランジスタに出力することが可能な電圧となる。従って、一次側直流源の電圧が低下するときにも、フォトトランジスタは、電圧誤差に対応した電流を制御トランジスタに出力するので、二次側出力の電圧は所定値に安定化される。
【0011】
【発明の実施の形態】以下に本発明の実施例の形態を、図面を参照しつつ説明する。図1は、本発明に係るRCC方式スイッチング電源の一実施形態の電気的接続を示す回路図であり、図4に示す構成と同一となる素子には、図4における符号と同一符号を付与している。
【0012】トランス3に巻回された一次コイルL1の一方の端子には、商用電源を整流平滑することにより得られた一次側直流源のプラスレベルPが接続されている。そして、一次コイルL1の他方の端子には、スイッチング素子であるFET4のドレインが接続されている。
【0013】抵抗R5は、電源投入時に、起動電圧をFET4のゲートに印加するための素子となっている。このため、抵抗R5は、プラスレベルPとFET4のゲートとの間に接続されている。
【0014】ツェナーダイオードD3は、FET4がショートしたとき、ゲートから漏れだす高圧によって制御トランジスタQ1が破壊されることを防止するため、ゲート電圧の上昇を抑制する素子となっている。このため、ツェナーダイオードD3のカソードは、FET4のゲートに接続されている。また、ツェナーダイオードD3のアノードは、一次側接地レベルに接続されている。
【0015】また、FET4のゲートには、コンデンサC1の一方の端子が接続されている。そして、コンデンサC1の他方の端子には、抵抗R3の一方の端子が接続されており、抵抗R3の他方の端子は、補助コイルL3の一方の端子31に接続されている。また、補助コイルL3の他方の端子32は一次側接地レベルに接続されている。
【0016】また、FET4のゲートには、制御トランジスタQ1のコレクタが接続されており、制御トランジスタQ1のエミッタは、一次側接地レベルに接続されている。そして、制御トランジスタQ1のベースには、二次側出力41の電圧誤差を一次側に帰還するフォトトランジスタQ2のエミッタが接続されている。
【0017】また、FET4のソースには、抵抗R4の一方の端子とダイオードD5のアノードとが接続されている。そして、抵抗R4の他方の端子は一次側接地レベルに接続されており、ダイオードD5のカソードは、制御トランジスタQ1のベースに導かれている。
【0018】このように接続された抵抗R4とダイオードD5とは、電源投入時にFET4に流れる電流を検出する。そして、検出した電流が所定値を越えるときには、制御トランジスタQ1にベース電流を流し、FET4に流れる電流を制限する。
【0019】直列に接続された第1の抵抗R1と第1のダイオードD1とからなる直列回路1は、FET4がオンとなるとき、端子31に発生するプラス電圧をフォトトランジスタQ2のコレクタに印加する回路となっている。このため、直列回路1は、補助コイルL3の端子31とフォトトランジスタQ2のコレクタとの間に接続されている。
【0020】また、第2の抵抗R2は、FET4がオンとなるときの端子31の電圧が低くなるときにも、電圧誤差を一次側に帰還可能にする電圧を、フォトトランジスタQ2のコレクタに印加するための素子となっている。このため、第2の抵抗R2は、FET4のゲートとフォトトランジスタQ2のコレクタとの間に接続されている。
【0021】カソードがFET4のドレインに接続され、アノードがFET4のソースに接続されたダイオードD4は、FET4に内蔵された素子となっており、FET4がオフ状態にあるとき、ソースの側からドレインの側に流れる電流経路を形成する。
【0022】二次コイルL2の一方の端子には、ダイオードD6のアノードが接続されている。また、二次コイルL2の他方の端子は二次側接地レベルに接続されている。そして、ダイオードD6のカソードには、コンデンサC2の一方の端子が接続され、コンデンサC2の他方の端子は二次側接地レベルに接続されている。すなわち、ダイオードD6とコンデンサC2とは、二次コイルL2の出力を整流平滑する素子となっている。
【0023】誤差検出回路5は、電圧検出端子を備えたシャントレギュレータ、分圧回路、等を備えたブロックとなっており、二次側出力41の電圧誤差を検出する。そして、検出した電圧誤差に対応する電流でもって発光ダイオードD7を駆動することにより、二次側出力41の電圧誤差を一次側に帰還する。
【0024】図3は、実施形態の主要点の電圧変化を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。
【0025】FET4がオンとなる場合、補助コイルL3の端子31にはプラスの電圧が発生する。また、この電圧は、プラスレベルPの電圧に対応して変化する。すなわち、プラスレベルPの電圧が高いとき(図3の電圧V11となるとき)には、端子31の電圧は高くなる(図3のV1により示す)。そして、プラスレベルPの電圧が低くなるとき(電圧V12となるとき)には、端子31の電圧は低くなる(V2により示す)。
【0026】一方、FET4がオフとなる場合、端子31にはマイナスの電圧が発生する。また、このときの電圧は、プラスレベルPの電圧が変化するときにも、変化しない一定の電圧となる。従って、プラスレベルPの電圧がV11のとき、端子31の電圧をV3とすると、プラスレベルPの電圧がV12となるときにも、端子31の電圧はV3となる。
【0027】また、FET4がオフとなり、端子31にマイナスの電圧が発生する場合、コンデンサC1から補助コイルL3を見ると、端子32がプラスとなる。このため、端子32、一次側接地レベル、ツェナーダイオードD3のアノード、ツェナーダイオードD3のカソードを経て、コンデンサC1に到る電流経路が形成される。従って、FET4がオフとなる場合、コンデンサC1には、FET4のゲートに接続された側がプラスとなり、端子間電圧がV3となる電荷が蓄積される。
【0028】このため、FET4がオンとなる場合、FET4のゲートには、端子31に発生したプラス電圧に、コンデンサC1の端子間電圧を加算した電圧が印加される。従って、制御トランジスタQ1のコレクタ電流を0と仮定すると、プラスレベルPの電圧がV11となる場合、FET4のゲート電圧は、電圧V1に電圧V3を加算した電圧V4となる。また、プラスレベルPの電圧がV12となる場合、FET4のゲート電圧は、電圧V2に電圧V3を加算した電圧V5となる。
【0029】以上のことは、プラスレベルPが電圧V12となるときにも、FET4のゲートには、FET4をオンさせるのに十分な電圧が印加されることを意味する。従って、プラスレベルPがV12となるときにも、制御トランジスタQ1のベースに、二次側出力41の電圧誤差を示す出力が導かれるときには、二次側出力41の電圧が所定値に安定化されることを意味している。
【0030】一方、フォトトランジスタQ2のコレクタには、直列回路1を介して、端子31が接続されている。また、第2の抵抗R2を介して、FET4のゲートが接続されている。従って、FET4がオンとなる場合、フォトトランジスタQ2のコレクタには、端子31に発生するプラス電圧が、直列回路1を介して印加される。また、FET4のゲート電圧が、第2の抵抗R2を介して印加される。
【0031】以上のことから、プラスレベルPの電圧がV11であり、補助コイルL3の端子31にプラスの電圧V1が発生する場合、フォトトランジスタQ2のコレクタには、直列回路1を介して、電圧V1が印加される。また、第2の抵抗R2を介して、FET4のゲート電圧が印加される。また、電圧V1は、フォトトランジスタQ2が、制御トランジスタQ1のベースに、二次側出力41の電圧誤差に対応した電流を出力可能な電圧となっている。このため、二次側出力41の電圧は所定値に安定化されることになる。
【0032】なお、上記動作の場合、第2の抵抗R2を介しても電流が流れるが、フォトトランジスタQ2のコレクタに流れる電流の大部分が、直列回路1を介して供給されるように、第1の抵抗R1の値と第2の抵抗R2の値とが設定される。
【0033】一方、プラスレベルPの電圧がV12であるとき、端子31に発生する電圧V2は、フォトトランジスタQ2が制御トランジスタQ1に電流を出力することが不能な低レベルの電圧となっている。このため、プラスレベルPの電圧がV12となるときには、直列回路1には電流が流れなくなる。従って、第2の抵抗R2が無いと仮定する場合では、フォトトランジスタQ2は、電圧誤差に対応した電流を制御トランジスタQ1に出力できなくなるため、二次側出力41の電圧の上昇を招く。
【0034】しかし、フォトトランジスタQ2のコレクタには、第2の抵抗R2を介した電流経路が接続されている。従って、フォトトランジスタQ2のコレクタには、第2の抵抗R2を介して、FET4のゲート電圧が印加されることになる。また、FET4のゲート電圧は、FET4をオンさせることが可能な電圧となっている。
【0035】従って、FET4に、オンさせるのに必要とするゲート電圧が、2V以上であるエンハンスメントモードの素子を用いる場合、接続点Aの電圧は、FET4がオンする限りでは、2V以上であることが保証される。一方、フォトトランジスタQ2は、接続点Aに2V以上の電圧が印加されるときには、二次側出力41の電圧誤差に対応した電流を制御トランジスタQ1のベースに出力することができる。
【0036】以上のことから、プラスレベルPの電圧がV12となるときにも、制御トランジスタQ1のベースには、電圧誤差に対応した電流が導かれる。その結果、プラスレベルPの電圧がV12となるときにも、二次側出力41の電圧は所定値に安定化される。
【0037】また、プラスレベルPの電圧がV12より低くなるときにも、FET4がオンとなることができる場合では、フォトトランジスタQ2は、電圧誤差に対応した電流を出力することができる。従って、電源スイッチをオフにしたため、プラスレベルPの電圧が、電圧V12より低くなるときにも、二次側出力41の電圧が所定値を越えないように、FET4のスイッチングが制御されることになる。
【0038】なお、本発明は上記実施形態に限定されず、接続点Aと接続点Bとの間に、第2の抵抗R2のみを接続した場合について説明したが、その他の構成として、例えば、図2に示すように、フォトトランジスタQ2のコレクタの側からFET4のゲートの側に電流が流れることを防止するため、第2の抵抗R2に、第2のダイオードD2を直列に接続した構成とすることも可能になっている。
【0039】
【発明の効果】以上説明したように、本発明に係るRCC方式スイッチング電源は、補助コイルの端子と電圧誤差を帰還するフォトトランジスタのコレクタとの間に接続され、直列に接続された第1の抵抗と第1のダイオードとからなる直列回路と、スイッチングを行うFETのゲートと前記フォトトランジスタのコレクタとの間に接続された第2の抵抗とを備えた構成としている。従って、フォトトランジスタのコレクタに電圧を印加するための電流経路は、2つの抵抗と1つのダイオードとにより構成される。また、一次側直流源の電圧が低下するときにも、フォトトランジスタのコレクタには、電圧誤差に対応した電流を出力可能な電圧が、第2の抵抗を介して印加される。このため、一次側直流源の電圧の低下時の二次側出力の電圧上昇を招くことなく、素子価格を低減することが可能になっている。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013