米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> インターナショナル・ビジネス・マシーンズ・コーポレ−ション

番号 発明の名称
1 半導体デバイスを形成する方法
2 基板エッチング方法、半導体装置製造方法
3 電子部品及び電子部品の欠陥修復方法
4 デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化
5 局所湿度調節システム、電子デバイス・アセンブリ及びその製造方法
6 フレックス・ケーブル・アセンブリ(FCA)、ヘッド・サスペンション・アセンブリ(HSA)、ハード・ディスク・ドライブ(HDD)、これらの製造方法及びこれらの分解方法
7 データ復調回路及び方法
8 X線用マスクのペリクルの構造およびその製造
9 コネクタ、そのコネクタを用いた接続方法及びそのコネクタを備えたコンピュータ
10 ストラップおよびその量子導電バリアを形成する方法
11 シャフトひずみ測定を使用する化学−機械研磨プロセスのリアルタイム制御
12 ポリシリコン層のプラズマ・エッチング方法
13 電圧比較回路
14 チェンサーチ回路、誤り訂正装置及びディスクドライブ装置
15 メモリ・モジュール接続ソケット
16 データ符号化システム
17 多孔質誘電体の製造方法
18 多層セラミック基板およびその製造方法
19 サブミクロン構造内に金属をメッキする方法
20 ポリシリコン・マスクと化学機械研摩(CMP)平坦化を使用して2通りの異なるゲート誘電体厚を製作するためのプロセス
21 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
22 電気的接続用構造体の形成方法およびはんだ転写用基板
23 固有の銅イオン・マイグレーション・バリアを有する低誘電率誘電体材料
24 誘電体構造部、素子、素子の製造方法
25 高性能チップ内の熱を放散する構造及びプロセス
26 半導体デバイスおよびその製造方法
27 酸化アルミニウムを付着させる装置
28 集積回路加工処理と両立する単結晶共振装置の製造方法
29 SIMOX半導体構造および形成方法
30 粒子ビームをコリメートする方法
31 チップ配線アプリケーションのための段階的な組成の拡散障壁
32 集積回路チップ構造及びその製造方法
33 MOS構造およびその製造方法
34 CMPスラリー、研摩方法及びCMPツール
35 調整可能な一様性及び統計的電子過熱を有し、ガス・クラッキングを低減する高密度プラズマ・ツール
36 ウェハ集積剛性支持リング
37 半導体回路基板を配置する方法およびそのシステム
38 有機エレクトロルミネセント装置
39 化学機械研磨装置
40 半導体装置の製造方法
41 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法
42 モールド装置及びモールディング方法
43 絶縁層上の導体層の製造方法およびビルドアップ回路基板の製造方法
44 電子機器の放熱構造、電子機器及びコンピュータ装置
45 プライオリティ・エンコーダ及びそのエンコード方法
46 化学的機械的平面化方法
47 SOI素子のシミュレーションのための改善された方法
48 フラット・パネル・ディスプレイ用の高性能薄膜トランジスタおよびアクティブ・マトリックス・プロセス
49 電子ビーム・リソグラフィ方法
50 プロダクト・ウエハをテストする方法及び装置
51 BiCMOSを形成する方法
52 電子部品の製造方法及び該電子部品
53 投影電子ビーム・リソグラフィ・マスク
54 最尤検出方法、適応化方法、校正方法、最尤検出器、アダプタ及び校正システム
55 トップゲート型TFT構造及びその製造方法
56 薄膜トランジスタ、および薄膜トランジスタの製造方法
57 帯域スイッチされる集積電圧制御発振器
58 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
59 データ圧縮装置、データベースシステム、データ通信システム、データ圧縮方法、記憶媒体及びプログラム伝送装置
60 改良型のデータ圧縮用ランレングス符号化アルゴリズムを提供する方法
61 ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベース形成方法
62 ライン相互結線と、拡散部へのボーダレス・コンタクトとを同時に形成する方法
63 キャパシタおよびその形成方法
64 SOIMOSFETデバイスおよびその形成方法
65 フォトレジスト・マスクにおける現像に関連する欠陥を除去する方法
66 多層3次元高密度半導体素子及び形成方法
67 バラン変成器
68 重水素の貯蔵領域および進入パス
69 Nチャネル金属酸化膜半導体(NMOS)ドライブ回路およびその製法
70 MOSデバイスの形成方法
71 漏れ接合部用の完全に非晶質化されたソース/ドレイン

[1]
 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013