米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> カシオ計算機株式会社

発明の名称 電源回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−189425(P2001−189425A)
公開日 平成13年7月10日(2001.7.10)
出願番号 特願平11−375091
出願日 平成11年12月28日(1999.12.28)
代理人
発明者 原田 貴浩
要約 目的


構成
特許請求の範囲
【請求項1】半導体基板上に形成された複数のコンデンサと、複数の前記コンデンサへの配線の接続を切り替える配線切替手段と、前記配線切替手段の動作を制御し、複数の前記コンデンサを互いに並列に接続して供給された供給電圧で複数の該コンデンサを充電し、充電した複数の前記コンデンサを互いに直列に接続することによって、供給電圧よりも高い昇圧電圧を生成して外部装置に出力する制御手段と、から構成され、前記制御手段は、昇圧電圧を出力する前に前記コンデンサに付随している浮遊容量を充電することによって、昇圧電圧を出力する際、複数の前記コンデンサから前記浮遊容量に供給される電荷の量を抑える、ことを特徴とする電源回路。
【請求項2】前記制御手段は、昇圧電圧を出力した後、前記浮遊容量に蓄積した電荷の一部を供給電圧が供給される配線に放出させる、ことを特徴とする請求項1に記載の電源回路。
【請求項3】前記浮遊容量に蓄積された電荷を回収するための電荷蓄積手段をさらに備え、前記制御手段は、前記浮遊容量に蓄積された電荷を前記電荷蓄積手段に蓄積して再利用する、ことを特徴とする請求項1又は2に記載の電源回路。
【請求項4】前記制御手段は、昇圧電圧を出力する際、全ての前記浮遊容量が前記コンデンサを介して供給電圧を供給されるように前記配線切替手段を制御する、ことを特徴とする請求項1乃至3の何れか1項に記載の電源回路。
発明の詳細な説明
【0001】
【発明の属する技術分野】この発明は、昇圧回路を備える電源回路に関し、特に、高い昇圧効率を有すると共に低消費電力で動作する昇圧回路を備える電源回路に関する。
【0002】
【従来の技術】従来の電源回路は、例えば、供給された電圧(供給電圧)を昇圧して出力するための昇圧回路を備えている。この昇圧回路は、例えば半導体基板上に形成された複数のコンデンサから構成されている。始めに、昇圧回路を構成する複数のコンデンサは、互いに並列に接続され、供給電圧で充電される。その後、これらのコンデンサは、互いに直列に接続される。これによって、昇圧回路(電源回路)は、供給電圧よりも高い電圧(昇圧電圧)を出力する。
【0003】
【発明が解決しようとする課題】コンデンサを半導体基板上に形成した場合は、必然的に浮遊容量が形成されてしまう。上記した昇圧回路が昇圧電圧を出力する際、コンデンサに蓄積されていた電荷は、電源回路に接続された外部回路に出力されると共に、浮遊容量にも供給される。このため、上記昇圧回路(電源回路)の昇圧効率は低いという問題がある。また、昇圧電圧を出力した後、次にコンデンサを充電する際、浮遊容量に蓄積された電荷はグランドに放出(放電)されてしまうため、昇圧回路(電源回路)で無駄に消費される電力が大きいという問題がある。従って、本発明は、低消費電力で、効率よく電圧を昇圧する電源回路を提供することを目的とする。
【0004】
【課題を解決するための手段】上記目的を達成するため、本発明の電源回路は、半導体基板上に形成された複数のコンデンサと、複数の前記コンデンサへの配線の接続を切り替える配線切替手段と、前記配線切替手段の動作を制御し、複数の前記コンデンサを互いに並列に接続して供給された供給電圧で複数の該コンデンサを充電し、充電した複数の前記コンデンサを互いに直列に接続することによって、供給電圧よりも高い昇圧電圧を生成して外部装置に出力する制御手段と、から構成され、前記制御手段は、昇圧電圧を出力する前に前記コンデンサに付随している浮遊容量を充電することによって、昇圧電圧を出力する際、複数の前記コンデンサから前記浮遊容量に供給される電荷の量を抑える、ことを特徴とする。この発明によれば、昇圧電圧を出力する前に浮遊容量を充電しているため、昇圧電圧を出力する際にコンデンサから浮遊容量に供給される電荷量が少ない。即ち、供給電圧が効率よく昇圧されるため、低い消費電力で、効率よく供給電圧を昇圧することができる。
【0005】前記制御手段は、昇圧電圧を出力した後、前記浮遊容量に蓄積した電荷の一部を供給電圧が供給される配線に放出させてもよい。前記浮遊容量に蓄積された電荷を回収するための電荷蓄積手段をさらに備え、前記制御手段は、前記浮遊容量に蓄積された電荷を前記電荷蓄積手段に蓄積して再利用してもよい。前記制御手段は、昇圧電圧を出力する際、全ての前記浮遊容量が前記コンデンサを介して供給電圧を供給されるように前記配線切替手段を制御してもよい。このようにすると、浮遊容量に印加される逆バイアス電圧が大きく、浮遊容量の容量が小さくなるため、昇圧電圧を出力する際、コンデンサから浮遊容量に供給される電荷の量を効率よく抑えることができる。
【0006】
【発明の実施の形態】(第1の実施の形態)次に、本発明の第1の実施の形態にかかる電源回路について図面を参照して説明する。第1の実施の形態にかかる電源回路は、例えば図1に示すように、昇圧回路1と、制御回路2と、外部コンデンサCoutと、から構成されている。昇圧回路1は、半導体基板上に形成された集積回路(LSI)である。昇圧回路1は、図示せぬ外部電源から電源電圧VDD及び基準電圧(グランド電圧)VSSを供給され、電源電圧VDDを昇圧し、昇圧電圧VUOUTとして外部コンデンサCoutに供給する。制御回路2は、昇圧回路1に制御信号を出力し、昇圧回路1の動作を制御する。なお、制御回路2の詳しい動作については後述する。外部コンデンサCoutは、電源回路から外部装置(図示せず)に出力される昇圧電圧VUOUTを安定させるために設けられている。この外部コンデンサCoutは、昇圧回路1の出力端子と基準電圧VSSを供給するための基準線との間に接続され、昇圧回路1から供給された昇圧電圧VUOUTによって充電される。
【0007】図2は、上記昇圧回路1の回路図である。なお、図2は、例として、電源電圧VDDを約5倍に昇圧するための回路構成を示している。図2に示すように、昇圧回路1は、コンデンサCinと、スイッチTr1〜Tr6と、から構成されている。コンデンサCinは、第1段目から第4段目まで、4つ設けられている。また、コンデンサCinは半導体基板上に形成されているため、拡散層と半導体基板との間に逆バイアス電圧が印加されると、図3に示すように、拡散層と半導体基板との間に空乏層が形成される。この空乏層は、浮遊容量Cとなる。このように、半導体基板上に形成された各コンデンサCinには、浮遊容量Cが必然的に付随する。また、図3に示すように、浮遊容量Cの一端は拡散層であり、他端は半導体基板であるため、図2のような回路図で示した場合、浮遊容量Cの一端はコンデンサCinの一端に、他端は基準電圧VSSを供給するための基準線(グランド)に、それぞれ必然的に接続される。なお、コンデンサCinの並びは、図面の左側から右側に向かって、第1段目から第4段目とする。スイッチTr1は、電流路が並列に接続された、NMOSトランジスタTr1nと、PMOSトランジスタTr1pと、から構成されている。このスイッチTr1は、第1段目から第4段目の各コンデンサCinと電源電圧VDDを供給するための電源線LVDDとの間にそれぞれ設けられている。具体的には、NMOSトランジスタTr1n及びPMOSトランジスタTr1pが有する電流路の一端は、コンデンサCinの他端に接続され、他端は電源線LVDDに接続されている。また、NMOSトランジスタTr1n及びPMOSトランジスタTr1pのゲートは、制御回路2に接続されている。そして、スイッチTr1は、制御回路2からの制御信号によってオン、オフする。
【0008】スイッチTr2は、電流路が並列に接続された、NMOSトランジスタTr2nと、PMOSトランジスタTr2pと、から構成されている。このスイッチTr2は、電源線LVDDと、第1段目から第4段目の各コンデンサCinの一端(浮遊容量Cの一端)との間にそれぞれ設けられている。具体的には、NMOSトランジスタTr2n及びPMOSトランジスタTr2pが有する電流路の一端は、電源線LVDDに接続され、他端はコンデンサCinの一端に接続されている。また、NMOSトランジスタTr2n及びPMOSトランジスタTr2pのゲートは、制御回路2に接続されている。そして、スイッチTr2は、制御回路2からの制御信号によってオン、オフする。スイッチTr3は、NMOSトランジスタであり、グランドと第1段目から第4段目の各コンデンサCinの一端との間にそれぞれ設けられている。具体的には、スイッチTr3が有する電流路の一端は、コンデンサCinの一端に接続され、他端はグランドに接続されている。また、スイッチTr3のゲートは、制御回路2に接続されている。そして、スイッチTr3は、制御回路2からの制御信号によってオン、オフする。
【0009】スイッチTr4は、PMOSトランジスタであり、電源線LVDDと第1段目のコンデンサCinの一端との間に設けられている。具体的には、スイッチTr4が有する電流路の一端は、電源線LVDDに接続され、他端は第1段目のコンデンサCinの一端に接続されている。また、このスイッチTr4のゲートは制御回路2に接続されている。そして、スイッチTr4は、制御回路2からの制御信号によってオン、オフする。スイッチTr5は、PMOSトランジスタであり、第1段目のコンデンサCinと第2段目のコンデンサCinとの間、第2段目のコンデンサCinと第3段目のコンデンサCinとの間、第3段目のコンデンサCinと第4段目のコンデンサCinとの間、にそれぞれ設けられている。具体的には、各スイッチTr5が有する電流路の一端は、前段のコンデンサCinの他端に接続され、他端は次段のコンデンサCinの一端に接続されている。また、これらのスイッチTr5のゲートは、制御回路2に接続されている。そして、スイッチTr5は、制御回路2からの制御信号によってオン、オフする。スイッチTr6は、PMOSトランジスタであり、第4段目のコンデンサCinの他端と、昇圧電圧VUOUTを出力するために設けられた昇圧回路1の出力端子との間に設けられている。具体的には、スイッチTr6が有する電流路の一端は、第4段目のコンデンサCinの他端に接続され、他端は出力端子に接続されている。また、このスイッチTr6のゲートは制御回路2に接続されている。そして、スイッチTr6は、制御回路2からの制御信号によってオン、オフする。
【0010】次に、以上のように構成された電源回路の動作について説明する。始めに、電源回路は、図示せぬ外部電源と、昇圧電圧VUOUTを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧VDDを昇圧し、外部装置に出力する。図4(A)〜(E)は、制御回路2がスイッチTr1〜Tr6に供給する制御信号の波形をそれぞれ示している。具体的には、図4(A)は、NMOSトランジスタTr1n及びスイッチTr3のゲートに供給される制御信号の波形を、図4(B)は、PMOSトランジスタTr1pのゲートに供給される制御信号の波形を、図4(C)は、NMOSトランジスタTr2nのゲートに供給される制御信号の波形を、図4(D)は、PMOSトランジスタTr2pのゲートに供給される制御信号の波形を、図4(E)は、スイッチTr4,Tr5,Tr6のゲートに供給される制御信号の波形を、それぞれ示している。なお、図4(A)〜(E)中のタイミングT1〜T9が、電源回路が行う動作の1サイクルに相当する。
【0011】1サイクルの最初の期間T1〜T2に、制御回路2は、図4(A)〜(E)に示すように、NMOSトランジスタTr1n、PMOSトランジスタTr2p、及び、スイッチTr3〜Tr6のゲートにハイレベルの制御信号を、NMOSトランジスタTr2n及びPMOSトランジスタTr1pのゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr1及びスイッチTr3がオンし、スイッチTr2及びスイッチTr4〜Tr6がオフする。この状態の昇圧回路1は、図5(A)に示した回路と同等である。図5(A)に示すように、浮遊容量Cは、その両端がグランドに接続される。このため、タイミングT1で浮遊容量Cに電荷が蓄積されている場合は、その電荷が放出される。一方、4つのコンデンサCinは、互いに並列に接続される。具体的には、各コンデンサCinは、その一端がグランドに接続され、他端が電源線LVDDに接続される。これによって、コンデンサCinに電源電圧VDDが供給され、コンデンサCinは電荷を蓄積する。
【0012】次に、期間T2〜T3に、制御回路2は、図4(A)〜(E)に示すように、PMOSトランジスタTr1p,Tr2p、及び、スイッチTr4〜Tr6のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n、及び、スイッチTr3のゲートにローレベルの制御信号を、それぞれ供給する。これによって、全てのスイッチTr1〜Tr6がオフし、コンデンサCin及び浮遊容量Cが電圧供給路から切り離される。このように、全てのスイッチTr1〜Tr6がオフする期間を設けることにより、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。次に、期間T3〜T4に、制御回路2は、図4(A)〜(E)に示すように、NMOSトランジスタTr2n、PMOSトランジスタTr1p、及び、スイッチTr4〜Tr6のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n、PMOSトランジスタTr2p、及び、スイッチTr3のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr1,Tr3〜Tr6がオフし、スイッチTr2がオンする。この状態の昇圧回路1は、図5(B)に示した回路と同等である。
【0013】図5(B)に示すように、浮遊容量Cは、その一端が電源線LVDDに接続され、他端がグランドに接続される。これにより、浮遊容量Cに電源電圧VDDが供給され、浮遊容量Cは電荷を蓄積する。一方、コンデンサCinは、その一端が電源線LVDDに接続され、他端がオープンである。このため、コンデンサCinには電荷が供給されず、コンデンサCinに蓄積された電荷は放出されない。次に、期間T4〜T5に、制御回路2は、図4(A)〜(E)に示すように、期間T2〜T3と実質的に同一の制御信号をスイッチTr1〜Tr6に供給する。これにより、全てのスイッチTr1〜Tr6がオフする。次に、期間T5〜T6に、制御回路2は、図4(A)〜(E)に示すように、PMOSトランジスタTr1p,Tr2pのゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n、及び、スイッチTr3〜Tr6のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr1〜Tr3がオフし、スイッチTr4〜Tr6がオンする。この状態の昇圧回路1は、図5(C)に示した回路と同等である。
【0014】図5(C)に示すように、4つのコンデンサCinは直列に接続される。また、第1段目のコンデンサCinの一端は電源線LVDDに接続され、第4段目のコンデンサCinの他端は昇圧回路1の出力端子に接続される。一方、浮遊容量Cは、その一端がコンデンサCinの一端に接続され、他端がグランドに接続される。これにより、コンデンサCinに蓄積された電荷が、外部コンデンサCoutに供給されると共に、第2段目から第4段目のコンデンサCinに付随している浮遊容量Cにも供給される。しかし、浮遊容量Cは期間T3〜T4で電源電圧VDDによって充電されており、浮遊容量Cの両端に印加される電圧は電源電圧VDDよりも大きい。これによって空乏層が広くなるため、浮遊容量Cの容量値が小さく、コンデンサCinから浮遊容量Cに供給される電荷量は少ない。従って、高い昇圧効率で電源電圧VDDを昇圧することができる。なお、外部コンデンサCoutに供給される昇圧電圧VUOUTは、外部コンデンサCoutを介して、図示せぬ外部装置に安定して供給される。
【0015】次に、期間T6〜T7に、制御回路2は、図4(A)〜(E)に示すように、期間T2〜T3と実質的に同一の制御信号をスイッチTr1〜Tr6に供給する。これにより、全てのスイッチTr1〜Tr6がオフする。次に、期間T7〜T8に、制御回路2は、図4(A)〜(E)に示すように、期間T3〜T4と実質的に同一の制御信号をスイッチTr1〜Tr6に供給する。これにより、スイッチTr1,Tr3〜Tr6がオフし、スイッチTr2がオンする。この状態の昇圧回路1は、図5(B)に示した回路と同等である。第2段目から第4段目のコンデンサCinに付随している浮遊容量Cは、期間T5〜T6で、コンデンサCinから電荷を供給されているため、浮遊容量Cの両端電圧は、期間T5〜T6で充電された分だけ電源電圧VDDよりも大きい。このため、期間T6〜T7では、期間T5〜T6で蓄積された分の電荷が、浮遊容量Cから放出される。この際、浮遊容量Cから放出される電荷の一部は、電源線LVDDに放出されるため、昇圧回路1(電源回路)全体で消費される電力の増大を抑えることができる。次に、期間T8〜T9に、制御回路2は、図4(A)〜(E)に示すように、期間T2〜T3と実質的に同一の制御信号をスイッチTr1〜Tr6に供給する。これにより、全てのスイッチTr1〜Tr6がオフする。以上で電源回路が行う1サイクルの動作が終了する。そして、次のサイクルの期間T1〜T2で、浮遊容量Cの両端がグランドに接続され、浮遊容量Cに蓄積された電荷が放出される。
【0016】(上記動作のまとめ)以下に、上記した電源回路が行う1サイクルの動作を、図5を用いて整理する。
1.期間T1〜T2昇圧回路1は、制御回路2からの制御信号により、図5(A)に示す回路と同等になり、4つのコンデンサCinが、電源電圧VDDによって充電される。
2.期間T2〜T3コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサCin及び浮遊容量Cは、制御回路2からの制御信号によって電圧供給路から切り離される。
3.期間T3〜T4昇圧回路1は、制御回路2からの制御信号により、図5(B)に示す回路と同等になり、浮遊容量Cが、電源電圧VDDによって充電される。
【0017】4.期間T4〜T5コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサCin及び浮遊容量Cは、制御回路2からの制御信号によって電圧供給路から切り離される。
5.期間T5〜T6昇圧回路1は、制御回路2からの制御信号により、図5(C)に示す回路と同等になる。これにより、昇圧電圧VUOUTが外部コンデンサCoutに供給される。また、この際、コンデンサCinの電荷は、外部コンデンサCoutに供給されると共に、第2段目から第4段目のコンデンサCinに付随している浮遊容量Cにも供給される。但し、浮遊容量Cは期間T3〜T4で予め充電されているため、コンデンサCinから浮遊容量Cに流れる電荷は少ない。
6.期間T6〜T7コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサCin及び浮遊容量Cは、制御回路2からの制御信号によって電圧供給路から切り離される。
【0018】7.期間T7〜T8昇圧回路1は、制御回路2からの制御信号により、図5(B)に示す回路と同等になり、浮遊容量Cに蓄積されている電荷の一部が放出される。なお、放出される電荷量は、期間T5〜T6で浮遊容量Cに蓄積された電荷量にほぼ等しい。
8.期間T8〜T9コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサCin及び浮遊容量Cは、制御回路2からの制御信号によって電圧供給路から切り離される。以上で、電源回路が行う1サイクルの動作が終了する。上記したように、昇圧電圧VUOUTを出力する前に、予め浮遊容量Cを充電することによって、電源電圧VDDを効率よく昇圧することができる。また、次のサイクルの初めで浮遊容量Cに蓄積された電荷を放出する前に、浮遊容量Cに蓄積された電荷の一部を電源線LVDDに放出することによって、電源回路で消費される電力の増大を抑えることができる。これにより、電源回路のエネルギー効率が良くなる。
【0019】(第2の実施の形態)次に、本発明の第2の実施の形態にかかる電源回路について図面を参照して説明する。第2の実施の形態にかかる電源回路を構成する昇圧回路1は、図6に示すように構成されている。具体的には、昇圧回路1は、コンデンサCinと、コンデンサCcoと、スイッチTr1〜Tr13と、から構成されている。なお、図6は、例として、電源電圧VDDを約5倍に昇圧するための回路構成を示している。コンデンサCinは、第1段目から第4段目までの4つ設けられている。このコンデンサCinは、第1の実施の形態と同様に、電源電圧VDDを昇圧するために設けられた昇圧用のコンデンサである。また、各コンデンサCinには、浮遊容量Cが必然的に付随している。第1の実施の形態で示したように、浮遊容量Cの一端は拡散層であり、他端は半導体基板であるため、浮遊容量Cの一端はコンデンサCinの一端に、他端はグランドに、それぞれ必然的に接続される。なお、コンデンサCinの並びは、図面の左側から右側に向かって、第1段目から第4段目とする。
【0020】コンデンサCcoは、浮遊容量Cに蓄積された電荷を回収するために設けられた電荷回収用のコンデンサである。スイッチTr1は、電流路が並列に接続された、NMOSトランジスタTr1nと、PMOSトランジスタTr1pと、から構成されている。スイッチTr1は、スイッチTr12と、4つのコンデンサCinとの間にそれぞれ設けられている。具体的には、NMOSトランジスタTr1n及びPMOSトランジスタTr1pが有する電流路の一端は、スイッチTr12が有する電流路の一端に接続され、他端はコンデンサCinの他端に接続されている。また、NMOSトランジスタTr1n及びPMOSトランジスタTr1pのゲートは、制御回路2に接続されている。スイッチTr2は、電流路が並列に接続された、NMOSトランジスタTr2nと、PMOSトランジスタTr2pと、から構成されている。スイッチTr2は、スイッチTr12と、4つのンデンサCinとの間にそれぞれ設けられている。具体的には、NMOSトランジスタTr2n及びPMOSトランジスタTr2pが有する電流路の一端は、スイッチTr12が有する電流路の一端に接続され、他端はコンデンサCinの一端に接続されている。また、NMOSトランジスタTr2n及びPMOSトランジスタTr2pのゲートは、制御回路2に接続されている。
【0021】スイッチTr3は、NMOSトランジスタであり、4つのコンデンサCinとスイッチTr10との間にそれぞれ設けられている。具体的には、スイッチTr3が有する電流路の一端は、コンデンサCinの一端に接続され、他端はスイッチTr10が有する電流路の一端に接続されている。また、スイッチTr3のゲートは、制御回路2に接続されている。スイッチTr4は、PMOSトランジスタであり、スイッチTr12と第1段目のコンデンサCinとの間に設けられている。具体的には、このスイッチTr4が有する電流路の一端は、スイッチTr12が有する電流路の一端に接続され、他端は第1段目のコンデンサCinの一端に接続されている。そして、このスイッチTr4のゲートは、制御回路2に接続されている。スイッチTr5は、PMOSトランジスタであり、第1の実施の形態と同様に、第1段目のコンデンサCinと第2段目のコンデンサCinとの間、第2段目のコンデンサCinと第3段目のコンデンサCinとの間、及び、第3段目のコンデンサCinと第4段目のコンデンサCinとの間に、それぞれ設けられている。具体的には、スイッチTr5が有する電流路の一端は、前段のコンデンサCinの他端に接続され、他端は次段のコンデンサCinの一端に接続されている。また、スイッチTr4のゲートは、制御回路2に接続されている。
【0022】スイッチTr6は、PMOSトランジスタであり、第1の実施の形態と同様に、電流路の一端が第4段目のコンデンサCinの他端に接続され、他端が昇圧回路1の出力端子に接続され、ゲートが制御回路2に接続されている。スイッチTr7は、電流路が並列に接続された、NMOSトランジスタTr7nと、PMOSトランジスタTr7pと、から構成され、電荷回収用のコンデンサCcoと第1段目のコンデンサCinに付随している浮遊容量Cとの間に設けられている。具体的には、NMOSトランジスタTr7n及びPMOSトランジスタTr7pが有する電流路の一端は、浮遊容量Cの一端に接続され、他端はコンデンサCcoの一端に接続されている。また、NMOSトランジスタTr7n及びPMOSトランジスタTr7pのゲートは、制御回路2に接続されている。スイッチTr8は、電流路が並列に接続された、NMOSトランジスタTr8nと、PMOSトランジスタTr8pと、から構成され、第1段目の浮遊容量Cと第2段目の浮遊容量Cとの間、第1段目の浮遊容量Cと第3段目の浮遊容量Cとの間、及び、第1段目の浮遊容量Cと第4段目の浮遊容量Cとの間に、それぞれ設けられている。具体的には、NMOSトランジスタTr8n及びPMOSトランジスタTr8pが有する電流路の一端は、第1段目の浮遊容量Cの一端に接続され、他端は第2段目から第4段目の各浮遊容量Cの一端に接続されている。また、NMOSトランジスタTr8n及びPMOSトランジスタTr8pのゲートは、制御回路2に接続されている。
【0023】スイッチTr9は、PMOSトランジスタであり、電荷回収用のコンデンサCcoとグランドとの間に設けられている。具体的には、スイッチTr9が有する電流路の一端は、コンデンサCcoの他端に接続され、他端はグランドに接続されている。また、スイッチTr9のゲートは、制御回路2に接続されている。スイッチTr10は、電流路が並列に接続された、NMOSトランジスタTr10nと、PMOSトランジスタTr10pと、から構成されている。スイッチTr10は、スイッチTr12と、電荷回収用のコンデンサCcoとの間に設けられている。具体的には、NMOSトランジスタTr10n及びPMOSトランジスタTr10pが有する電流路の一端は、スイッチTr12が有する電流路の一端に接続され、他端はコンデンサCcoの一端に接続されている。また、NMOSトランジスタTr10n及びPMOSトランジスタTr10pのゲートは、制御回路2に接続されている。スイッチTr11は、PMOSトランジスタであり、電荷回収用のコンデンサCcoと、電源電圧VDDを入力するために昇圧回路1に設けられた電源入力端子との間に設けられている。具体的には、スイッチTr11が有する電流路の一端は、電源入力端子に接続され、他端はコンデンサCcoの他端に接続されている。また、スイッチTr11のゲートは、制御回路2に接続されている。
【0024】スイッチTr12は、電流路が並列に接続されたNMOSトランジスタTr12nと、PMOSトランジスタTr12pと、から構成されている。スイッチTr12は、昇圧回路1の電源入力端子と、上記各スイッチとの間に設けられている。具体的には、NMOSトランジスタTr12n及びPMOSトランジスタTr12pが有する電流路の一端は、スイッチTr1,Tr2、スイッチTr4、及び、スイッチTr10が有する電流路の一端に接続され、他端は電源入力端子に接続されている。また、NMOSトランジスタTr12n及びPMOSトランジスタTr12pのゲートは、制御回路2に接続されている。スイッチTr13は、電流路が並列に接続されたNMOSトランジスタTr13nと、PMOSトランジスタTr13pと、から構成されている。スイッチTr13は、スイッチTr3と、グランドとの間に設けられている。具体的には、NMOSトランジスタTr13n及びPMOSトランジスタTr13pが有する電流路の一端は、スイッチTr3が有する電流路の他端に接続され、他端はグランドに接続されている。また、NMOSトランジスタTr13n及びPMOSトランジスタTr13pのゲートは、制御回路2に接続されている。
【0025】次に、以上のように構成された電源回路の動作について説明する。始めに、電源回路は、図示せぬ外部電源と、昇圧電圧VUOUTを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧VDDを昇圧し、外部装置に出力する。図7(A)〜(K)は、制御回路2がスイッチTr1〜Tr13に供給する制御信号の波形をそれぞれ示している。具体的には、図7(A)は、NMOSトランジスタTr1n,Tr13n及びスイッチTr3のゲートに、図7(B)は、PMOSトランジスタTr1p,Tr13pのゲートに、図7(C)は、NMOSトランジスタTr2nのゲートに、図7(D)は、PMOSトランジスタTr2pのゲートに、図7(E)は、スイッチTr4〜Tr6のゲートに、図7(F)は、NMOSトランジスタTr7n,Tr8n及びスイッチTr9のゲートに、図7(G)は、PMOSトランジスタTr7p,Tr8pのゲートに、図7(H)は、NMOSトランジスタTr10nのゲートに、図7(I)は、PMOSトランジスタTr10p及びスイッチTr11のゲートに、図7(J)は、NMOSトランジスタTr12nのゲートに、図7(K)は、PMOSトランジスタTr12pのゲートに、それぞれ供給される制御信号の波形を示している。なお、図7(A)〜(K)中のタイミングT1〜T13が、電源回路が行う動作の1サイクルに相当する。
【0026】1サイクルの最初の期間T1〜T2に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr1n,Tr12n,Tr13n、PMOSトランジスタTr2p,Tr7p,Tr8p,Tr10p、及び、スイッチTr3,Tr4〜Tr6,Tr8,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr2n,Tr7n,Tr8n,Tr10n、PMOSトランジスタTr1p,Tr12p,Tr13p、及び、スイッチTr9のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr1,Tr3,Tr12,Tr13がオンし、スイッチTr2,Tr4〜Tr11がオフする。この状態の昇圧回路1は、図8(A)に示した回路と同等である。図8(A)に示すように、浮遊容量Cは、両端がグランドに接続される。このため、タイミングT1で浮遊容量Cに電荷が蓄積されている場合は、その電荷が放出される。一方、4つのコンデンサCinは、互いに並列に接続される。具体的には、各コンデンサCinは、その一端がグランドに接続され、他端が電源入力端子に接続される。これによって、コンデンサCinに電源電圧VDDが供給され、コンデンサCinが充電される。
【0027】次に、期間T2〜T3に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr12n、PMOSトランジスタTr1p,Tr2p,Tr7p,Tr8p,Tr10p,Tr13p、及び、スイッチTr4〜Tr6,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n,Tr7n,Tr8n,Tr10n,Tr13n、PMOSトランジスタTr12p、及び、スイッチTr3,Tr9のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr12がオンし、スイッチTr1〜Tr11,Tr13がオフする。この状態では、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離されている。このような期間を設けることにより、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。次に、期間T3〜T4に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr2n,Tr12n、PMOSトランジスタTr1p,Tr7p,Tr8p,Tr10p,Tr13p、及び、スイッチTr4〜Tr6,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr7n,Tr8n,Tr10n,Tr13n、PMOSトランジスタTr2p,Tr12p、及び、スイッチTr3,Tr9のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチTr2,Tr12がオンし、スイッチTr1,Tr3〜Tr11,Tr13がオフする。この状態の昇圧回路1は、図8(B)に示した回路と同等である。
【0028】図8(B)に示すように、浮遊容量Cは、その一端が電源入力端子に接続され、他端がグランドに接続される。これにより、浮遊容量Cに電源電圧VDDが供給され、浮遊容量Cが充電される。一方、コンデンサCinは、その一端が電源入力端子に接続され、他端がオープンである。これにより、この期間中、コンデンサCinには電荷が供給されず、コンデンサCinに蓄積された電荷は放出されない。次に、期間T4〜T5に、制御回路2は、図7(A)〜(K)に示すように、期間T2〜T3と実質的に同一の制御信号を各スイッチTr1〜Tr13に供給する。これにより、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。次に、期間T5〜T6に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr12n、PMOSトランジスタTr1p,Tr2p,Tr7p,Tr8p,Tr10p,Tr13p、及び、スイッチTr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n,Tr7n,Tr8n,Tr10n,Tr13n、PMOSトランジスタTr12p、及び、スイッチTr3,Tr4〜Tr6,Tr9のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr4〜Tr6,Tr12がオンし、スイッチTr1〜Tr3,Tr7〜Tr11,Tr13がオフする。この状態の昇圧回路1は、図8(C)に示した回路と同等である。
【0029】図8(C)に示すように、4つのコンデンサCinは直列に接続される。また、第1段目のコンデンサCinの一端は電源入力端子に接続され、第4段目のコンデンサCinの他端は昇圧回路1の出力端子に接続される。一方、浮遊容量Cは、その一端がコンデンサCinの一端に接続され、他端がグランドに接続される。これにより、コンデンサCinに蓄積された電荷が、外部コンデンサCoutに供給されると共に、第2段目から第4段目のコンデンサCinに付随している浮遊容量Cにも供給される。しかし、浮遊容量Cは期間T3〜T4で電源電圧VDDによって充電されており、浮遊容量Cの両端に印加される電圧は電源電圧VDDよりも大きい。このため、浮遊容量Cの容量値が小さく、コンデンサCinから浮遊容量Cに供給される電荷量は少ない。従って、高い昇圧効率で電源電圧VDDを昇圧することができる。なお、外部コンデンサCoutに供給される昇圧電圧VUOUTは、外部コンデンサCoutを介して、図示せぬ外部装置に安定して供給される。次に、期間T6〜T7に、制御回路2は、図7(A)〜(K)に示すように、期間T2〜T3と実質的に同一の制御信号を各スイッチTr1〜Tr13に供給する。これにより、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。
【0030】次に、期間T7〜T8に、制御回路2は、図7(A)〜(K)に示すように、期間T3〜T4と実質的に同一の制御信号を各スイッチTr1〜Tr13に供給する。これにより、昇圧回路1は、図8(B)に示した回路と同等になる。浮遊容量Cは、期間T3〜T4に、電源電圧VDDによって充電され、期間T5〜T6でさらに充電されている。期間T7〜T8では、期間T5〜T6で浮遊容量Cに蓄積された分の電荷が、浮遊容量Cから放出される。この際、浮遊容量Cから放出される電荷の一部は、電源入力端子(電源電圧VDDが供給される配線)に放出されるため、昇圧回路1(電源回路)全体で消費される電力の増大を抑えることができる。次に、期間T8〜T9に、制御回路2は、図7(A)〜(K)に示すように、PMOSトランジスタTr1p,Tr2p,Tr7p,Tr8p,Tr10p,Tr12p,Tr13p、及び、スイッチTr4〜Tr6,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n,Tr7n,Tr8n,Tr10n,Tr12n,Tr13n、及び、スイッチTr3,Tr9のゲートにローレベルの制御信号を、それぞれ供給する。これによって、期間T2〜T3と同様に、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。
【0031】次に、期間T9〜T10に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr7n,Tr8n、PMOSトランジスタTr1p,Tr2p,Tr10p,Tr12p,Tr13p、及び、スイッチTr4〜Tr6,Tr9,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n,Tr2n,Tr10n,Tr12n,Tr13n、PMOSトランジスタTr7p,Tr8p、及び、スイッチTr3のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチTr7〜Tr9がオンし、スイッチTr1〜Tr6,Tr10〜Tr13がオフする。この状態の昇圧回路1は、図8(D)に示した回路と同等である。図8(D)に示すように、各浮遊容量Cは、電荷回収用のコンデンサCcoと直列に接続される。これによって、各浮遊容量Cに蓄積されていた電荷が、コンデンサCcoに蓄積される。次に、期間T10〜T11に、制御回路2は、図7(A)〜(K)に示すように、期間T8〜T9と実質的に同一の制御信号をスイッチTr1〜Tr13に供給する。これによって、期間T2〜T3と同様に、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。
【0032】次に、期間T11〜T12に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr1n,Tr10n,Tr13n、PMOSトランジスタTr2p,Tr7p,Tr8p,Tr12p、及び、スイッチTr3,Tr4〜Tr6のゲートにハイレベルの制御信号を、NMOSトランジスタTr2n,Tr7n,Tr8n,Tr12n、PMOSトランジスタTr1p,Tr10p,Tr13p、及び、スイッチTr9,Tr11のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチTr1,Tr3,Tr10,Tr11,Tr13がオンし、スイッチTr2,Tr4〜Tr9,Tr12がオフする。この状態の昇圧回路1は、図8(E)に示した回路と同等である。図8(E)に示すように、浮遊容量Cは、両端がグランドに接続される。このため、浮遊容量Cに残っている電荷が放出される。一方、コンデンサCinは、その一端がグランドに接続され、他端がコンデンサCcoの一端に接続される。また、コンデンサCcoの他端は、電源入力端子に接続される。コンデンサCcoは期間T9〜T10で充電されているため、コンデンサCinは、コンデンサCcoによって充電される。
【0033】次に、期間T12〜T13に、制御回路2は、図7(A)〜(K)に示すように、NMOSトランジスタTr1n,Tr13n、PMOSトランジスタTr2p,Tr7p,Tr8p,Tr10p,Tr12p、及び、スイッチTr3,Tr4〜Tr6,Tr11のゲートにハイレベルの制御信号を、NMOSトランジスタTr2n,Tr7n,Tr8n,Tr10n,Tr12n、PMOSトランジスタTr1p,Tr13p、及び、スイッチTr9のゲートにローレベルの制御信号を、それぞれ供給する。これによって、期間T2〜T3と同様に、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。以上で電源回路が行う1サイクルの動作が終了する。そして、次のサイクルの期間T1〜T2で、コンデンサCinが電源電圧VDDによって充電される。但し、コンデンサCinは前サイクルの期間T11〜T12でコンデンサCcoによって充電されているため、次サイクルの期間T1〜T2で新たにコンデンサCinに供給される電荷量は少ない。
【0034】(上記動作のまとめ)以下に、上記した電源回路が行う1サイクルの動作を、図8を用いて整理する。
1.期間T1〜T2昇圧回路1は、制御回路2からの制御信号により、図8(A)に示す回路と同等になり、昇圧用の4つのコンデンサCinが、電源電圧VDDによって充電される。
2.期間T2〜T3昇圧回路1のコンデンサCin及び浮遊容量Cは、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路2からの制御信号によって電圧供給路から切り離される。
【0035】3.期間T3〜T4昇圧回路1は、制御回路2からの制御信号により、図8(B)に示す回路と同等になり、4つの浮遊容量Cが、電源電圧VDDによって充電される。
4.期間T4〜T5昇圧回路1のコンデンサCin及び浮遊容量Cは、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路2からの制御信号によって電圧供給路から切り離される。
5.期間T5〜T6昇圧回路1は、制御回路2からの制御信号により、図8(C)に示す回路と同等になる。これにより、昇圧電圧が外部コンデンサCoutに出力される。また、この際、コンデンサCinの電荷は、外部コンデンサCoutに供給されると共に、浮遊容量Cにも供給される。但し、浮遊容量Cは期間T3〜T4で予め充電されているため、コンデンサCinから浮遊容量Cに流れる電荷は少ない。
【0036】6.期間T6〜T7昇圧回路1のコンデンサCin及び浮遊容量Cは、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路2からの制御信号によって電圧供給路から切り離される。
7.期間T7〜T8昇圧回路1は、制御回路2からの制御信号により、図8(B)に示す回路と同等になり、浮遊容量Cに蓄積されている電荷の一部が放出される。なお、放出される電荷量は、期間T5〜T6で浮遊容量Cに蓄積された電荷量にほぼ等しい。8.期間T8〜T9昇圧回路1のコンデンサCin及び浮遊容量Cは、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路2からの制御信号によって電圧供給路から切り離される。
9.期間T9〜T10昇圧回路1は、制御回路2からの制御信号により、図8(D)に示す回路と同等になり、電荷回収用のコンデンサCcoが、浮遊容量Cによって充電される。
【0037】10.期間T10〜T11昇圧回路1のコンデンサCin及び浮遊容量Cは、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路2からの制御信号によって電圧供給路から切り離される。
11.期間T11〜T12昇圧回路1は、制御回路2からの制御信号により、図8(E)に示す回路と同等になり、4つの昇圧用コンデンサCinが、電荷回収用のコンデンサCcoによって充電される。また、浮遊容量Cに残っている電荷が放出される。以上で、電源回路が行う1サイクルの動作が終了する。上記したように、昇圧電圧を出力する前に、予め浮遊容量Cを充電することによって、電源電圧VDDを効率よく昇圧することができる。また、期間T11〜T12で浮遊容量Cに蓄積された電荷を放出する前に、浮遊容量Cに蓄積された電荷の一部を電源入力端子に放出することによって、電源回路で消費される電力の増大を抑えることができる。これにより、電源回路のエネルギー効率が良くなる。また、浮遊容量Cに蓄積された電荷をコンデンサCcoで回収し、次のサイクルでコンデンサCinを充電するために使用するため、電源回路の消費電力が低い。
【0038】(第3の実施の形態)次に、本発明の第3の実施の形態にかかる電源回路について図面を参照して説明する。第3の実施の形態にかかる電源回路を構成する昇圧回路1は、図9に示すように構成されている。具体的には、昇圧回路1は、コンデンサCinと、スイッチTr1〜Tr5と、から構成されている。コンデンサCinは、第1段目から第4段目までの4つ設けられている。このコンデンサCinは、第1及び第2の実施の形態と同様に、電源電圧VDDを昇圧するために設けられた昇圧用のコンデンサである。また、各コンデンサCinには、浮遊容量Cが必然的に付随している。図9に示すように、浮遊容量Cの一端はコンデンサCinの一端に接続され、他端はグランドに接続される。但し、図3に示したように、浮遊容量Cの一端は拡散層であり、他端は半導体基板であるため、図9に示すように、浮遊容量Cの接続関係は、第1及び第2の実施の形態とは必然的に異なっている。なお、コンデンサCinの並びは、図面の左側から右側に向かって、第1段目から第4段目とする。
【0039】スイッチTr1は、電流路が並列に接続された、NMOSトランジスタTr1nと、PMOSトランジスタTr1pと、から構成されている。スイッチTr1は、電源電圧VDDを供給するために昇圧回路1に設けられた電源入力端子と、4つのコンデンサCinとの間にそれぞれ設けられている。具体的には、NMOSトランジスタTr1n及びPMOSトランジスタTr1pが有する電流路の一端は、電源入力端子に接続され、他端はコンデンサCinの一端に接続されている。また、NMOSトランジスタTr1n及びPMOSトランジスタTr1pのゲートは、制御回路2に接続されている。スイッチTr2は、NMOSトランジスタであり、4つのコンデンサCinとグランドとの間にそれぞれ設けられている。具体的には、スイッチTr2が有する電流路の一端は、コンデンサCinの他端に接続され、他端はグランドに接続されている。また、スイッチTr2のゲートは、制御回路2に接続されている。
【0040】スイッチTr3は、PMOSトランジスタであり、電源入力端子と第1段目のコンデンサCinとの間に設けられている。具体的には、このスイッチTr3が有する電流路の一端は、電源入力端子に接続され、他端は第1段目のコンデンサCinの他端に接続されている。そして、このスイッチTr3のゲートは、制御回路2に接続されている。スイッチTr4は、PMOSトランジスタであり、第1段目のコンデンサCinと第2段目のコンデンサCinとの間、第2段目のコンデンサCinと第3段目のコンデンサCinとの間、及び、第3段目のコンデンサCinと第4段目のコンデンサCinとの間に、それぞれ設けられている。具体的には、これらのスイッチTr4が有する電流路の一端は、前段のコンデンサCinの一端に接続され、他端は次段のコンデンサCinの他端に接続されている。また、これらのスイッチTr4のゲートは、制御回路2に接続されている。スイッチTr5は、PMOSトランジスタであり、第1の実施の形態と同様に、電流路の一端が第4段目のコンデンサCinの一端に接続され、他端が昇圧回路1の出力端子に接続され、ゲートが制御回路2に接続されている。
【0041】次に、以上のように構成された電源回路の動作について説明する。始めに、電源回路は、図示せぬ外部電源と、昇圧電圧VUOUTを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧VDDを昇圧し、外部装置に出力する。図10(A)〜(C)は、制御回路2がスイッチTr1〜Tr5に供給する制御信号の波形をそれぞれ示している。具体的には、図10(A)は、NMOSトランジスタTr1n及びスイッチTr2に供給される制御信号の波形を、図10(B)は、PMOSトランジスタTr1pに供給される制御信号の波形を、図10(C)は、スイッチTr3〜Tr5に供給される制御信号の波形を、それぞれ示している。なお、図10(A)〜(C)中のタイミングT1〜T5が、電源回路が行う動作の1サイクルに相当する。1サイクルの最初の期間T1〜T2に、制御回路2は、図10(A)〜(C)に示すように、NMOSトランジスタTr1n、及び、スイッチTr2〜Tr5のゲートにハイレベルの制御信号を、PMOSトランジスタTr1pのゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr1,Tr2がオンし、スイッチTr3〜Tr5がオフする。この状態の昇圧回路1は、図11(A)に示した回路と同等である。
【0042】図11(A)に示すように、4つのコンデンサCin及び浮遊容量Cは、互いに並列に接続される。具体的には、コンデンサCin及び浮遊容量Cは、その一端が電源入力端子に接続され、他端がグランドに接続される。これにより、コンデンサCin及び浮遊容量Cが、電源電圧VDDによって充電される。次に、期間T2〜T3に、制御回路2は、図10(A)〜(C)に示すように、PMOSトランジスタTr1p及びスイッチTr3〜Tr5のゲートにハイレベルの制御信号を、NMOSトランジスタTr1n及びスイッチTr2のゲートにローレベルの制御信号を、それぞれ供給する。これによって、全てのスイッチTr1〜Tr5がオフし、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。このような期間を設けることにより、コンデンサCinに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。
【0043】次に、期間T3〜T4に、制御回路2は、図10(A)〜(C)に示すように、PMOSトランジスタTr1pのゲートにハイレベルの制御信号を、NMOSトランジスタTr1n、及び、スイッチTr2〜Tr5のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチTr3〜Tr5がオンし、スイッチTr1,Tr2がオフする。この状態の昇圧回路1は、図11(B)に示す回路と同等である。図11(B)に示すように、4つのコンデンサCinは直列に接続される。また、第1段目のコンデンサCinの他端は電源入力端子に接続され、第4段目のコンデンサCinの一端は昇圧回路1の出力端子に接続される。一方、浮遊容量Cは、その一端がコンデンサCinの一端に接続され、他端がグランドに接続される。これにより、コンデンサCinに蓄積された電荷が、外部コンデンサCoutに供給されると共に、第2段目から第4段目のコンデンサCinに付随している浮遊容量Cにも供給される。しかし、浮遊容量Cの一端はコンデンサCinを介して電源入力端子に接続されているため、浮遊容量Cに印加される逆バイアス電圧は、第1及び第2の実施の形態よりも大きい。このため、浮遊容量Cの容量は、第1及び第2の実施の形態よりも小さくなる。また、浮遊容量Cは期間T1〜T2で電源電圧VDDによって充電されているため、コンデンサCinから浮遊容量Cに供給される電荷量は第1及び第2の実施の形態よりも少ない。従って、第1及び第2の実施の形態よりも高い昇圧効率で電源電圧VDDを昇圧することができる。なお、外部コンデンサCoutに供給される昇圧電圧VUOUTは、外部コンデンサCoutを介して、図示せぬ外部装置に安定して供給される。
【0044】次に、期間T4〜T5に、制御回路2は、図10(A)〜(C)に示すように、期間T2〜T3と実質的に同一の制御信号をスイッチTr1〜Tr5に供給する。これによって、期間T2〜T3と同様に、コンデンサCin及び浮遊容量Cは、電圧供給路から切り離される。以上で電源回路が行う1サイクルの動作が終了する。そして、次のサイクルの期間T1〜T2で、浮遊容量Cに蓄積されている電荷の一部が電源入力端子に放出される。このとき放出される電荷量は、前サイクルの期間T3〜T4で浮遊容量Cに蓄積された電荷量にほぼ等しい。なお、浮遊容量Cから放出される電荷の一部は、電源入力端子(電源電圧VDDが供給される配線)に放出されるため、昇圧回路1(電源回路)全体で消費される電力の増大を抑えることができる。以上に示したように、浮遊容量Cに大きい逆バイアス電圧が印加されるように、回路を構成することによって、第1及び第2の実施の形態よりも高い昇圧効率で昇圧電圧を生成することができる。
【0045】なお、この発明は、浮遊容量Cを充電した後に昇圧電圧VUOUTを出力することができるのであれば、上記実施の形態で説明した電源回路に限定されず、任意の構成に変更・応用することができる。例えば、電源電圧VDDを昇圧するためのコンデンサCinの数は、電源電圧VDDを何倍に昇圧するかによって自由に変更することができる。また、第3の実施の形態で示した昇圧回路1に、第2の実施の形態で示したような電荷回収用のコンデンサCcoを設け、浮遊容量Cに蓄積された電荷を回収し、コンデンサCinを充電するために使用してもよい。この場合、例えば、コンデンサCcoの一端は、コンデンサCinの一端に接続され、他端はスイッチを介してグランドに接続される。そして、制御回路2は、上記と同様にスイッチのオン、オフを制御することによって、浮遊容量Cの電荷を回収し、コンデンサCinを充電する。
【0046】
【発明の効果】以上の説明から明らかなように、この発明によれば、昇圧電圧を出力する際にコンデンサから浮遊容量に供給される電荷量が少ないので、供給電圧を効率よく昇圧することができる。即ち、低い消費電力で、効率よく供給電圧を昇圧することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013