Warning: fopen(.htaccess): failed to open stream: No such file or directory in /home/jp321/public_html/header.php on line 47

Warning: filesize(): stat failed for .htaccess in /home/jp321/public_html/header.php on line 48

Warning: fread() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 48

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 49

Warning: fopen(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 54

Warning: flock() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 56

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/jp321/public_html/header.php on line 63
固体撮像素子及びその製造方法 - 富士フイルムマイクロデバイス株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士フイルムマイクロデバイス株式会社

発明の名称 固体撮像素子及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−119011(P2001−119011A)
公開日 平成13年4月27日(2001.4.27)
出願番号 特願2000−213600(P2000−213600)
出願日 平成12年7月14日(2000.7.14)
代理人 【識別番号】100091340
【弁理士】
【氏名又は名称】高橋 敬四郎 (外2名)
発明者 金 勇寛
要約 目的


構成
特許請求の範囲
【請求項1】 半導体基板と、前記半導体基板内に形成された第1導電型半導体層と、前記第1導電型半導体層内に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、複数の前記光電変換素子が垂直方向に整列した光電変換素子列に近接して前記第1導電型半導体層内に形成され、垂直方向に延びて前記光電変換素子列から突出する複数本の第1の第2導電型半導体層と、前記第1導電型半導体層内に形成され、前記複数本の第1の第2導電型半導体層の前記光電変換素子列から突出する側の一端に近接し、かつ前記一端から距離Lだけ離れて前記一端と対向する対向端部を有し水平方向に延びる第2の第2導電型半導体層と、前記第2の第2導電型半導体層内に形成され水平方向に延びる第1導電型の水平電荷転送チャネル層と、前記第1の第2導電型半導体層内を前記第1導電型の水平電荷転送チャネル層に向けて垂直方向に延びるとともに前記一端から突出して前記水平電荷転送チャネル層と接続する複数本の第1導電型の垂直電荷転送チャネルと、前記一端と前記対向端部との間に形成され、前記第1又は第2の第2導電型不純物濃度のうちいずれか高い方の第2導電型不純物濃度よりも低い第2導電型不純物濃度を有する第3の第2導電型半導体層とを含む固体撮像素子。
【請求項2】 前記第2の第2導電型半導体層は、前記第1の第2導電型半導体層よりも深くまで形成されている請求項1に記載の固体撮像素子。
【請求項3】 前記半導体基板の表面からの深さが一定の領域において、前記第3の第2導電型半導体層の第2導電型不純物濃度が、前記第1の第2導電型半導体層及び前記第2の第2導電型半導体層のいずれの第2導電型不純物濃度よりも低い請求項1に記載の固体撮像素子。
【請求項4】 前記距離Lは、0.1μmから0.5μmの間である請求項1に記載の固体撮像素子。
【請求項5】 前記第3の第2導電型半導体層は、第2導電型の不純物濃度が前記一端又は前記対向端部から反対側に向けて傾斜している不純物濃度傾斜層を含む請求項1に記載の固体撮像素子。
【請求項6】 前記第3の第2導電型半導体層は、前記第1及び第2の第2導電型半導体層よりも浅く形成されている請求項1に記載の固体撮像装置。
【請求項7】 前記第2の第2導電型半導体層は、深さ方向に沿って第2導電型不純物濃度に関する複数のピークを有する請求項1に記載の固体撮像装置。
【請求項8】 前記第2の第2導電型半導体層は、前記第1の第2導電型半導体層の深さよりも深い位置にも第2導電型不純物濃度のピークを有する請求項8に記載の固体撮像装置。
【請求項9】 (a)半導体基板の一表面に形成された第1導電型半導体層の上に前記一表面内の水平方向に延びる第1の開口を有する第1のマスクを形成する工程と、(b)前記第1のマスクを用いて前記第1の開口領域内の前記第1導電型半導体層内に水平方向に延びる第2の第2導電型半導体層を形成する工程と、(c)前記第1の開口の側端によって規定される第1の位置に近接し前記第1の位置から距離Lmだけ離れた第2の位置に位置合わせされるとともに前記側端と対向する一端を有し、前記一表面内を垂直方向に延びる複数本の第2の開口を含む第2のマスクを形成する工程と、(d)前記第2のマスクを用いて、前記第2の開口内の前記第1導電型半導体層内において垂直方向に延びる複数本の第1の第2導電型半導体層を形成する工程と、(e)前記第2の第2導電型半導体層内に水平方向に延びる第1導電型の水平電荷転送チャネル層を形成する工程と、(f)前記第1の第2導電型半導体層内を前記第1導電型の水平電荷転送チャネル層に向けて延びるとともに前記第1の位置から突出して前記水平電荷転送チャネル層と接続する複数本の第1導電型の垂直電荷転送チャネル層を形成する工程と、(g)前記第1の位置と前記第2の位置との間を含む領域に第3の第2導電型半導体層を形成する工程と、(h)複数本の前記垂直電荷転送チャネル層にそれぞれ近接して垂直方向に整列する複数の光電変換素子を形成する工程とを含む固体撮像素子の製造方法。
【請求項10】 前記(b)工程、前記(d)工程及び前記(g)工程は、前記第1導電型半導体層中にイオン注入した際に第2導電型の不純物層が形成されるイオンを前記第1導電型半導体層中にイオン注入する工程を含む請求項9に記載の固体撮像素子の製造方法。
【請求項11】 前記(g)工程は、前記第1及び第2の第2導電型半導体層が形成される領域全面にも、前記第1導電型半導体層中にイオン注入した際に第2導電型の不純物層が形成されるイオンをイオン注入する工程を含む請求項9に記載の固体撮像素子の製造方法。
【請求項12】 前記(b)工程は、加速エネルギーの異なるn回のイオン注入工程を含む請求項10に記載の固体撮像素子の製造方法。但し、nは2以上の整数である。
【請求項13】 前記(d)工程は、前記(b)工程におけるイオン注入よりも高い加速エネルギーでイオン注入する工程を含む請求項10に記載の固体撮像素子の製造方法。
【請求項14】 前記(c)工程は、前記第1の位置から0.5μmから1.0μmまでの間の距離Lmだけ離れた前記第2の位置に位置合わせされた前記第2の開口を含む前記第2のマスクを形成する工程を含む請求項9に記載の固体撮像素子の製造方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、CCD方式の固体撮像素子及びその製造方法に関し、より詳細には固体撮像素子の垂直電荷転送路から水平電荷転送路への電荷の転送効率の向上に関する。
【0002】
【従来の技術】図16から図18までを参照して、一般的なインターライン型CCD固体撮像素子の構造について説明する。
【0003】図16は、一般的なインターライン型CCD固体撮像素子の平面図である。図17は、垂直電荷転送路VCCD及び水平電荷転送路HCCD内の電荷転送の様子を説明するための模式的な断面図である。図17(a)は垂直電荷転送路VCCDの構造を、図17(b)は水平電荷転送路HCCDの電荷転送の構造を示した断面図である。図18(a)は、垂直電荷転送チャネル層を含む領域の断面構造を模式的に示した図であり、図18(b)は、水平電荷転送チャネル層を含む領域の断面構造を模式的に示した図である。
【0004】固体撮像素子Aは、たとえばシリコン等の半導体基板上に形成されたn型半導体層101に形成されている。
【0005】画素103、垂直電荷転送チャネル層105、水平電荷転送チャネル層107、出力アンプ111がn型半導体層101内に形成される。複数の画素103がn型半導体層101上において、垂直方向及び水平方向に整列配置されている。
【0006】画素103は、フォトダイオード(光電変換素子)103aとトランスファーゲート103bを含む。
【0007】フォトダイオード103aは、受光した光を電荷に変換して蓄積する。
【0008】トランスファーゲート103bは、フォトダイオード103aに蓄積されている電荷を読み出すための読み出しゲートである。
【0009】複数の画素103が垂直方向に整列して配置された各画素列の間には、1画素列に対応して各1本の垂直電荷転送チャネル層105が配置されている。垂直電荷転送チャネル層105は、例えばn型半導体層により形成されている。
【0010】複数の垂直電荷転送チャネル層105の下端には、水平電荷転送チャネル層107が設けられている。水平電荷転送チャネル層107は、例えば、n型半導体層により形成される。
【0011】垂直電荷転送チャネル層105及び水平電荷転送チャネル層107を囲むようにp型半導体層108が形成されている。
【0012】図17(a)に示すように、n型半導体層101の一表面内に、p型半導体層108が形成されている。p型半導体層108内に垂直電荷転送チャネル層105が形成されている。直電荷転送チャネル層105は、ほぼ均一なn型(第1導電型)不純物濃度を有する半導体層により形成されている。
【0013】垂直電荷転送チャネル層105上には、例えば行方向に並ぶ画素1行あたり2本の電荷転送電極121が形成されており、隣接する4つの電荷転送電極121には、Φ1からΦ4までの電圧が印加される。
【0014】垂直電荷転送チャネル層105と電荷転送電極121とにより、垂直電荷転送路VCCDが形成される。垂直方向に隣接する4本の垂直転送電極に対して、例えばV1からV4までの4相駆動電圧が印加される。4相駆動方式により、垂直電荷転送チャネル層105内の電荷を、水平電荷転送チャネル層107方向に転送する。
【0015】図17(b)に示すように、n型半導体層101の一表面内に図17(a)のp型半導体層108と連続してp型半導体層108が形成されている。p型半導体層108内に、水平電荷転送チャネル層107が形成されている。水平電荷転送チャネル層107は、濃度の異なるn型(第1導電型)不純物濃度を有する第1及び第2の水平電荷転送チャネル層107−1、107−2が交互に形成されている。第1の水平電荷転送チャネル層107−1のn型不純物濃度は、第2の水平電荷転送チャネル層107−2のn型不純物濃度と比べて高い濃度で形成されている。或いは、第2の水平電荷転送チャネル層107−2には、第2の水平電荷転送チャネル層107−1と同一濃度の第1導電型の不純物と第2導電型の不純物とがドーピングされていても良い。逆導電型不純物の補償により実効的な第1導電型不純物濃度が低下する。水平電荷転送チャネル層内には、図中右側にポテンシャルバリアを備えた2段構成のポテンシャルプロファイルが右側から左側にかけて繰り返し形成される。1つのポテンシャルバリアと1つのポテンシャルウェルとが水平方向に交互に並んだポテンシャル構造が2回繰り返されて電荷の1転送単位(以下「1パケット」という。)を形成する。
【0016】上記水平電荷転送チャネル層107上に、上述の第1の水平電荷転送チャネル層107−1と第2の水平電荷転送チャネル層107−2とに位置合わせして複数の電荷転送電極123が形成される。第1層目のポリシリコンにより形成される第1転送電極123−1と第2層目のポリシリコンにより形成される第2転送電極123−2とが水平方向に隣接して交互に形成されている。
【0017】例えば、第1転送電極123−1が第1の水平電荷転送チャネル層107−1上に、第2転送電極123−2が第2の水平電荷転送チャネル層107−2上に形成される。
【0018】隣接する2つの電荷転送電極123−1と123−2とは共通接続され、共通接続された配線に対して交互にΦ1とΦ2との電圧が印加される。この構成が繰り返し形成される。φ1とφ2との2相駆動方式により、水平電荷転送チャネル層107内の電荷を水平方向右向きに転送する。
【0019】垂直電荷転送チャネル層105は、水平電荷転送チャネル層107に形成される1つおきの第1の水平電荷転送チャネル層(ポテンシャルウェル)107−1と電気的に接続されている。
【0020】図18(a)に示すように、n型半導体層101内にp型半導体層108が形成されている。p型半導体層108内に垂直電荷転送チャネル層105が形成されている。
【0021】図18(b)に示すように、n型半導体層101内にp型半導体層108が形成されている。p型半導体層108内に水平電荷転送チャネル層107が形成されている。
【0022】p型導電層108は、図16では一点鎖線で示される領域内に形成される。p型導電層108は、垂直電荷転送チャネル層105および水平電荷転送チャネル層107を含む領域内に同一の工程により形成されるため、その深さと不純物濃度とがほぼ同じである。
【0023】尚、図18(b)には、垂直電荷転送チャネル層105とほぼ同じ不純物濃度を有する第1の水平電荷転送チャネル層107−1の断面が示されている。
【0024】図17(a)の破線で示されるように、電圧HIGHが印加される電極(図ではΦ3とΦ4)の下の垂直電荷転送チャネル層内には、図中に破線で示されるように、空乏層が深く、例えばp型半導体層108中まで伸びる。電圧LOWが印加される電極(図ではΦ1とΦ2)の下の垂直電荷転送チャネル層105内からp型半導体層108に向けて、同じく破線で示される空乏層が伸びるが、空乏層の伸びはHIGHが印加される領域よりも浅い。すなわち、空乏層端の深さは浅い。Φ1からΦ4までに印加する電圧のHIGH、LOWを切り替えることにより、4相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【0025】図17(b)に示すように、電圧HIGHが印加される電極(図ではΦ2)の下の第1の水平電荷転送チャネル層107−1から、図中破線で示される空乏層がp型半導体層108中において深くまで伸びる。電圧LOWが印加される電極(図ではΦ1)の下の第2の水平電荷転送チャネル層107−2内においては、空乏層の伸びは比較的浅い。Φ1とΦ2とに印加する電圧のHIGH、LOWを切り替えることにより、2相駆動方式で水平電荷転送チャネルの方向(図中右方向)に向けて電荷を転送することができる。
【0026】
【発明が解決しようとする課題】図16に示すように、固体撮像素子においては、水平電荷転送チャネル層107に対して多数の垂直電荷転送チャネル層105が接続されている。垂直電荷転送チャネル層105から順次転送される電荷を水平方向に転送して効率よく出力するためには、水平電荷転送チャネル層107における電荷の転送速度を向上させることが重要である。
【0027】水平電荷転送チャネル層107における電荷の転送速度を高めるためには、電極123に印加する電圧の振幅(Φ1とΦ2とに印加する電圧の差)を大きくすればよい。
【0028】ところが、電極123に印加する電圧の振幅(Φ1とΦ2とに印加する電圧の差)をあまり大きくしすぎると、図17(b)に破線で示される空乏層端が深さ方向に伸びすぎ、ついにはp型導電層108とn型半導体層101との界面にまで到達するおそれがある。空乏層端が上記界面にまで到達すると、転送中の電子がn型半導体層101中に引き込まれるおそれがあり、電子を有効に転送できなくなる。空乏層端が上記界面にまでは達しなくても、近づき過ぎればパンチスルーにより電子がn型半導体101中に抜ける確率が高くなる。
【0029】本発明の目的は、水平電荷転送チャネルにおける電荷の転送効率を高めることである。
【0030】
【課題を解決するための手段】本発明の一観点によると、半導体基板と、前記半導体基板内に形成された第1導電型半導体層と、前記第1導電型半導体層内に形成され、垂直方向及び水平方向に整列配置された複数の光電変換素子と、複数の前記光電変換素子が垂直方向に整列した光電変換素子列に近接して前記第1導電型半導体層内に形成され、垂直方向に延びて前記光電変換素子列から突出する複数本の第1の第2導電型半導体層と、前記第1導電型半導体層内に形成され、前記複数本の第1の第2導電型半導体層の前記光電変換素子列から突出する側の一端に近接し、かつ、前記一端から距離Lだけ離れて前記一端と対向する対向端部を有し水平方向に延びる第2の第2導電型半導体層と、前記第2の第2導電型半導体層内に形成され水平方向に延びる第1導電型の水平電荷転送チャネル層と、前記第1の第2導電型半導体層内を前記第1導電型の水平電荷転送チャネル層に向けて垂直方向に延びるとともに前記一端から突出して前記水平電荷転送チャネル層と接続する複数本の第1導電型の垂直電荷転送チャネルと、前記一端と前記対向端部との間に形成され、前記第1又は第2の第2導電型不純物濃度のうちいずれか高い方の第2導電型不純物濃度よりも低い第2導電型不純物濃度を有する第3の第2導電型半導体層とを含む固体撮像素子が提供される。
【0031】本発明の他の観点によると、a)半導体基板の一表面に形成された第1導電型半導体層の上に前記一表面内の水平方向に延びる第1の開口を有する第1のマスクを形成する工程と、(b)前記第1のマスクを用いて前記第1の開口領域内の前記第1導電型半導体層内に水平方向に延びる第2の第2導電型半導体層を形成する工程と、(c)前記第1の開口の側端によって規定される第1の位置に近接し前記第1の位置から距離Lmだけ離れた第2の位置に位置合わせされるとともに前記側端と対向する一端を有し、前記一表面内を垂直方向に延びる複数本の第2の開口を含む第2のマスクを形成する工程と、(d)前記第2のマスクを用いて、前記第2の開口内の前記第1導電型半導体層内において垂直方向に延びる複数本の第1の第2導電型半導体層を形成する工程と、(e)前記第2の第2導電型半導体層内に水平方向に延びる第1導電型の水平電荷転送チャネル層を形成する工程と、(f)前記第1の第2導電型半導体層内を前記第1導電型の水平電荷転送チャネル層に向けて延びるとともに前記第1の位置から突出して前記水平電荷転送チャネル層と接続する複数本の第1導電型の垂直電荷転送チャネル層を形成する工程と、(g)前記第1の位置と前記第2の位置との間を含む領域に第3の第2導電型半導体層を形成する工程と、(h)複数本の前記垂直電荷転送チャネル層にそれぞれ近接して垂直方向に整列する複数の光電変換素子を形成する工程とを含む固体撮像素子の製造方法が提供される。
【0032】
【発明の実施の形態】本明細書において、垂直電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて垂直電荷転送路VCCDと称する。水平電荷転送チャネル層とその上に形成され電荷を転送するための電荷転送電極とを合わせて水平電荷転送路HCCDと称する。
【0033】本発明の実施の形態について説明する前に、発明者が行った実験的及び理論的考察について説明する。
【0034】発明者は、垂直電荷転送チャネル用の第1のp型半導体層と水平電荷転送チャネル用の第2のp型半導体層とを別々に形成することを思い付いた。
【0035】垂直電荷転送チャネル用の第1のp型半導体層の深さよりも水平電荷転送チャネル用の第2のp型半導体層の深さを深くすれば、水平電荷転送路内での電荷の突き抜けなどの上記の問題点が解決できると考えられる。
【0036】図1から図3までを参照して、垂直電荷転送チャネル用の第1のp型半導体層5aと水平電荷転送チャネル用の第2のp型半導体層7aとが異なる深さを有する固体撮像素子の構造について説明する。
【0037】図1(a)は、固体撮像素子の概略構造を示す平面図であり、図1(b)は固体撮像素子中の光電変換素子の概略構造を示す断面図である。
【0038】図2(a)は、図1(a)のIIa−IIa'断面を、図2(b)は図1(a)のIIb−IIb'断面を模式的に示す図である。
【0039】図3(a)、(b)は、図1(a)のIIIa−IIIa'断面とIIIb−IIIb'断面を模式的に示す断面図である。
【0040】図1(a)に示すように、固体撮像素子Bは、例えばシリコン等の半導体基板の一表面側に形成されているn型半導体層1に形成される。
【0041】画素3、垂直電荷転送チャネル層5、水平電荷転送チャネル層7、出力アンプ11等がn型半導体層1内に形成され、全体として一つのCCD固体撮像素子Bを構成する。複数の画素3がn型半導体層1上において、垂直方向及び水平方向に整列配置されている。
【0042】画素3は、フォトダイオード(光電変換素子)3aとトランスファーゲート3bとを含む。フォトダイオード3aは、受光した光を電荷に変換して蓄積する。
【0043】複数の画素3、3,3が垂直方向に整列して配置された各画素列に近接して、1画素列に対応して各1本の複数本の第1のp型半導体層5aが形成されている。
【0044】第1のp型半導体層5aの下流側(図における下側)の一端は、垂直方向に整列して配置される光電変換素子列から突出している。
【0045】水平方向に延びる第2のp型半導体層7aが、複数本の第1のp型半導体層5aの下流側の一端に接続されている。
【0046】第1のp型半導体層5aの中に、1本の第1のp型半導体層5aに対して各1本づつ、垂直方向に延びるn型半導体層(垂直電荷転送チャネル層5)が形成されている。
【0047】フォトダイオード3aと垂直電荷転送チャネル層5との間に、フォトダイオード3a内に蓄積されている電荷を垂直電荷転送チャネル層5に読み出すためのトランスファーゲート3bが形成されている。
【0048】複数の垂直電荷転送チャネル層5の下流側の端部に接して、第2のp型半導体層7a内に、水平方向に延びる水平電荷転送チャネル層7が設けられている。水平電荷転送チャネル層7は、例えばn型半導体層により形成される。
【0049】図1(b)に示すように、光電変換素子3aは、n型半導体層1と、n型半導体層1内に形成されるp型半導体層6aと、p型半導体層6a内に形成されているn型半導体層6cとを含む。p型半導体層6aとn型半導体層6cとにより形成されるp−n接合により光電変換素子(フォトダイオード)が形成される。
【0050】図2(a)は垂直電荷転送路VCCD内の構造とその中での電荷転送の様子を、図2(b)は水平電荷転送路HCCDの構造とその中での電荷転送の様子を示す断面図である。
【0051】図2(a)に示すように、n型半導体層1内に第1のp型半導体層5aが形成されている。第1のp型半導体層5a内に垂直電荷転送チャネル層5が形成されている。垂直電荷転送チャネル層5は、同じ深さにおいてほぼ均一なn型(第1導電型)の不純物濃度を有する半導体層により形成される。
【0052】垂直電荷転送チャネル層5上に、電荷を転送するための複数の電荷転送電極21、21、21が形成される。隣接する4つの電荷転送電極21に、ΦV1からΦV4までの電圧が印加される。
【0053】垂直電荷転送チャネル層5と電荷転送電極21とにより、電圧を下流側に転送するための垂直電荷転送路VCCDが形成される。
【0054】図2(b)に示すように、第2のp型半導体層7a中に、水平電荷転送チャネル層7が形成される。
【0055】水平電荷転送チャネル層7は、濃度の異なるn型(第1導電型)不純物濃度を有する半導体層が交互に形成されている。
【0056】第1の水平電荷転送チャネル層7−1のn型不純物濃度は、それと隣接する第2の水平電荷転送チャネル層7−2のn型不純物濃度と比べて高く形成されている。或いは、第2の水平電荷転送チャネル層7−2に、第1の水平電荷転送チャネル層7−1と同一濃度の第1導電型不純物とp型(第2導電型)不純物とをドーピングしても良い。逆導電型不純物の補償により、実質的に第2の水平電荷転送チャネル層7−2の第1導電型不純物濃度が低下する。
【0057】水平電荷転送チャネル層7上には、電荷を転送するための複数の電荷転送電極23が形成されている。第1の水平電荷転送チャネル層7−1上に、例えば第1層目のポリシリコンにより形成される第1の電荷転送電極23−1が、第2の水平電荷転送チャネル層7−2上に例えば第2層目のポリシリコンにより形成される第2の電荷転送電極23−2が形成される。第1及び第2の電荷転送電極23−1,23−2の2つの電荷転送電極23が配線により共通接続される。共通接続された第1及び第2の電荷転送電極23−1、23−2の一組に対してΦH1の電圧が印加される。共通接続された第1及び第2の電荷転送電極23−1、23−2に隣接する第1及び第2の電荷転送電極23−1、23−2も共通接続されており、ΦH2の電圧が印加される。水平電荷転送チャネル層7と電荷転送電極23とにより、電荷を水平方向に転送するための水平電荷転送路HCCDが形成される。
【0058】図3(a)に示すように、n型半導体層1内に第1のp型半導体層5aが形成されている。第1のp型半導体層5a内に垂直電荷転送チャネル層5が形成されている。
【0059】図3(b)に示すように、n型半導体層1内に第2のp型半導体層7aが形成されている。第2のp型半導体層7a内に水平電荷転送チャネル層7が形成されている。
【0060】第2のp型半導体層7aは、第1のp型半導体層5aよりも深く形成されている。
【0061】尚、前述のように水平電荷転送チャネル層7は、第1の水平電荷転送チャネル層7−1と第2の水平電荷転送チャネル層7−2とが交互に隣接して形成されている。図3(b)では、第1の水平電荷転送チャネル層7−1が示されている。
【0062】次に、図2を参照して垂直電荷転送路VCCDと水平電荷転送路HCCDとの動作について説明する。
【0063】図2(a)に示すように、垂直電荷転送路VCCDにおいては、隣接する4つの電荷転送電極21に、ΦV1からΦV4までの駆動パルス信号が印加される。
【0064】位相がπ/2ずつ異なる4相の駆動パルス信号ΦV1からΦV4までが、隣接する4電極一組の電荷転送電極21に加えられる。
【0065】図2(a)に示されるように、電圧HIGHが印加される電極(図ではΦV3とΦV4が印加される電極)の下に、垂直電荷転送チャネル層5から伸びてその端がp型半導体層5aまで達する比較的深い空乏層が形成される。図において空乏層端を破線で示している。
【0066】電圧LOWが印加される電極(図ではΦV1とΦV2)の下に形成される空乏層端は、比較的浅い。ΦV1からΦV4までに印加する電圧のHIGH、LOWを切り替えることにより、4相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【0067】図2(b)に示すように、水平電荷転送路HCCDにおいては、電荷転送電極23にΦH1とΦH2との駆動パルス信号が印加される。より詳細には、共通接続された第1及び第2の電荷転送電極23−1、23−2の一組に対してΦH1の電圧が印加される。同じく共通接続された第1及び第2の電荷転送電極23−1、23−2に隣接する第1及び第2の電荷転送電極23−1,23−2も共通接続されており、ΦH2の電圧が印加される。
【0068】共通接続される第1の電荷転送電極23−1下の領域と第2の電荷転送電極23−2下の領域とを比べると、第1の水平電荷転送チャネル層7−1の方が第2の水平電荷転送チャネル層7−2よりもn型不純物の濃度が高いので、同じ電圧が印加されている場合には、第2の電荷転送電極23−2下の領域に伸びる空乏層の方が深く伸びる。
【0069】加えて、電圧HIGHが印加される電極(図ではΦH2)の下の領域においては、破線で示される空乏層端が第2のp型半導体層7a内の比較的深くまで伸びる。電圧LOWが印加される電極(図ではΦH1)の下の領域に形成される空乏層端は浅い。
【0070】ΦH1とΦH2とに印加する電圧のHIGH、LOWを切り替えることにより、2相駆動方式で水平電荷転送チャネルの方向に向けて電荷を転送することができる。
【0071】水平電荷転送チャネル層7における電荷の転送速度を高めるためには、電極23に印加する電圧の振幅(ΦH1とΦH2とに印加する電圧の差)を大きくすれば良い。
【0072】電圧の振幅を大きくすれば、破線で示す空乏層端の深さは深くなるが、水平電荷転送チャネル用の第2のp型導電層7aを深くしているため、電圧の振幅を大きくしても第2のp型導電層7aと第1半導体層1との界面近傍にまで空乏層端が伸びる可能性が少ない。従って、電荷転送電極23に対して高電圧を印加することができる。電子を高速に転送しても、転送中の電子がn型半導体層1内に引き込まれる可能性が低減する。
【0073】すなわち、図1から図3までに示す構造を有する固体撮像素子では、水平電荷転送チャネル層中の電荷の転送速度を高速化することができる。
【0074】ところが、図1から図3までに示す構造を有する固体撮像素子を実際に製造し、固体撮像素子の特性を評価してみたところ、電荷の転送効率の低下という問題がしばしば起こることが判明した。
【0075】発明者は、上記の固体撮像素子の電荷転送効率の低下に関して、固体撮像素子の製造工程に遡ってさらに考察を進めた。
【0076】図4、図5は、図1から図3までに示す構造を有する固体撮像素子の製造工程の要部を示す断面図であり、図1のIVa−IVa'断面を示す図である。
【0077】図4(a)に示すように、半導体基板に形成されたn型半導体層1上に、表面酸化膜2、例えばSiO2膜を熱酸化法により形成する。表面酸化膜2の厚さは10nmから20nmの間である。
【0078】図4(b)に示すように、フォトリソグラフィー技術を用いて第1の開口25aを有する第1のレジストマスクR1を形成する。
【0079】第1のレジストマスクR1をマスクとして、n型半導体層1の内の第1の開口25a内の領域にn型半導体層1内においてp型の導電性を示す不純物、例えばB+をイオン注入法により注入する。高い注入エネルギーを用いることにより破線で示す深いp型半導体層(第2のp型半導体層)7aを形成する。
【0080】図5(c)に示すように、フォトリソグラフィー技術を用いて第2の開口25bを有する第2のレジストマスクR2を形成する。第2の開口25bはその一端が第2のp型半導体層7aに接するように位置合わせを行う。
【0081】第2のレジストマスクR2をマスクとして、n型半導体層1の内の第2の開口25b領域内にn型半導体層1内においてp型の導電性を示すp型不純物、例えばB+をイオン注入法により注入する。この際、第2のp型半導体層7a形成時よりも低い加速エネルギーでイオン注入することにより、破線で示すように比較的浅いp型半導体層(第1のp型半導体層)5aが形成される。第1のp型半導体層5aと第2のp型半導体層7aとがその対向端面で接続される。
【0082】図5(d)に示すように、フォトリソグラフィー技術を用いて第3の開口25cを有する第3のレジストマスクR3を形成する。第3の開口25cは、第1のp型半導体層5a内と第2のp型半導体層7a内とに沿ってこれらの層を連通するように形成される。
【0083】第3のレジストマスクR3をマスクとして、第3の開口25c領域に半導体層内においてn型の導電性を示す不純物、例えばP+又はAs+をイオン注入法により注入する。
【0084】第1のp型半導体層5a内と第2のp型半導体層7a内に、第1、第2のp型半導体層5a、7aよりもさらに浅い、連続したn型半導体層5、7が形成される。
【0085】n型半導体層5は垂直電荷転送チャネル層を形成し、n型半導体層7は、水平電荷転送チャネル層を形成する。
【0086】ところで、p型不純物用のイオン注入を行った際、注入されたイオンは横方向拡がりを起こす。その後に活性化のためのアニールを行うと、イオンはさらに横方向に拡がる傾向を示す。加えて、第2のレジストマスクR2の位置合わせを行う際に、位置合わせのずれが生じる可能性もある。
【0087】発明者は、図5(c)に示す第1のp型半導体層5aと第2のp型半導体層7aとの接続領域近傍に、第1のp型半導体層5aと深い第2のp型半導体層7aとが重なったオーバラップ領域6が形成されている可能性があると考えた。
【0088】図6及び図7に、上記の工程により製造した固体撮像素子の垂直電荷転送チャネル5と水平電荷転送チャネル7との接続領域付近の要部構造を示す。
【0089】図6は、図1(a)のVIa−VIa'線断面を示す断面図である。図7(a)は、図6のQ11からQ14までに沿ったp型半導体層5a、7aのp型不純物濃度の変化を示す模式的な図である。図7(b)は、図6のP11からP14までに沿ったn型半導体層5のn型不純物濃度の変化を示す図である。図7(c)は、図6のP11からP14までに沿った垂直電荷転送チャネル層5内の伝導帯のバンド端Ecの変化を示す模式的な図である。
【0090】図7(a)に示すように、オーバラップ領域6(Q12からQ13の間)においては第1のp型半導体層5aのp型不純物濃度と第2のp型半導体層7aのp型不純物濃度とが足し合わされるため、オーバラップ領域6(Q12からQ13の間)のp型不純物濃度が高くなる。
【0091】図7(b)に示すように、オーバラップ領域(P12からP13の間)においては、図7(a)に示す高いp型不純物濃度によってn型不純物が補償され、垂直電荷転送チャネル層5内のn型実効不純物濃度が低くなる。
【0092】図7(c)に示すように、オーバラップ領域(P12からP13の間)における伝導帯端のエネルギーが高くなり、P12−P13間に電子に対するポテンシャルバリアが形成される。電子に対するポテンシャルバリアの存在により、垂直電荷転送チャネル5から水平電荷転送チャネル7方向への電子の輸送に関し、電子の転送効率が低下するものと推測される。
【0093】以上の実験的及び理論的考察に基づき、発明者は以下に説明するような固体撮像素子及びその製造方法を考えた。
【0094】図4(b)と図5(c)とに示した工程において、第2のp型半導体層7aを形成した後、p型不純物をイオン注入用の第2のレジストマスクR2を形成する際に、第2のレジストマスクR2に形成される第2の開口25bの第2のp型半導体層7aの近傍の開口端部を、第2のp型半導体層7aの対向端面から距離Lだけ離しておく。この状態でイオン注入を行えば、第1のp型不純物層5aと第2のp型不純物層7aとの間にオーバラップ領域が形成されにくい。従って、図7(c)に示す電子に対するポテンシャルバリアも形成されにくいと考えられる。
【0095】以上の考察に基づき、以下に、本発明の実施の形態による固体撮像素子及びその製造方法について説明する。
【0096】本発明の一実施の形態による固体撮像素子について、図8から図15までに基づいて説明する。
【0097】図8及び図9は、固体撮像素子の製造工程の要部を示す断面図であり、図10及び図11は、図8及び図9の断面図に対応する平面図である。尚、図8及び図9は、図11(d)のVIII−VIII'線断面図に対応する。
【0098】尚、図10及び図11に示す平面図は、固体撮像素子の1チップ分に相当する領域のみを示している。実際には、図示するパターンが半導体基板上に多数形成される。
【0099】図8(a)に示すように、シリコン半導体基板内のn型半導体層1の上に、表面酸化膜2を、例えばSiO2膜を熱酸化法により形成する。表面酸化膜2の厚さは、例えば10nmから20nmの間である。
【0100】図8(b)及び図10(a)に示すように、フォトリソグラフィー技術を用いて第1のレジストマスクR11を形成する。この際、第1のレジストマスクR11により被覆される領域は、例えば、以後の工程においてアンプ等の周辺回路が形成される領域である。
【0101】第1のレジストマスクR11をマスクとして、表面酸化膜2を通してn型半導体層1内にp型不純物を形成するためのイオン、例えばB+をイオン注入法によりスルー注入する。
【0102】第1のイオン注入工程においては、例えば、B+イオンを80keV程度の加速エネルギーで注入する。
【0103】図8(b)に破線で示す浅いp型半導体層(第3のp型半導体層)41aが形成される。
【0104】このイオン注入工程を第1のイオン注入工程と呼ぶ。
【0105】第1のイオン注入工程において、アンプ等の周辺回路が形成されるべき領域以外の領域に、浅い第3のp型半導体層41aが形成される。
【0106】次に、図8(c)及び図10(b)に示すように、フォトリソグラフィー技術を用いて第1の開口27aを有する第2のレジストマスクR12を形成する。第1の開口27aは、図10(b)では図中水平方向に延びており、かつ帯状に形成されている(水平電荷転送路に沿って形成される)。
【0107】第2のレジストマスクR12をマスクとして、n型半導体層1内の第1の開口27a領域に、半導体中においてp型不純物を形成するためのイオン、例えばB+をイオン注入法により注入する。
【0108】このイオン注入工程を第2のイオン注入工程と呼ぶ。第2のイオン注入工程により、深い第2のp型半導体層7aが形成される。
【0109】第2のイオン注入工程においては、イオンの加速エネルギーE(eV)とドーズ量DS(cm-2)とを変化させて複数回、例えば3回のイオン注入を行うのが好ましい。第2のイオン注入工程に含まれる3回のイオン注入工程は、加速エネルギーが高いほどドーズ量も高くしている。
【0110】Bイオンの注入条件は、例えば1回目のイオン注入におけるドーズ量DS1が2×1011cm-2、加速エネルギーE1が180keV、2回目のイオン注入におけるドーズ量DS2が3×1011cm-2、加速エネルギーE2が600keV、3回目のイオン注入におけるドーズ量DS3が1×1012cm-2、加速エネルギーE3が2MeVである。
【0111】実際に得られるp型不純物の濃度プロファイルは、基本的には、上記の3回のイオン注入によって得られる不純物濃度のプロファイルを足し合わされたものとなる。異なる加速エネルギーでの3回のイオン注入工程を含む第2のイオン注入により、3つのピークを有する不純物濃度プロファイルが形成される。この3つのピークは、深い領域に形成されている不純物濃度のピークほど高い不純物濃度を有する。
【0112】第2のイオン注入工程において形成される第2のp型半導体層7aの実効的な深さは、2μmである。尚、第2のp型半導体層7aの実効的な深さとは、最も高い加速エネルギーE3で打ち込んだ不純物イオンの濃度のピーク位置を指すものとする。イオン注入により形成された他の半導体層についても同様にピーク位置で実質的な深さを定義する。
【0113】次に、図9(d)及び図11(c)に示すように、フォトリソグラフィー技術を用いて第2の開口27bを有する第3のレジストマスクR13を形成する。
【0114】図9(c)に示され、図9(d)に示す工程において形成される第1のp型半導体層5a側の第1の開口27aの端部の位置(第1位置)x1と、図9(d)に示され、第2の開口27bの第2のp型半導体層7a側の開口の端部の位置(第2の位置)x2とは、距離Lmだけ離れて形成される。尚、距離Lmは、レジストマスクR12とR13とを形成するためのそれぞれのフォトマスクなどを設計する段階において、予め規定しておくことができる。
【0115】第3のレジストマスクR13をマスクとして、n型半導体層1内の第2の開口27b領域にp型不純物を形成するイオン、例えばB+をイオン注入法により注入する。このイオン注入工程を第3のイオン注入工程と呼ぶ。図9(d)に破線で示される比較的浅いp型半導体層(第1のp型半導体層)5aが形成される。
【0116】第1のp型半導体層5aのイオンの注入条件は、例えば、ドーズ量が1×1012cm-2、加速エネルギーが600keVである。上記の工程により形成される第1のp型半導体層5aの実効的な深さ(不純物濃度のピーク位置)は、約0.6μmである。
【0117】図9(e)及び図11(d)に示すように、フォトリソグラフィー技術を用いて第3の開口27cを有する第4のレジストマスクR14を形成する。第3の開口27cは、第1のp型半導体層5aに沿った領域と第2のp型半導体層7aに沿った領域とを含み、かつ、第1のp型半導体層5aと第2のp型半導体層7aとの近接領域においても両開口が繋がっているように形成される。
【0118】第4のレジストマスクR14をマスクとして、第3の開口27c内の領域にn型不純物を形成するイオン、例えばP+をイオン注入する。このイオン注入工程を第4のイオン注入工程と呼ぶ。
【0119】第4のイオン注入工程におけるP+イオンのイオン注入条件は、例えば、ドーズ量が4×1012cm-2、加速エネルギーが180keVである。
【0120】垂直電荷転送チャネル層5及び水平電荷転送チャネル層7を形成するn型半導体層の実効的な深さ(n型不純物濃度のピーク位置)は約0.3μmである。
【0121】図12から図15までを参照して、上記の製造工程によって製造した固体撮像素子について説明する。
【0122】図12は、固体撮像素子のうち垂直電荷転送チャネル5から水平電荷転送チャネル7に向けて電子を転送するための電荷転送部を中心とした領域の概略的な平面図である。
【0123】図12に示すように、水平電荷転送チャネル7の近傍の垂直電荷転送チャネル5上に、下流側に向けて電荷転送電極15−1から15−4までが垂直方向に隣接して形成されている。電荷転送電極15−1から15−4までに対して、それぞれV1からV4までの電圧が印加できるように構成されている。電荷転送電極15と垂直電荷転送チャネル層5とにより、電荷転送部Tが形成される。
【0124】例えば、電荷転送電極15−2下の領域において、複数本の第1のp型半導体層5aの下流側の一端と水平方向に延びる第2のp型半導体層7aとが距離Lだけ離れて近接している。
【0125】複数本の第1のp型半導体層5aの下流側の一端と水平方向に延びる第2のp型半導体層7aとの間の領域内には、第3のp型半導体層41a(図13)が形成されている。第3のp型半導体層41aは、上記領域以外にも形成されていても良い。
【0126】電荷転送部Tにおいて、電荷転送電極15−1から電荷転送電極15−4までに対して、順次、正の電圧、例えば8Vを印加することにより、垂直電荷転送チャネル5から水平電荷転送チャネル7(上流側から下流側)へ電子が転送される。
【0127】尚、第3のp型半導体層41aの深さは、第1のp型半導体層5a及び第2のp型半導体層7aの深さに比べて浅く形成されている。電荷転送部Tは、光電変換素子から読み出され垂直電荷転送チャネル層5を転送されてきた電子を水平電荷転送チャネル層7に向けて転送する機能を有する。電荷転送部Tにおいては、光電変換素子から垂直電荷転送チャネル層5へと電荷を読み出すための例えば約15Vの高電圧を印加したり、水平電荷転送路内の電子を高速に転送するために必要な高い電圧を印加したりすることがない。
【0128】従って、電荷転送部T中においては、垂直電荷転送チャネル層5から伸びる空乏層の端部は深さ方向にそれほど伸びず、電荷転送部T内を転送されている電子がn型半導体層1内に引き込まれる可能性が少ない。
【0129】但し、第3のp型半導体層41aの深さに関しては、第1のp型半導体層5a及び第2のp型半導体層7aの深さとの関係で浅く形成される場合に限定されるものではない。
【0130】図13は、図12のXIIIa−XIIIa'線断面図である。
【0131】図13に示すように、第1のp型半導体層5aと第2のp型半導体層7aとの間に形成されている第3のp型半導体層41aは、例えば、電荷転送電極15−2近傍の電荷転送電極15−3下の領域(実線で示されている領域)に形成されている。
【0132】図13に示すように、第1のp型半導体層5a内に形成されている垂直電荷転送チャネル層5内の1点をP21、第2のp型半導体層7a内に形成されている垂直電荷転送チャネル層5内の1点をP24とし、P21とP24とを結ぶ線が第3のp型半導体層41aの両端面を横切る2つの点を、P21側からそれぞれP22、P23とする。
【0133】第1のp型半導体層5aの底部よりも深く、かつ、第2のp型半導体層7aの底部よりも浅い深さにおける第1のp型半導体層5a下のn型半導体層1内の1点をR21とし、点R21から水平に延ばした線が第2のp型半導体層7aを横切る点をR23とし、点R22から垂直に延ばした線と点R21から水平に延ばした線との交点を点R22とし、第1のp型半導体層5a内の1点をR24とする。P22とP23との間の点をP25とする。
【0134】垂直電荷転送チャネル層5a下の第1のp型半導体層5a内の1点をQ21とし、水平電荷転送チャネル7a下の第1のp型半導体層5a内の1点をQ24とし、Q21とQ24とを結ぶ線が第3のp型半導体層41aの両端面を横切る点をQ21側からそれぞれQ22、Q23とする。Q23とQ24との間の1点をQ25とする。
【0135】以下に、図13に示す構造について、図14、図15を参照しつつ詳細に説明する。
【0136】図14(a)は、図13のP21−P24線に沿ったp型不純物濃度の濃度プロファイルである。図14(b)は、図13のQ21−Q24線に沿ったp型不純物濃度の濃度プロファイルである。図14(c)は、図13のR21−R24線に沿ったp型不純物の濃度プロファイルである。
【0137】図14(a)に示すように、垂直電荷転送チャネル層5内のp型不純物濃度は、P22とP23との間(P25近傍)においてやや低くはなるが、P21からP24までの間においてほぼ一定である。
【0138】ほぼ一定の濃度を有するp型不純物によって補償されたn型半導体層により形成される垂直電荷転送チャネル層5内のn型不純物濃度もほぼ一定になる。
【0139】従って、第3のp型半導体層内に形成されている垂直電荷転送チャネル層5とその外に形成されている垂直電荷転送チャネル層5及び水平電荷転送チャネル層7とでn型不純物濃度にほとんど変化がない。
【0140】図14(b)に示すように、Q21からQ22までにかけてのp型不純物濃度はほぼ一定である。Q23からQ24までにかけてのp型不純物濃度もほぼ一定である。Q22からQ23までにかけてのp型不純物濃度は、Q21からQ22までのp型不純物濃度及びQ23からQ24までにかけてのp型不純物濃度よりも低くなっている。Q22からQ23までにかけてのp型不純物濃度は、例えばQ22とQ23との間の位置Q25においてp型不純物濃度の最小値Nmを有する下に凸の曲線を描く。第3のp型半導体層41a(図13)のp型不純物濃度は、第1のp型半導体層5a(図13)と第2のp型半導体層7a(図13)のうち高い方のp型不純物濃度よりも低い。
【0141】尚、実際には最小値Nmを有する領域は、ある程度の幅を持っている場合もある。Q22からQ25にかけてp型不純物濃度が徐々に減少していく。Q23からQ25にかけてもp型不純物濃度が徐々に減少していく。
【0142】尚、電子の転送効率という点からみれば、Q22からQ23にかけてのp型不純物濃度は、図14(b)に破線で示したように最小値Nmを持たずに単調に減少するの方がより好ましい。この場合、p型不純物濃度の高いQ21−Q22から、それよりも不純物濃度の低いQ23−Q24に向けてQ22−Q23間のp型不純物濡度が傾斜する不純物傾斜層が形成される。
【0143】不純物傾斜層Q22−Q23におけるp型不純物濃度は、第1のp型半導体層5a(図13)と第2のp型半導体層7a(図13)のうちp型不純物濃度の高い方のp型半導体層のp型不純物濃度よりも低いため、Q21−Q24の経路を通る電子にとって、ポテンシャルバリアが存在しないため、電子がよりスムーズに転送できる。
【0144】図14(c)に示すように、R23とR24との間においては、ほぼ一定のp型不純物濃度を有する。R23からR22に向けてp型不純物濃度は急激に低くなる。R22、R21においては、n型の導電性を示すため、図14(c)においては破線で示している。R21からR22にかけてのn型不純物濃度が、n型半導体層1中のn型不純物濃度となる。
【0145】ところで、電荷転送部Tにおいて、垂直電荷転送チャネル層5側から水平電荷転送チャネル層7側へ向けて転送される電子は、P21−P24線からQ21−Q24線までの間の深さの範囲、すなわち、図14(a)と図14(b)とに示される深さの範囲内において転送されるのが一般的である。図7(a)から図7(c)と比較すれば明らかなように、上記の深さ範囲においては電子に対する大きなポテンシャルバリアが形成されないため、図6に示される構造に比べて電子の転送がスムーズに行われる。
【0146】図15に、図13の深さ方向yに沿ったp型不純物の濃度プロファイルの概略を示す。
【0147】図15には、図13におけるP21−Q21−R21線に沿ったp型不純物の濃度プロファイルPL1と、P25−Q25−R25線に沿ったp型不純物の濃度プロファイルPL2と、P24−Q24−R24線に沿ったp型不純物の濃度プロファイルPL3とを示している。
【0148】深さ方向(y方向)に浅い位置Sにおいては、P21、P25及びP24のいずれの位置においても、p型不純物濃度はそれほど大きくは変らない。中間の深さMにおいては、Q21におけるp型不純物濃度すなわち第1のp型半導体層におけるp型不純物濃度が、Q24におけるp型不純物濃度すなわち第2のp型半導体層における不純物濃度及びQ25における第3のp型半導体層41aの濃度と比べて高い。深い位置Dにおいては、R24の不純物濃度すなわち第2のp型半導体層7aのp型不純物濃度が高い。
【0149】尚、図13に示すように点Q25の位置は、実線で示される第3のp型半導体層41aの深さに比べてより深い位置である。本明細書においては、第1から第3までのp型半導体層の深さ方向の境界をp型不純物濃度のピーク位置で規定したため、実際には、ピーク位置よりも深い位置においてもp型の導電性を示す。
【0150】中間の深さMにおいて、Q21の不純物濃度すなわち第1のp型半導体層におけるp型不純物濃度を高くし、深い位置Dにおいては、R21の不純物濃度すなわち第1のp型半導体層5aのp型不純物濃度を低くし、n型の導電性を示すように構成したのは、スメアの発生を防止するためである。
【0151】すなわち、垂直電荷転送チャネル層5は光電変換素子列の間を走っているため、光電変換素子の開口部から垂直電荷転送チャネル層5内又は第1のp型半導体層5a内に迷光が入ることがある。迷光に起因して発生する不要な電荷(電子)をn型半導体層1側に除去することにより、いわゆるスメアの発生を防止できる。
【0152】また、一般に固体撮像素子では、n型半導体層1と第1のp型半導体層5aとの間の電位、いわゆる基板バイアス電位を印加することにより、光電変換素子中に蓄積されている電子をn型半導体層1側に捨てる、いわゆる電子シャッターモードを有している。
【0153】電子シャッターモードをオンした場合、すなわち第1のp型半導体層5aに対してその下に形成されるn型半導体層1に大きな正の電圧を印加した場合でも、深さMに存在するp型不純物のピークが存在することによりn型半導体層1と第1のp型半導体層5aとの間の空乏層の幅はそれほど大きくならない。
【0154】従って、第1のp型半導体層5a内に形成されている垂直電荷転送チャネル層5のポテンシャルが大きく変化することはない。
【0155】第2のp型半導体層7a中の深さMの位置においては、点Q24で示されるように、第2のp型半導体層7aのp型不純物濃度はむしろ低くなる。この位置Mにおいては、水平電荷転送チャネル層7に電圧を印加した場合に第2のp型半導体層7a中に空乏層が伸びやすくなる。
【0156】従って、水平電荷転送路おいて、水平方向に隣接する電荷転送電極の間における急激なポテンシャルの変化が、空乏層の伸びにより緩やかになる。緩やかに傾斜するフリンジングフィールドの影響により、水平電荷転送路内において電子が転送される際に電子の転送方向に向けてポテンシャルエネルギーが低くなるようにポテンシャルの傾きが生じ、電界が形成される。この電界の影響により水平電荷転送路内において電子をより高速に転送できる。
【0157】第2のp型半導体層7aは、深さDにおいて、R24に示すように高いp型不純物濃度のピークを有する。例えば、深さDは深さSの6倍程度である。
【0158】従って、電子シャッターモードにおいても、第2のp型半導体層7a内に形成されている水平電荷転送チャネル層7のポテンシャルが大きく変化することがない。
【0159】p型不純物濃度についてみると、第2のp型半導体層7aは第1のp型半導体層5aよりも深く形成されている。従って、水平電荷転送チャネル層7における電子の転送速度を高めるために電荷転送電極に印加する電圧の振幅を大きくしても、空乏層端が水平電荷転送チャネル用の第2のp型導電層7aとn型半導体層1との界面(底部)まで到達する可能性が少なくなる。水平電荷転送チャネル層中において高電圧を印加して高速動作を行っても、水平電荷転送チャネル層7a内を転送される電子がn型半導体層1内に引き込まれてしまう可能性が低減する。
【0160】実際には、図11(b)における第1の開口27aの開口端部(第1位置x1)とこの開口端部と対向する第2の開口27bの対向端面(第2の位置x2)との間の距離Lmと、実際に素子を作成した後の第1のp型半導体層5aと第2のp型半導体層7aの両対向端面間の距離Lとは、微妙に異なってくる。
【0161】すなわち、半導体内にイオン注入することによりp型不純物を形成するためのイオンは、イオン注入工程において開口端部から横方向に拡がり、後の活性化のためのアニール工程においてさらに横方向に拡散する。このようなp型不純物の拡散が起こるため、たとえマスク合わせの工程において位置合わせずれが全く存在しないと仮定しても、実際には距離Lと距離Lmとは異なってくる。
【0162】従って、イオン注入用のフォトレジストパターン形成のための露光用ガラスマスク等を設計し距離Lmを決定する際には、以下の点を考慮に入れる必要がある。
【0163】距離Lは、理想的には0であることが好ましいが、マスク合わせのマージンや熱処理による不純物拡散の影響などを考慮して、0.1μmから0.5μm程度、好ましくは0.3μm程度を確保する必要があろう。
【0164】距離Lmは、距離Lよりも長くする必要がある。イオン注入の条件によっても異なるが好ましくは0.5μmから1.0μmの間であり、例えば0.7μm程度であるのが好ましい。
【0165】以上説明した通り、本実施の形態による固体撮像素子においては、第2のp型半導体層の深さを第1のp型半導体層の深さに比べて深く形成したので、水平電荷転送路内の電子を転送するため電荷に転送電極に対して印加する電圧の振幅を大きくすることができ、水平電荷転送チャネル層における電荷の転送速度(転送効率)を向上させることができる。
【0166】垂直電荷転送チャネルから水平電荷転送チャネル層への電荷の転送時に、第1のp型半導体層と第2のp型半導体層とを所定距離だけ離して形成したため、第1のp型半導体層と第2のp型半導体層との重なりに起因するポテンシャルバリアなどが形成されにくい。
【0167】従って、垂直電荷転送チャネルから水平電荷転送チャネルへの電荷の転送効率が低下しない。
【0168】尚、請求項に記載した各構成要件は、それぞれ別個に組み合わせることができるものであり、例えば請求項1と請求項2と請求項3とを組み合わせることも可能であり、また、一の請求項に記載されている複数の構成要件のうちの一部と他の請求項に記載されている複数の構成要件のうちの一部とを組み合わせた発明も本願明細書の範疇に入るものとする。
【0169】尚、上記の実施の形態においては、略正方形の画素形状を有する固体撮像装置を例に挙げて説明したが、画素(光電変換素子)の形状として、例えば正六角形や対角線が垂直方向及び水平方向に整列された配置された正方形のものを用いても良い。
【0170】また、一の画素と水平方向に隣接する画素が、垂直方向に画素ピッチの1/2のピッチ分ずれて配置された、いわゆる画素ずらし方式の固体撮像装置にも適用可能である。
【0171】以上、本実施の形態により固体撮像装置について例示的に説明したが、その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【0172】
【発明の効果】水平電荷転送路における電荷の転送速度(転送効率)を向上させることができる。垂直電荷転送路から水平電荷転送路への電荷の転送効率の低下も防止できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013