米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士フイルムマイクロデバイス株式会社

発明の名称 固体撮像素子及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−111029(P2001−111029A)
公開日 平成13年4月20日(2001.4.20)
出願番号 特願平11−288731
出願日 平成11年10月8日(1999.10.8)
代理人 【識別番号】100091672
【弁理士】
【氏名又は名称】岡本 啓三
【テーマコード(参考)】
4M118
5C024
5C051
5F049
【Fターム(参考)】
4M118 AA03 AA10 AB01 BA13 CA03 DA03 DA13 EA16 FA06 FA26 FA35 
5C024 CA16 CA31 GA14
5C051 AA01 BA02 DA06 DB01 DB04 DB18 DC02 DC07
5F049 MA02 NA08 NA17 NB05 PA15 RA02 RA08 SS02
発明者 笘 哲夫
要約 目的


構成
特許請求の範囲
【請求項1】 半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側を画定する前記素子分離領域の不純物濃度は、該両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に前記片側のみを画定する前記素子分離領域の不純物濃度よりも低いことを特徴とする固体撮像素子。
【請求項2】 半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側を画定する前記素子分離領域の行方向の幅は、該両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に前記片側のみを画定する前記素子分離領域の行方向の幅よりも狭いことを特徴とする固体撮像素子。
【請求項3】 半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に、前記両側を画定する前記素子分離領域の不純物濃度は前記片側のみを画定する前記素子分離領域の不純物濃度よりも低く、かつ前記両側を画定する前記素子分離領域の行方向の幅は前記片側のみを画定する前記素子分離領域の行方向の幅よりも狭いことを特徴とする固体撮像素子。
【請求項4】 列方向及び行方向にそれぞれ所定の配列間隔で光電変換素子が複数形成された被形成体を用意する工程と、前記複数の光電変換素子の間を縫うように蛇行して概略列方向に延びる垂直電荷転送路を、該垂直電荷転送路に対応する部分の前記被形成体に第1の不純物をドープして形成する工程と、前記垂直電荷転送路の一側又は片側を画定する素子分離領域を、該一側又は片側に対応する部分の前記垂直電荷転送路に第2の不純物をドープして形成する工程とを含む固体撮像素子の製造方法。
【請求項5】 請求項4に記載の固体撮像素子の製造方法によって製造された固体撮像素子。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は固体撮像素子に関し、より詳細には固体撮像素子の複数の光電素子間を電気的に分離する素子分離領域の構造に関する。
【0002】
【従来の技術】従来例に係る固体撮像素子について、図13、及び図14を参照しながら説明する。図13は、従来例に係る固体撮像素子の平面図であり、図14は図13に示される固体撮像素子に垂直電荷転送電極を付け加えた図である。
【0003】図13において、101は半導体基板であり、その表面には所定の配列間隔で複数の光電変換素子103が形成されている。また、104は、光電変換素子103に蓄積された電荷を垂直電荷転送路105に読み出すための読み出しゲート部である。そして、102は光電変換素子103と垂直電荷転送路105とを電気的に分離する素子分離領域である。
【0004】この素子分離領域102は列方向に延びるように、そして列方向に配列される複数の光電変換素子103の各々の一側部103aに接するように形成されている。更にこの素子分離領域102は、列方向に隣接する2つの光電変換素子103を結ぶような形に形成される。換言すれば、光電変換素子103の一側部103aに接する部分の素子分離領域102bと、該素子分離領域102bに連接し、列方向に隣接する2つの光電変換素子103を結ぶ部分の素子分離領域102aとで素子分離領域102が構成される。そして、このような素子分離領域102は行方向に複数形成されている。
【0005】また、垂直電荷転送路105は、その一側(図13では右側)が素子分離領域102と接している。そして、垂直電荷転送路105の他側(図14では左側)は、列方向に隣接する2つの光電変換素子103を結ぶ部分の素子分離領域102aと、該素子分離領域102aに連接する読み出しゲート部104とに接している。素子分離領域102と光電変換素子103とが行方向に複数配列されているのに対応して、垂直電荷転送路105も行方向に複数配列される。
【0006】また、このように行方向に配列される複数の垂直電荷転送路105の各々の下流には、水平電荷転送路106が連接されている。更に、この水平電荷転送路106の一端には、水平方向に転送される電荷を所定の信号に変換し、外部に出力するための出力回路107が設けられている。図14は、図13で省略した垂直電荷転送電極108をつけ加えたものである。図yに示されるように、垂直電荷転送電極108は行方向に一体化されており、これが列方向に複数配列されている。更に、それらは一画素2電極構造を有している。そして、各々の垂直電荷転送電極108には、4相駆動パルスが印加される。
【0007】次に、このような構造を有する従来例に係る固体撮像素子の動作について,図13及び図14に基づいて説明する。まず、光学系(図示せず)により固体撮像素子の表面に像が結像され、該像の各部の光が各々の光電変換素子103に入射する。光が入射された光電変換素子103にはやがて電荷が蓄積されていく。その後、所定の時間が経過した後、垂直電荷転送電極108にフィールドシフトパルスが加えられる。フィールドシフトパルスが加えられると、光電変換素子103に蓄積されていた電荷が垂直電荷転送路105に移動する。
【0008】更に所定の時間が経過すると、垂直電荷転送電極108にパルスが次々と加えられる。このようにパルスが加えられることにより、垂直電荷転送路105に形成されるのポテンシャル井戸が該転送路105の下流の方に移動して行く。これに伴い、ポテンシャル井戸に束縛されている電荷も垂直電荷転送路105の下流に向かって移動し、やがて水平電荷転送路106に達する。
【0009】そして、水平電荷転送路106の上部の電極(図示せず)に所定のパルスを印加することにより、水平電荷転送路106に移動してきた電荷が更に水平方向に移動される。その後、電荷は出力回路107に達し、所定の信号に変換されて外部に出力される。
【0010】
【発明が解決しようとする課題】ところで、上のような構造を有する固体撮像素子の各部は、更に詳細には次のような構成を有する。すなわち、素子分離領域102は高濃度p型半導体層から成り、垂直電荷転送路105はn型半導体層から成り、また光電変換素子103はpn接合を有するフォトダイオードから成る。そして、これらはいずれもn型半導体基板101の表層部に形成されたpウェル上に形成される。更に、n型半導体基板101は接地されている。
【0011】また、垂直転送電極108に印加する4相駆動パルスの時間変化を表す特性図を図15に示す。図15において、VHは、光電変換素子103に蓄積されている電荷を垂直電荷転送路105に移動させる時(フィールドシフト時)に加えられる電圧(フィールドシフトパルス)である。VHの電圧は、例えば15Vである。
【0012】また、VL及びVMは、垂直電荷転送路105にある電荷を垂直方向に移動させる時に印加する電圧であり、VLはローレベル時、そしてVMはミドルレベル時の電圧である。この時の電圧は、例えばVLが0Vであり、VMが−8Vである。そして、電圧がVLからVM、VMからVLと次々に変化するパルス(図15参照)を垂直電荷転送電極108に印加することにより、垂直電荷転送路105のポテンシャルが次々と変化し、ポテンシャル井戸に束縛されている電荷が移動させられる。
【0013】この様子を図17(a)に示す。図17(a)は、図13の要部拡大図である図16のA−B断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。同様に、図17(b)は、図16のC−D断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。図17(a)及び(b)に示されるポテンシャルを表す図において、縦軸はポテンシャルの高さを表すものである。なお、図17(a)及び(b)には、図16で省略している垂直電荷転送電極108も示されている。
【0014】そして、図17(a)及び(b)に実線で示される曲線は、垂直電荷転送路105の電荷を垂直方向に転送する際、垂直電荷転送電極108a及び108bに印加されるパルスの電圧がローレベル(VL)であるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、印加されるパルスの電圧がミドルレベル(VM)であるときのポテンシャルの様子を表すものである。
【0015】図17(a)において、HL1は、印加されるパルスの電圧がローレベル(VL)であるときのA−B断面における垂直電荷転送路105のポテンシャルの高さを示すものである。同様に、HM1は、印加されるパルスの電圧がミドルレベル(VM)であるときのA−B断面における垂直電荷転送路105のポテンシャルの高さを示すものである。
【0016】図16のA−B断面においては、印加されるパルスの電圧がミドルレベル(VM)の時は、垂直電荷転送路105のポテンシャルの高さHMが該垂直電荷転送路105の両側のポテンシャルよりも十分に低くなり、該垂直電荷転送路105にポテンシャル井戸が形成される。そして、垂直電荷転送路105にある電荷はこのポテンシャル井戸に確実に束縛される。
【0017】その後、所定の時間が経過して、電圧がミドルレベル(VM)からローレベル(VL)になると、垂直電荷転送路105のポテンシャルの高さがHM1からHL1に高くなる。これによりポテンシャル井戸の深さが浅くなり、該ポテンシャル井戸に束縛されていた電荷はポテンシャル井戸の外に(紙面に対して垂直な方向に向かって)スムーズに移動させられる。
【0018】しかしながら、図17(b)に示すように、図16のC−D断面における垂直電荷転送路105のポテンシャルの深さは、上述した図16のA−B断面におけるポテンシャルのように十分な深さとならない。図17(b)において、HL2は、印加されるパルスの電圧がローレベル(VL)であるときのC−D断面における垂直電荷転送路105のポテンシャルの高さを示すものである。同様に、HM2は、印加されるパルスの電圧がミドルレベル(VM)であるときのC−D断面における垂直電荷転送路105のポテンシャルの高さを示すものである。
【0019】ここで、印加する電圧がローレベル(VL)の時、C−D断面における垂直電荷転送路105のポテンシャルの高さHL2は、A−B断面におけるポテンシャルの高さHL1よりも高くなる。同様に、印加する電圧がミドルレベル(VM)の時、C−D断面における垂直電荷転送路105のポテンシャルの高さHM2は、A−B断面におけるポテンシャルの高さHM1よりも高くなる。
【0020】そのため、上述したように、図16のC−D断面では、A−B断面に比べて垂直電荷転送路105のポテンシャルの深さが浅くなる。これは、以下に述べるような理由によるものである。すなわち、図16に示される領域Aでは、垂直電荷転送路105の一側(図16においては左側)は光電変換素子103の一側部103aに接する部分の素子分離領域102bで画定されており、また垂直電荷転送路105の他側(図16においては右側)は列方向に隣接する2つの光電変換素子103を結ぶ部分の素子分離領域102aで画定されている。従って、領域Aでは、素子分離領域102a及び102bに含まれる不純物が垂直電荷転送路105に拡散し易くなる。そのため、いわゆる狭チャネル効果により、この部分の垂直電荷転送路105のポテンシャルの深さが他の部分(図16のA−B断面における垂直電荷転送路105)に比べて浅くなる。
【0021】図18は、図16のE−F断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。図18に示される特性図において、縦軸はポテンシャルの高さを表すものであり、図中実線で示される曲線は、垂直電荷転送路105の電荷を垂直方向に転送する際、垂直電荷転送電極108a及び108bに印加する電圧がそれぞれローレベル及びミドルレベルであるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、垂直電荷転送電極108a及び108bのそれぞれに印加されるパルスの電圧が共にミドルレベル(VM)であるときのポテンシャルの様子を表すものである。
【0022】上で説明したような狭チャネル効果により、パルスの電圧をミドルレベル(VM)からローレベル(VL)にすると、図16の領域Aにおける垂直電荷転送路105ののポテンシャルに凸部が形成される。この凸部は、垂直電荷転送路105の図16のC−D断面におけるポテンシャルの高さHL2が、図16のA−B断面におけるポテンシャルの高さHL1よりも高いために生じるものであり、その高さはHL2−HL1となる。
【0023】このような凸部が形成されると、図18において左から右に転送されるべき電荷が、所望に転送されないという問題が生じる。すなわち、上述した凸部により、電荷の左から右への移動が妨害されて電荷が所望に移動できなくなり、電荷の垂直転送効率が劣化する。更に、この垂直転送効率が劣化により、固体撮像素子自身も所望の特性にならないという問題が生ずる。
【0024】本発明は係る従来例の問題点に鑑みて創作されたものであり、上述したような狭チャネル効果による垂直転送効率の劣化を防ぐことができる固体撮像装置、及びそのような固体撮像素子を製造する製造方法を提供することを目的とするものである。
【0025】
【課題を解決するための手段】上記した課題は、第1の発明である、半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側を画定する前記素子分離領域の不純物濃度は、該両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に前記片側のみを画定する前記素子分離領域の不純物濃度よりも低いことを特徴とする固体撮像素子によって解決する。
【0026】または、第2の発明である、半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側を画定する前記素子分離領域の行方向の幅は、該両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に前記片側のみを画定する前記素子分離領域の行方向の幅よりも狭いことを特徴とする固体撮像素子によって解決する。
【0027】または、第3の発明である、半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成される複数の光電変換素子と、第1の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される素子分離領域と、第2の導電型半導体層を含み、行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略列方向に延びるようにして前記半導体基板上に行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域で画定される部分と、その片側のみが前記素子分離領域で画定される部分とを含み、前記両側が画定される部分の前記垂直電荷転送路における狭チャネル効果が低減される程度に、前記両側を画定する前記素子分離領域の不純物濃度は前記片側のみを画定する前記素子分離領域の不純物濃度よりも低く、かつ前記両側を画定する前記素子分離領域の行方向の幅は前記片側のみを画定する前記素子分離領域の行方向の幅よりも狭いことを特徴とする固体撮像素子によって解決する。
【0028】または、第4の発明である、列方向及び行方向にそれぞれ所定の配列間隔で光電変換素子が複数形成された被形成体を用意する工程と、前記複数の光電変換素子の間を縫うように蛇行して概略列方向に延びる垂直電荷転送路を、該垂直電荷転送路に対応する部分の前記被形成体に第1の不純物をドープして形成する工程と、前記垂直電荷転送路の一側又は片側を画定する素子分離領域を、該一側又は片側に対応する部分の前記垂直電荷転送路に第2の不純物をドープして形成する工程とを含む固体撮像素子の製造方法によって解決する。
【0029】または、第5の発明である、第4の発明に記載の固体撮像素子の製造方法によって製造された固体撮像素子によって解決する。
【0030】
【作用】本発明に係る固体撮像素子によれば、図2に例示するように、垂直電荷転送路205は、領域Aにおいてその両側がそれぞれ第2の部分の素子分離領域202aと第1の部分の素子分離領域202bとで画定されている。そして、領域Bでは、垂直電荷転送路205はその片側のみが第1の部分の素子分離領域202bで画定されている。そして、第2の部分202aに含まれる不純物(B(ホウ素))の濃度を、第1の部分202bに含まれる不純物(B(ホウ素))の濃度よりも低くしている。
【0031】そのため、両側に素子分離領域202が形成された部分(図2の領域A)の垂直電荷転送路205において、不純物(B(ホウ素))の拡散に起因して従来見れた狭チャネル効果を低減することができる。換言すると、図2のA−B断面における垂直転送路205のポテンシャルの高さと、C−D断面における垂直転送路205のポテンシャルの高さとをほぼ等しくすることができる。
【0032】すなわち、図4(a)及び図4(b)に例示するように、垂直電荷転送電極208a及び208bに印加する駆動パルスが共にローレベル(VL)である場合、A−B断面におけるポテンシャルの高さ(HL1)と、C−D断面におけるポテンシャルの高さ(HL3)とをほぼ等しくできる。このため、A−B断面とC−D断面におけるポテンシャルの違いに起因して従来生じていたポテンシャルの凸部(図18参照)が無くなり、電荷の転送がスムーズに行えるようになる。
【0033】また、本願発明者は、図8〜図11に例示するように、上のような低濃度のB(ホウ素)を含む第2の部分の素子分離領域202aを形成する方法として、次のような方法を発明した。すなわち、複数の光電変換素子203が形成された被形成体(n型半導体基板301とその表層部に形成されたpウェル)を用意し、光電変換素子203及び第1の部分の素子分離領域202b以外の半導体基板201にP(リン)(第2の不純物)をイオン注入し、n型半導体層301(第2の導電型半導体層)を形成する。その後、n型半導体層301において第2の部分の素子分離領域202aに対応する部分にB(ホウ素)(第1の不純物)をイオン注入する。
【0034】この方法によると、n型半導体層301に含まれるドナー(P(リン))と、第2の部分の素子分離領域202aに含まれるアクセプタ(B(ホウ素))とが補償し合い、該第2の部分の実質的なアクセプタ濃度を低くすることができる。なお、上記イオン注入を行う前には、被形成体にフォトレジストを塗布し、該被形成体と所望の位置に重ね合わされたマスクを通じて露光、現像し、該フォトレジストにおいて第2の部分202aに対応する部分に開口を形成する。そして、上記方法を用いると、このマスクの重ね合わせ精度が比較的緩いものとなる。
【0035】すなわち、上記方法によれば、n型半導体層301において第2の部分の素子分離領域202aが形成される部分には、その行方向の近傍において予め形成されているパターンが無い。そのため、上述したフォトレジストの開口と、これらのパターンとの位置合わせを行う必要が無く、マスクの重ね合わせ精度を緩和することができる。
【0036】また、上ように第2の部分202aのB(ホウ素)(不純物)の濃度を第1の部分202bの濃度よりも低くするのではなく、第2の部分202aの行方向の幅を第1の部分202bの行方向の幅よりも狭くしても上と同様の作用を奏することができる。すなわち、このように行方向の幅を狭くすると、第2の部分202aから垂直電荷転送路205に拡散するB(ホウ素)(不純物)の量を少なくできるので、上述した理由と同様の理由で狭チャネル効果を低減することができる。
【0037】
【発明の実施の形態】(1)本発明の第1の実施の形態に係る固体撮像素子についての説明本発明の第1の実施の形態に係る固体撮像素子について、図1〜図7を参照しながら説明する。図1は、本実施形態に係る固体撮像素子全体の平面図であり、図2は図1の要部拡大図である。
【0038】図1において、201はn型半導体基板であり、その表層部にはp型半導体層から成るpウェル(図示せず)が形成されている。そして、このpウェル上には、行方向及び列方向にそれぞれ所定の配列間隔で複数の光電変換素子203が形成されている。そして、202は素子分離領域であり、これは上記pウェル上に高濃度p型半導体層(第1の導電型半導体層)を形成して成る。この素子分離領域202は、不純物の一例であるB(ホウ素)をpウェルにドープすることによより形成される。そして、図1に示されるように、この素子分離領域202は、複数の光電変換素子203の間を縫うように蛇行し、概略列方向に延びるようにして行方向に複数形成される。
【0039】また、205は垂直電荷転送路であり、光電変換素子203から読み出された電荷が(図1における)下方に向かって転送される転送路である。この垂直電荷転送路205は、行方向に隣接する素子分離領域202間に形成され、そして複数の光電変換素子203の間を縫うように蛇行し、概略列方向に延びるように形成されている。また、この垂直電荷転送路205は、上述したpウェル上にn型半導体層(第2の導電型半導体層)を形成して成るものである。
【0040】垂直電荷転送路205を通って転送されてきた電荷は、やがて水平電荷転送路206に達する。そして、水平電荷転送路206に達した電荷は、水平方向に向かって転送された後、出力回路207に到達する。出力回路207では、転送されてきた電荷が所定の信号に変換され、外部に出力される。なお、上述した電荷の垂直方向、及び水平方向の転送は、それぞれ図1に図示しない垂直電荷転送電極、及び水平電荷転送電極に所定の駆動パルスを印加することにより行われるものである。また、n型半導体基板201は接地されている。
【0041】次に、図2を参照しながら、上述した固体撮像素子の詳細について説明する。図2において、204は読み出しゲート部である。この読み出しゲート部204の上部に形成されている(図2には示されていない)電極に対してフィールドシフトパルスを印加すると、光電変換素子203に蓄積されている電荷が垂直電荷転送路205に移動させられる。
【0042】また、素子分離領域202は、列方向に配列される複数の光電変換素子203の各々の一側部203aに接するように形成されている。更にこの素子分離領域202は、列方向に隣接する2つの光電変換素子203を結ぶような形に形成される。すなわち、光電変換素子203の一側部203aに接する部分の素子分離領域202b(第1の部分)と、列方向に隣接する該第1の部分202b同士を繋ぐようにして列方向に延びる部分の素子分離領域202a(第2の部分)とで素子分離領域202が構成される。
【0043】また、図2の領域Bでは、垂直電荷転送路205の片側にのみ素子分離領域が形成されている。すなわち、垂直電荷転送路205の片側には、光電変換素子203の一側部203aに接する部分の素子分離領域202b(第1の部分)が形成されている。換言すると、領域Bにける垂直電荷転送路205は、その片側のみが第1の部分の素子分離領域202bで画定されている。
【0044】一方、図2の領域Aでは、垂直電荷転送路205の両側に素子分離領域202が形成されている。すなわち、垂直電荷転送路205の一側(図2では右側)には、光電変換素子203の一側部203aに接する部分の素子分離領域202b(第1の部分)が形成されている。そして、垂直転送路205の他側(図2では左側)には、列方向に隣接する第1の部分202b同士を繋ぐようにして列方向に延びる部分の素子分離領域202a(第2の部分)が形成されている。換言すると、領域Aにける垂直電荷転送路205は、その両側が第1の部分の素子分離領域202bと第2の部分の素子分離領域202aとで画定されている。
【0045】そして、本実施形態に係る固体撮像素子では、第2の部分の素子分離領域の不純物(B(ホウ素))の濃度を、第1の部分の素子分離領域の不純物(B(ホウ素))の濃度よりも低くしている。図3は、図2で省略していた垂直電荷転送電極208を付け足したものである。図3に示されるように、垂直電荷転送電極208は公知の一画素2電極構造を有しており、これには公知の4相駆動パルスが印加され、該4相駆動パルスの時間変化は、従来の技術の項で説明した図15に示されるのと同様である。
【0046】以下では、図2の領域Aにおける垂直転送路205のポテンシャルの様子について、図4及び図5を参照しながら説明する。図4(a)は、図2に示される本実施形態に係る固体撮像素子のA−B断面図と、該断面におけるポテンシャルの様子を模式的に示す図である。同様に、図4(b)は、図2におけるC−D断面図と、該断面におけるポテンシャルの様子を模式的に示す図である。ここで、図2のA−B断面は同図に示される領域Bにおける一断面であり、C−D断面は領域Aにおける一断面である。なお、図4には、図2で省略した垂直電荷転送電極208も示されている。
【0047】図4(a)において、実線で示される曲線は、4相駆動パルスの電圧がローレベル(VL)時のA−B断面のポテンシャルを表すものでり、点線で表される曲線は、該電圧がミドルレベル時の該断面のポテンシャルを表すものである。図4(a)に示されるように、4相駆動パルスの電圧がローレベル(VL)の時は垂直転送路205のポテンシャルの高さはHL1であり、該電圧がミドルレベル(VM)の時は該ポテンシャルの高さはHM1である。
【0048】同様に、図4(b)においても、実線で示される曲線は、4相駆動パルスの電圧がローレベル(VL)時のC−D断面のポテンシャルを表すものでり、点線で表される曲線は、該電圧がミドルレベル(VM)時の該断面のポテンシャルを表すものである。そして、HL3及びHM3は、それぞれ4相駆動パルスの電圧がローレベル(VL)時、及びミドルレベル(VM)時の垂直転送路205のポテンシャルの高さである。
【0049】先に説明したように、本実施形態に係る固体撮像素子では、第2の部分の素子分離領域202aの不純物(B(ホウ素))濃度を、第1の部分の素子分離領域202bの不純物(B(ホウ素))濃度に比べて低くなるようにしてある。このようにすることで、第2の部分の素子分離領域202aから垂直電荷転送路205へ拡散する不純物の量を従来に比べて少なくすることができる。そして、垂直電荷転送路205へ拡散する不純物の量が少なくなることで、領域Aにおける垂直電荷転送路205の狭チャネル効果を低減することができる。
【0050】これにより、4相駆動パルスの電圧がローレベル(VL)の時、図2のA−B断面における垂直電荷転送路205のポテンシャル(HL1)と、C−D断面における垂直電荷転送路205のポテンシャル(HL3)とをほぼ等しくすることができる。同様に、4相駆動パルスの電圧がミドルレベル(VM)の時も、A−B断面における垂直電荷転送路205のポテンシャル(HM1)と、C−D断面における垂直電荷転送路205のポテンシャル(HM3)とをほぼ等しくすることができる。
【0051】図5は、図2におけるE−F断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。なお、図5には、図2で省略した垂直電荷転送路208a、及び208bの示されている。図5において実線で示される曲線は、垂直電荷転送路205の電荷を垂直方向に転送する際、垂直電荷転送電極208a及び208bに印加されるパルスの電圧がそれぞれローレベル(VL)及びミドルレベル(VM)である場合ののポテンシャルの様子を表すものである。そして、点線で表される曲線は、垂直電荷転送電極208a及び208bそれぞれに印加されるパルスの電圧が共にミドルレベル(VM)であるときのポテンシャルの様子を表すものである。
【0052】図5に示されるように、本実施形態に係る固体撮像装置では、垂直電荷転送電極208a及び208bに印加されるパルスの電圧がそれぞれローレベル(VL)及びミドルレベル(VM)である場合、従来見られたようなポテンシャルの凸部が形成されない。これは、上述したように、図2のA−B断面における垂直電荷転送路205のポテンシャル(HL1)と、C−D断面における垂直電荷転送路205のポテンシャル(HL3)とがほぼ等しいためである。これにより、図5において左から右に向かって転送されるべき電荷は、ポテンシャルの凸部に妨害されることなくスムーズに移動させられる。
【0053】ところで、第2の部分の素子分離領域202aの不純物濃度は、任意に低くすることができない。すなわち、第2の部分の素子分離領域202aのポテンシャルは、隣接する垂直電荷転送路205にある電荷が互いに交じり合わない程度に高くなければならない。この点を、図4(b)を参照しながら説明する。図4(b)に示されるように、第2の部分の素子分離領域202aの両側には、垂直電荷転送路205が形成されている。図4(b)において、HCは素子分離領域202aのポテンシャルの高さを表すものであり、この高さは該第2の部分の素子分離領域202aにおける不純物濃度によって定まるものである。
【0054】今、印加されるパルスの電圧がローレベル(VL)の時を考えると、高さがHCである垂直電荷転送路205のポテンシャルの両側に、高さがHL3である第2の部分の素子分離領域202aのポテンシャルが形成される。このとき、一方の垂直電荷転送路205にある電荷が他方の垂直電荷転送路205に漏れ出さないためには、ポテンシャルの高さHL3は、HCよりも低くなければならない。
【0055】ところで、半導体基板201を接地し、垂直電荷転送路205の上部に形成されている垂直電荷転送電極に負の電位を与える場合に、ある特定の電位より低い電位を与えても垂直電荷転送路205のポテンシャルがある特定の値よりも低くならない。この場合の特定の電位をピンニング電位と言い、特定のポテンシャルの値をピンニングポテンシャルと言う。
【0056】そして、一般に垂直電荷転送電極208に印加されるパルスのローレベル時の電圧(VL)には、垂直電荷転送路205のピンニング電圧が用いられる。そのため、印加されるパルスがローレベル(VL)の時(すなわちピンニング電圧の時)、垂直電荷転送路205のポテンシャル(HL3)は該垂直電荷転送路205のピンニングポテンシャルに等しくなる。
【0057】このため、第2の部分の素子分離領域202aのポテンシャルが垂直電荷転送路205のピンニングポテンシャルよりも低くならない程度に、該第2の部分の素子分離領域202aの不純物濃度を定めなければならない。なお、上では、図2の領域Aにおける垂直電荷転送路205での狭チャネル効果を低減するために、第2の部分の素子分離領域202aの不純物濃度を第1の部分の素子分離領域202bのそれに比べて低くした。しかしながら、垂直電荷転送路205での狭チャネル効果を低減するための構造はこれに限るものではない。
【0058】図6は、図2の領域Aにおける垂直電荷転送路205での狭チャネル効果を低減するために本願発明者が発明した他の構造について説明するための図である。図6において、図2と同様の構成部材には、図2におけるのと同様の参照符号を付してある。図6に示される構造が図2に示される構造と異なる点は、第2の部分の素子分離領域202cの行方向の幅W1が第1の部分の素子分離領域202bの行方向の幅W2に比べて狭い点、及び該第2の部分の素子分離領域202cの不純物濃度が第1の部分の素子分離領域202bのそれと同じである点である。その他の点については、図2で説明したのと同様なので、その説明は省略する。
【0059】図7は、図6におけるC−D断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。なお、図6におけるC−D断面は、同図に示される領域Aにおける一断面である。また、図7において実線で示される曲線は、垂直電荷転送路205の電荷を垂直方向に転送する際、垂直電荷転送電極208に印加されるパルスの電圧がローレベル(VL)であるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、印加されるパルスの電圧がミドルレベル(VM)であるときのポテンシャルの様子を表すものである。
【0060】また、図7において、HL4は垂直電荷転送電極208に印加されるパルスの電圧がローレベル(VL)であるときの垂直電荷転送路205のポテンシャルの高さであり、HM4は電圧がミドルレベル(VM)のときの垂直電荷転送路205のポテンシャルの高さである。第2の部分の素子分離領域202cの幅W1をこのように狭くすると、該第2の部分の素子分離領域202cから垂直電荷転送路205へ拡散する不純物の量を低減することができる。これにより領域Aにおける垂直電荷転送路205の狭チャネル効果を低減することができる。
【0061】そのため、上述したHL4及びHM4は、それぞれ図4(a)におけるHL1及びHM1にほぼ等しくなる。従って、図5を用いて説明したように、垂直電荷転送電極208に印加されるパルスの電圧がローレベル(VL)であるとき、垂直電荷転送電極205のポテンシャルに凸部が形成されることがない。これにより、電荷は垂直電荷転送路をスムーズに転送させられる。
【0062】ところで、第2の部分の素子分離領域202cの幅W1は、任意に狭くすることができない。すなわち、第2の部分の素子分離領域202cのポテンシャルが垂直電荷転送路205のピンニングポテンシャルよりも低くならない程度に、該素子分離領域202cの幅W1を定めなければならない。この理由は上で説明したので省略する。
【0063】なお、狭チャネル効果を低減するための第2の部分の素子分離領域の構造については、上述したものに限るものではない。例えば、第2の部分の素子分離領域の不純物濃度を第1の部分の素子分離領域のそれに比べて小さくし、かつ第2の部分の素子分離領域の行方向の幅を第1の部分の素子分離領域のそれに比べて狭くしても良い。このようにしても上で説明したのと同様の作用、及び効果を奏することができる。
【0064】また、本実施形態では、一画素2電極構造を有する垂直電荷転送電極208を例にして説明したが、垂直電荷転送電極はこれに限るものではない。例えば、一画素4電極構造を有する垂直電荷転送電極を用いても、上で説明したのと同様の作用、及び効果を奏することができる。また、垂直電荷転送電極の駆動方式も上で説明した4相駆動方式に限るものではなく、例えば2相駆動方式や3相駆動方式であっても良い。
(2)本発明の第2の実施の形態に係る固体撮像素子の製造方法についての説明次に、本発明の第2の実施の形態に係る固体撮像素子の製造方法について、図8〜図11を参照しながら説明する。
【0065】図8(a)、図9(a)、図10(a)、及び図11(a)は、本実施形態に係る固体撮像素子の製造方法について示す平面図である。そして、図8(b)、図9(b)、図10(b)、及び図11(b)は、上記各平面図におけるC−D断面図である。まず、図8(a)に示すように、pウェル上に光電変換素子203が形成されたn型半導体基板201を用意する。本実施形態では、n型半導体基板201とその表層部に形成されたpウェルとで被形成体が構成される。
【0066】次に、図9(a)に示すように、光電変換素子203の一側部203aに接する第1の部分の素子分離領域202bを形成する。この第1の部分の素子分離領域202bは、高濃度p型半導体層(第1の導電型半導体層)から成るものであり、それは被形成体に第1の不純物の一例であるB(ホウ素)をイオン注入によりドープして形成される。また、このイオン注入は、第1の部分の素子分離領域202bに対応する部分のみが開口され、その他の部分には開口を有しないフォトレジスト(図示せず)を被形成体上に塗布し、第1の部分の素子分離領域202bに対応する部分の被形成体に該開口を通じてB(ホウ素)をドープすることにより行われる。
【0067】続いて、図10(a)に示すように、被形成体上で光電変換素子203及び第1の素子分離領域202b以外が形成されていない部分に、n型半導体層301(第2の導電型半導体層)を形成する。これは、光電変換素子203及び第1の部分の素子分離領域202bに対応する部分に開口が形成されておらず、これ以外の部分が開口されているフォトレジスト(図示せず)を被形成体上に形成し、該開口を通じて第2の不純物の一例であるP(リン)を被形成体にイオン注入によりドープすることにより行われる。
【0068】次に、図11(a)に示すように、列方向に隣接する第1の部分の不純物領域202bを繋ぐようにして列方向に延びる第2の部分の素子分離領域202aをを形成する。この第2の部分の素子分離領域202aは、該第2の部分の素子分離領域202aに対応する部分にのみ開口を有するフォトレジスト(図示せず)を半導体基板201上に形成し、該開口を通じて被形成体に第1の不純物の一例であるB(ホウ素)をイオン注入によりドープすることにより形成される。
【0069】これにより、第1の部分202bと第2の部分202aとでその両側、又は片側が画定される垂直電荷転送路205が形成されたことになる。ここで、図11(b)に示すように、第2の部分の素子分離領域202aを形成するためにB(ホウ素)をイオン注入した部分には、その下にn型半導体層201(第2の導電型半導体層)が形成されている。そのため、上のようにイオン注入した部分では、アクセプタであるB(ホウ素)と、ドナーであるP(リン)とが補償し合い、この部分全体の実質的なアクセプタ濃度が低下する。従って、上のようにイオン注入すると、不純物濃度の低いp型半導体層から成る第2の部分の素子分離領域202aを形成するのと同等の結果が得られる。
【0070】すなわち、第1の実施の形態のところで説明したように、両側に第2の部分の素子分離領域202a及び第1の部分の素子分離領域202bが形成された部分(図2の領域A)にける垂直電荷転送路205の狭チャネル効果を低減することができる。ところで、上述した製造方法とは別の方法で、以下のように第2の部分の素子分離領域202aを形成しても良い。
【0071】図12(a)及び図12(b)は、上で説明した方法とは別の方法で第2の部分の素子分離領域202aを形成する場合の製造方法について示す断面図である。この製造方法では、図9に示される工程の後、第2の部分の素子分離領域202aに対応する部分にはn型半導体層302を形成しない(図12(a)参照)。
【0072】その後、図12(b)に示すように、全体にフォトレジスト303を塗布し、マスク(図示せず)を通じて露光した後現像し、フォトレジスト303において素子分離領域202bに対応する部分に開口部303aを形成する。そして、この開口部303aを通じてB(ホウ素)をpウェルにイオン注入し、素子分離領域202bを形成する。
【0073】ところで、図12(b)に示される工程において、マスク(図示せず)の重ね合わせ精度が悪いと、図12(b)の点線円内に示されるように、第2の部分の素子分離領域202aに対応する部分と開口部303aとがずれる場合がある。このような状態でB(ホウ素)をイオン注入すると、図12(b)の点線円G、Hのように、所望の濃度でB(ホウ素)をイオン注入できない部分ができてしまう可能性がある。すなわち、点線円Gにおいては、その上部にフォトレジスト303が張り出しているため、B(ホウ素)はイオン注入されない。また、点線円Hにおいては、その上部にフォトレジスト303が形成されていないため、イオン注入されるB(ホウ素)と、n型半導体層302に含まれるP(リン)とが補償し合いうので、この部分の実質的なドナー濃度が他の部分のn型半導体層302に比べて低くなる。
【0074】これに対し、本実施形態に係る固体撮像素子の製造方法で第2の部分の素子分離領域202aを形成すると、上のような問題は生じない。すなわち、本実施形態では、フォトレジストの開口部303aと、既に形成されているn型半導体層302で第2の部分の素子分離領域202aに対応する部分とを位置合わせする必要が無い。そのため、図12に示される製造方法に比べて、本実施形態に係る固体撮像素子の製造方法では、フォトレジストを露光する際に用いられるマスクと、半導体基板201との重ね合わせ精度を緩和させることができる。
【0075】
【発明の効果】以上説明したように、本発明に係る固体撮像素子によれば、垂直電荷転送路における狭チャネル効果を低減でき、該垂直電荷転送路における電荷転送効率を向上させることができる。また、本発明に係る固体撮像素子の製造方法によれば、フォトレジストを露光する際に用いられるマスクと、半導体基板との重ね合わせ精度を緩和させることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013