米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士フイルムマイクロデバイス株式会社

発明の名称 固体撮像装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−111026(P2001−111026A)
公開日 平成13年4月20日(2001.4.20)
出願番号 特願平11−287334
出願日 平成11年10月7日(1999.10.7)
代理人 【識別番号】100091340
【弁理士】
【氏名又は名称】高橋 敬四郎 (外1名)
【テーマコード(参考)】
4M118
5C024
【Fターム(参考)】
4M118 AA01 AA02 AA04 AA10 AB01 BA13 CA03 CA20 DA03 DA12 DA15 DA18 DB01 DB03 DB06 DB07 DB08 FA03 FA06 FA13 FA26 FA33 GB11 GB17 GC08 GC09 GD04 
5C024 AA01 BA01 CA00 CA11 FA01 GA13 GA14 GA16 GA31 JA11 JA23
発明者 鈴木 信雄
要約 目的


構成
特許請求の範囲
【請求項1】 半導体基板の表面に設定された感光部内に複数行、複数列に亘って形成された多数個の光電変換素子と、光電変換素子列の1列毎に該光電変換素子列に近接して前記半導体基板の表面に形成され、各々が前記感光部を一定の方向に平面視上横切る複数本の電荷転送チャネルと、前記感光部上に形成された複数本の転送電極であって、各々が前記複数本の電荷転送チャネルの数と同じ数の複数個の転送路形成部を有し、該複数個の転送路形成部の各々が、それぞれ別個の電荷転送チャネルと平面視上交差するとともに、該平面視上の交差部の各々において前記電荷転送チャネルと共に1つの電荷転送段を構成する複数本の転送電極と、前記電荷転送チャネルの複数本に1本ずつ前記半導体基板の表面に形成され、各々が、相隣る複数本の電荷転送チャネルを前記感光部の外側の領域において合流させる複数本の加算チャネルと、前記半導体基板の表面における前記感光部の外側の領域上に形成された加算チャネル用転送電極であって、前記複数本の加算チャネルの各々と平面視上交差し、前記複数本の加算チャネルとの平面視上の交差部の各々において、前記加算チャネルと共に1つの加算用電荷転送段を構成する加算チャネル用転送電極とを具備した固体撮像装置。
【請求項2】 前記光電変換素子列の各々および前記光電変換素子行の各々が、それぞれ複数個の光電変換素子によって構成され、偶数列を構成する前記複数個の光電変換素子の各々が、奇数列を構成する前記複数個の光電変換素子に対し、各光電変換素子列内での光電変換素子同士のピッチの約1/2、列方向にずれ、偶数行を構成する前記複数個の光電変換素子の各々が、奇数行を構成する前記複数個の光電変換素子に対し、各光電変換素子行内での光電変換素子同士のピッチの約1/2、行方向にずれている請求項1に記載の固体撮像装置。
【請求項3】 前記電荷転送段が、前記光電変換素子の1個に2個ずつ形成されている請求項1または請求項2に記載の固体撮像装置。
【請求項4】 さらに、前記光電変換素子に蓄積された信号電荷の読み出しを制御するための読み出しゲートを有し、該読み出しゲートが、奇数番目の光電変換素子列を構成する光電変換素子の各々に対しては、該光電変換素子に対応する2個の電荷転送段のうちの一方の電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成され、偶数番目の光電変換素子列を構成する光電変換素子の各々に対しては、前記奇数番目の光電変換素子列を構成する光電変換素子に対する読み出しゲートよりも1電荷転送段分上流または下流にずれた電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成される請求項3に記載の固体撮像装置。
【請求項5】 前記電荷転送段が、前記光電変換素子の1個に3個ずつ形成されている請求項1または請求項2に記載の固体撮像装置。
【請求項6】 さらに、前記光電変換素子に蓄積された信号電荷の読み出しを制御するための読み出しゲートを有し、該読み出しゲートが、奇数番目の光電変換素子列を構成する光電変換素子の各々に対しては、該光電変換素子に対応する3個の電荷転送段のなかの1つの電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成され、偶数番目の光電変換素子列を構成する光電変換素子の各々に対しては、前記奇数番目の光電変換素子列を構成する光電変換素子に対する読み出しゲートよりも1もしくは2電荷転送段分上流または下流にずれた電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成される請求項5に記載の固体撮像装置。
【請求項7】 前記読み出しゲートが、奇数番目の光電変換素子列を構成する光電変換素子の各々に対しては、該光電変換素子に対応する3個の電荷転送段のなかで最も上流の電荷転送段または下も下流の電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成され、偶数番目の光電変換素子列を構成する光電変換素子の各々に対しては、該光電変換素子に対応する3個の電荷転送段のなかで最も下流の電荷転送段または最も上流の電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成される請求項6に記載の固体撮像装置。
【請求項8】 前記電荷転送段が、前記光電変換素子の1個に4個ずつ形成されている請求項2に記載の固体撮像装置。
【請求項9】 さらに、前記光電変換素子に蓄積された信号電荷の読み出しを制御するための読み出しゲートを有し、該読み出しゲートが、奇数番目の光電変換素子列を構成する光電変換素子の各々に対しては、該光電変換素子に対応する4個の電荷転送段のなかの1つの電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成され、偶数番目の光電変換素子列を構成する光電変換素子の各々に対しては、前記奇数番目の光電変換素子列を構成する光電変換素子に対する読み出しゲートよりも1もしくは2電荷転送段分上流または下流にずれた電荷転送段に隣接して前記半導体基板の表面に形成された読み出しゲート領域と、該読み出しゲート領域上に設けられた読み出しゲート電極とを含んで構成される請求項8に記載の固体撮像装置。
【請求項10】 さらに、2層電極構造の2相駆動型CCDまたは3層電極構造の2相駆動型CCDからなり、前記光電変換素子の各々が光電変換することによって該光電変換素子に蓄積された信号電荷を前記加算用電荷転送段を介して受け取り、該信号電荷を所定の方向に転送する出力転送路を有する請求項1〜請求項9のいずれかに記載の固体撮像装置。
【請求項11】 さらに、前記複数本の転送電極のうちの最も下流の転送電極と前記加算チャネル用転送電極との間に形成され、前記複数本の電荷転送チャネルの各々と平面視上交差する補助転送電極であって、前記複数本の電荷転送チャネルとの平面視上の交差部において該電荷転送チャネルとともに1つの補助電荷転送段を構成する複数個の補助転送路形成部を有する補助転送電極と、前記補助電荷転送段の2個に1〜2個ずつ該補助電荷転送段に近接して前記半導体基板の表面に形成されたドレイン領域と、前記補助電荷転送段の1個毎に該補助電荷転送段を構成する前記転送路形成部に隣接配置された排出ゲートであって、各々が、前記ドレイン領域の1つと該ドレイン領域に近接する前記補助転送路形成部との平面視上の間隙を覆うようにして前記半導体基板上に形成された排出ゲート電極とを有する排出ゲートとを具備した請求項1〜請求項10のいずれかに記載の固体撮像装置。
【請求項12】 請求項1〜請求項11のいずれかに記載の固体撮像装置の駆動方法であって、1つの垂直ブランキング期間において、所定の光電変換素子行または所定の光電変換素子列を構成する光電変換素子の各々に蓄積された信号電荷を該光電変換素子に隣接する前記読み出しゲートを介して該読み出しゲートに隣接する前記電荷転送チャネルに読み出す信号電荷読み出し工程と、前記1つの垂直ブランキング期間から次の垂直ブランキング期間までの間に、前記電荷転送チャネルに読み出された前記信号電荷の各々を画像信号に変換して出力する画像信号出力工程とを含む固体撮像装置の駆動方法。
【請求項13】 請求項11に記載の固体撮像装置の駆動方法であって、1つの垂直ブランキング期間において、所定の光電変換素子行または所定の光電変換素子列を構成する光電変換素子の各々に蓄積された信号電荷を該光電変換素子に隣接する前記読み出しゲートを介して該読み出しゲートに隣接する前記電荷転送チャネルに読み出す信号電荷読み出し工程と、前記1つの垂直ブランキング期間から次の垂直ブランキング期間までの間に、前記電荷転送チャネルに読み出された前記信号電荷の各々を画像信号に変換して出力する画像信号出力工程とを含み、さらに、前記画像信号出力工程が、前記電荷転送段に雑音信号電荷が蓄積されているときには前記排出ゲートを開とし、前記電荷転送段に信号電荷が蓄積されているときには前記排出ゲートを閉とするノイズ削減工程を含む固体撮像装置の駆動方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、エリア・イメージセンサとして利用される固体撮像装置およびその駆動方法に係り、特に、複数の光電変換素子列と複数の垂直転送CCDとを備えたインターライン転送型の固体撮像装置およびその駆動方法に関する。
【0002】
【従来の技術】CCD(電荷結合素子)の量産技術が確立されて以来、CCD型の固体撮像装置をエリア・イメージセンサとして利用したビデオカメラ、電子スチルカメラ等が急速に普及している。CCD型の固体撮像装置は、その構造により何種類かに分類されるが、その一つに、インターライン転送型の固体撮像装置(以下、この固体撮像装置を「IT−CCD」と略記する。)がある。
【0003】IT−CCDは、半導体基板の表面に一定のピッチで複数列、複数行に亘って配列された多数個の光電変換素子を有する。各光電変換素子列は複数個の光電変換素子によって構成され、各光電変換素子行も複数個の光電変換素子によって構成される。各光電変換素子は、通常、フォトダイオードによって構成される。
【0004】pnフォトダイオードからなる多数個の光電変換素子は、例えば半導体基板の所望面側にp型ウェルを形成し、所望形状のn型領域を目的とする光電変換素子の数と同じ数だけ前記のp型ウェル中に形成することによって作製される。必要に応じて、各n型領域上にp+ 型領域が形成される。信号電荷は、前記のn型領域のそれぞれに蓄積される。すなわち、前記のn型領域のそれぞれは、信号電荷蓄積領域として機能する。
【0005】以下、本明細書において「光電変換素子」の用語は、信号電荷蓄積領域のみを指す場合もある。また、本明細書でいう「光電変換素子に近接する」あるいは「光電変換素子に隣接する」とは、「光電変換素子を構成している信号電荷蓄積領域に近接する」こと、あるいは、「光電変換素子を構成している信号電荷蓄積領域に隣接する」ことを意味するものとする。
【0006】光電変換素子列の1列毎に、当該光電変換素子列に近接して、1本の電荷転送チャネルが形成される。したがって、IT−CCDは複数本の電荷転送チャネルを有する。1本の電荷転送チャネルは、当該電荷転送チャネルに近接している光電変換素子列における全ての光電変換素子に蓄積された信号電荷を転送するための電荷転送チャネルとして利用される。
【0007】電荷転送チャネルの各々を平面視上横断する複数本の転送電極が、前記の半導体基板表面上に電気絶縁膜を介して形成される。各転送電極と各電荷転送チャネルとの平面視上の交差部それぞれは、1つの電荷転送段として機能する。すなわち、1本の電荷転送チャネルと前記の複数本の転送電極とによって、1本の垂直転送CCDが形成される。
【0008】本明細書においては、垂直転送CCDを構成する複数本の転送電極それぞれにおいて上記の電荷転送段を構成する領域を、「転送路形成部」という。
【0009】インターレース駆動型のIT−CCDにおける個々の垂直転送CCDは、通常、1つの光電変換素子に対して2つの電荷転送段を有する。全画素読み出し型のIT−CCDにおける個々の垂直転送CCDは、通常、1つの光電変換素子に対して3つまたは4つの電荷転送段を有する。そして、1つのIT−CCDは、当該IT−CCDに形成されている前記複数列の光電変換素子列と同じ数の垂直転送CCDを有する。
【0010】前述した光電変換素子の各々が光電変換することにより、当該光電変換素子に信号電荷が蓄積される。各光電変換素子に蓄積された信号電荷は、それぞれ、対応する電荷転送チャネルに所定の時期に読み出される。
【0011】光電変換素子から電荷転送チャネルへの信号電荷の読み出しを制御するために、光電変換素子の1個毎に当該光電変換素子に隣接して、読み出しゲート領域が前記の半導体基板表面に形成される。この読み出しゲート領域は、通常、光電変換素子および電荷転送チャネルと逆導電型の領域で構成される。各読み出しゲート領域は、所定の電荷転送チャネルにおける所定の区域にも隣接する。
【0012】また、読み出しゲート領域それぞれの上に、読み出しゲート電極部が形成される。読み出しゲート電極部の各々は、通常、垂直転送CCDを構成する所定の転送電極における転送路形成部の一部の領域からなる。
【0013】各電荷転送チャネルに読み出された信号電荷は、当該電荷転送チャネルを含んで構成される各垂直転送CCDによって、出力転送路へ転送される。この出力転送路は、通常、CCDによって形成さる(以下、このCCDを「水平転送CCD」ということがある。)。
【0014】水平転送CCDからなる出力転送路は、1つの垂直転送CCDに対してN個の電荷転送段を有する。1つの電荷転送段は、通常、1つのポテンシャルバリア部と、1つのポテンシャルウェル部とを有し、前記の「N」は2である。1電荷転送段が均一なポテンシャルを有する場合、前記の「N」は3以上である。
【0015】出力転送路は、受け取った信号電荷を前記光電変換素子行の長手方向(以下、この方向を単に「行方向」という。)に順次転送して、出力部に送る。垂直転送CCDと同様に、出力転送路も前記の半導体基板上に形成される。
【0016】垂直転送CCDや水平転送CCDは、フォトダイオードと同様に光電変換能を有している。このため、当該垂直転送CCDや水平転送CCDによって無用の光電変換が行われないように、光電変換素子が分布する感光部から水平転送CCDに亘って光遮蔽膜が形成される。光遮蔽膜は、光電変換素子(フォトダイオード)それぞれの上に所定形状の開口部を有する。1個の光電変換素子に対して1個の開口部が形成される。この開口部は、通常、光電変換素子の信号電荷蓄積領域を平面視したときの縁より内側において開口する。
【0017】1つの光電変換素子と、当該光電変換素子に隣接して形成された1つの読み出しゲート領域と、当該読み出しゲート領域を平面視上覆う読み出しゲート電極部と、前記1つの光電変換素子に対応する2〜4つの電荷転送段(垂直転送CCDにおける2〜4つの電荷転送段)とによって、1つの画素が構成される。そして、個々の光電変換素子の表面のうちで上記の開口部から平面視上露出している部分が、1つの画素における受光部として機能する。
【0018】したがって、IT−CCDにおいては、光遮蔽膜に形成されている開口部それぞれの平面視上の形状および当該開口部の平面視上の面積によって、個々の画素における受光部の形状および面積が実質的に決まる。
【0019】ところで、IT−CCDの普及の拡大に伴い、その性能、例えば解像度や感度の更なる向上が求められている。
【0020】IT−CCDの解像度は、当該IT−CCDにおける画素密度に大きく依存する。画素密度が高いほど、解像度を高めやすい。一方、IT−CCDの感度は、個々の画素における受光部の面積に大きく依存する。個々の画素における受光部の面積が広いほど、感度を高めやすい。
【0021】特許第2825702号公報に記載されているIT−CCD(同公報では「固体撮像素子」と称されているが、本明細書では「IT−CCD」と表記する。)は、個々の画素における受光部の面積の低下を抑制しつつ画素密度を向上させることを可能にしたIT−CCDとして知られている。
【0022】このIT−CCDでは、多数個の光電変換素子が一定のピッチで複数列、複数行に亘って配列されており、1つの光電変換素子列および1つの光電変換素子行は、それぞれ複数個の光電変換素子を含んでいる。偶数列を構成している前記複数個の光電変換素子の各々は、奇数列を構成している前記複数個の光電変換素子に対し、各光電変換素子列内での光電変換素子同士のピッチの約1/2、列方向にずれている。同様に、偶数行を構成する前記複数個の光電変換素子の各々は、奇数行を構成する前記複数個の光電変換素子に対し、各光電変換素子行内での光電変換素子同士のピッチの約1/2、行方向にずれている。光電変換素子列の各々は、奇数行または偶数行の光電変換素子のみを含んでいる。
【0023】各光電変換素子に蓄積された信号電荷を転送するために、1つの光電変換素子列に対して1本の垂直転送CCDが当該光電変換素子列に近接して配置されている。垂直転送CCDの各々は複数本の転送電極を含んで構成され、これら複数本の転送電極はハニカム状に配設されている。そして、複数本の転送電極をハニカム状に配設することによって生じる六角形の隙間それぞれに、上記の光電変換素子の各々が平面視上位置している。
【0024】個々の垂直転送CCDは、当該垂直転送CCDに近接している1つの光電変換素子列における全ての光電変換素子によって、これらの光電変換素子に蓄積された信号電荷を転送するためのCCDとして利用される。各垂直転送CCDは、蛇行しつつ、所定(垂直)方向に信号電荷を転送する。
【0025】上記公報に記載されているIT−CCDでは、多数個の光電変換素子および複数本の転送電極(垂直転送CCD用の複数本の転送電極)を上述のように配設することにより、個々の画素における受光部の面積低下を抑制しつつ画素密度を向上させることを可能にしている。
【0026】なお、本明細書においては、上述した多数個の光電変換素子の配置を、以下、「画素ずらし配置」と称する。
【0027】
【発明が解決しようとする課題】例えば、画素ずらし配置が行われている1/2型、200万画素のIT−CCDを電子スチルカメラ用のIT−CCDとして使用しようとする場合、当該IT−CCDにおける画素ピッチは、光電変換素子行の長手方向(以下、この方向を「行方向」または「方向DH 」という。)については、およそ2.8μmとなる。また、画素ずらし配置が行われている1/3型、200万画素のIT−CCDを電子スチルカメラ用のIT−CCDとして使用しようとする場合、当該IT−CCDにおける前記の方向DH の画素ピッチは、およそ2.1μmとなる。
【0028】垂直転送CCDとしては、4相駆動型CCDが多用されており、水平転送CCDとしては、2相駆動型CCDが多用されている。
【0029】4相駆動型CCDからなる垂直転送CCDと2相駆動型CCDからなる水平転送CCDとを備えたIT−CCDにおいて、前記の方向DH に2.1μmピッチで画素を形成すること自体は、比較的容易である。しかしながら、当該IT−CCDにおける水平転送CCDは、1列の画素当たり4つの電極を有するものでなければならない。すなわち、長さ2.1μmの領域中に4つの転送電極が形成されたものでなければならない。このときの個々の転送電極の幅は、およそ0.5μmである。
【0030】したがって、上記の水平転送CCDを有するIT−CCDを得るにあたっては、チップサイズの小型化が図れる一方で、高度な微細加工技術が必要となる。
【0031】また、水平転送CCDが1列の画素当たり4つの転送電極を有することから、当該水平転送CCDに駆動パルスを供給するために使用されるパルス供給用端子の負荷静電容量が大きい。
【0032】さらに、200万画素を超える高解像度のIT−CCDになると、読み出しフレーム周波数を上げるために、通常、20MHz前後という高速の駆動パルスで水平転送CCDを動作させることになる。
【0033】これらの結果として、水平転送CCDの消費電力は例えば数10mWにまで増大する。消費電力の増大は、電池搭載型の電子スチルカメラにとっては電池寿命の低下を招く。
【0034】本発明の目的は、高度な微細加工技術によらずとも画素密度を容易に向上させることができ、かつ、消費電力の増大を容易に抑制することが可能なIT−CCDおよびその駆動方法を提供することにある。
【0035】
【課題を解決するための手段】本発明の一観点によれば、半導体基板の表面に設定された感光部内に複数行、複数列に亘って形成された多数個の光電変換素子と、光電変換素子列の1列毎に該光電変換素子列に近接して前記半導体基板の表面に形成され、各々が前記感光部を一定の方向に平面視上横切る複数本の電荷転送チャネルと、前記感光部上に形成された複数本の転送電極であって、各々が前記複数本の電荷転送チャネルの数と同じ数の複数個の転送路形成部を有し、該複数個の転送路形成部の各々が、それぞれ別個の電荷転送チャネルと平面視上交差するとともに、該平面視上の交差部の各々において前記電荷転送チャネルと共に1つの電荷転送段を構成する複数本の転送電極と、前記電荷転送チャネルの複数本に1本ずつ前記半導体基板の表面に形成され、各々が、相隣る複数本の電荷転送チャネルを前記感光部の外側の領域において合流させる複数本の加算チャネルと、前記半導体基板の表面における前記感光部の外側の領域上に形成された加算チャネル用転送電極であって、前記複数本の加算チャネルの各々と平面視上交差し、前記複数本の加算チャネルとの平面視上の交差部の各々において、前記加算チャネルと共に1つの加算用電荷転送段を構成する加算チャネル用転送電極とを具備した固体撮像装置が提供される。
【0036】本発明の他の観点によれば、上記の固体撮像装置の駆動方法であって、1つの垂直ブランキング期間において、所定の光電変換素子行または所定の光電変換素子列を構成する光電変換素子の各々に蓄積された信号電荷を該光電変換素子に隣接する前記読み出しゲートを介して該読み出しゲートに隣接する前記電荷転送チャネルに読み出す信号電荷読み出し工程と、前記1つの垂直ブランキング期間から次の垂直ブランキング期間までの間に、前記電荷転送チャネルに読み出された前記信号電荷の各々を画像信号に変換して出力する画像信号出力工程とを含む固体撮像装置の駆動方法が提供される。
【0037】上述した固体撮像装置においては、1本の電荷転送チャネルを含んで構成される電荷転送段の各々が相隣るもの同士で互いに隣接するように上記複数本の転送電極を形成することにより、1本の垂直転送CCDを感光部に形成することができる。当該垂直転送CCDは、感光部に形成されている光電変換素子列の数と同じ数だけ形成される。したがって、当該固体撮像装置において光電変換素子から信号電荷を読み出し、これを転送するのに必要な垂直転送CCDの本数は、従来の固体撮像装置における垂直転送CCDの本数と同じである。
【0038】しかしながら、上記の固体撮像装置は、上述した加算チャネルを有している。このため、当該加算チャネルの下流に水平転送CCDを設けた場合、当該水平転送CCDにおける電荷転送段の総数、ひいては転送電極の総数は、従来の半分以下で済む。
【0039】したがって、水平転送CCDにおける個々の電荷転送段での転送電極の幅を狭めなくても、例えば200万画素という高画素密度の固体撮像装置を得ることができる。すなわち、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度の固体撮像装置を得ることができる。
【0040】また、水平転送CCDに形成すべき転送電極の総数が従来の半分以下で済むので、当該水平転送CCDに駆動パルスを供給するために使用されるパルス供給用端子の負荷静電容量の増大も抑えられる。したがって、消費電力の増大を容易に抑制することができる。
【0041】なお、本明細書においては、信号電荷の転送経路内における当該信号電荷の移動を1つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【0042】
【発明の実施の形態】以下、図面を参照して本発明の実施例を詳細に説明する。
【0043】図1は、第1の実施例のインターレース駆動型IT−CCD100を概略的に示す平面図である。同図に示したように、IT−CCD100は、半導体基板1の表面に設定された感光部10と、当該感光部10の外側に形成された合流部50と、当該合流部50の外側に形成された出力転送路60と、当該出力転送路60の一端に接続配置された出力部65とを具備している。
【0044】なお、図1は、図面をみやすくするために、また、説明を判りやすくするために、光電変換素子20の数を64個にした略図である。実際のインターレース駆動型IT−CCDでは、光電変換素子の数が数10万〜数100万に達する。
【0045】まず、図1に示した感光部10の構成について、既出の図1の他に、図2、図3、図4(a)および図4(b)を用いて説明する。
【0046】図2は、感光部10における光電変換素子20、チャネルストップ領域25および電荷転送チャネル30の平面配置を示す模式図である。
【0047】図3は、感光部10の概略を示す部分断面斜視図である。
【0048】図4(a)は、感光部10上に形成されている転送電極31の概略を示す部分平面図であり、図4(b)は、感光部10上に形成されている転送電極32の概略を示す部分平面図である。
【0049】以下の説明は、p型ウェルを備えたn型シリコン基板からなる半導体基板1を用いた場合を例にとり、行う。勿論、他の半導体基板を用いて同様の機能を有するIT−CCDを得ることも可能である。
【0050】計64個の光電変換素子20が、8行、8列に亘って感光部10における半導体基板1の表面に形成されている。すなわち、8つの光電変換素子行21と、8つの光電変換素子列22とが、感光部10における半導体基板1の表面に形成されている。図1または図2に示すように、個々の光電変換素子20は、平面視上、矩形を呈する。
【0051】計8本の電荷転送チャネル(図1においては図示せず。)が、光電変換素子列22の1列に1本ずつ、対応する光電変換素子列22の左側(図1での左側)に形成されている。これらの電荷転送チャネルは、感光部10を一定の方向DV (図1中に矢印で示す。)に横切っている。図2に示すように、個々の電荷転送チャネル30は、平面視上、帯状を呈する。図3に示すように、電荷転送チャネル30は、例えばp型ウェル2内にn型領域を帯状に形成することによって得られる。
【0052】図2に示すように、後述する読み出しゲート領域41が形成されている箇所を除き、光電変換素子20と電荷転送チャネル30との間にチャネルストップ領域25が形成されている。当該チャネルストップ領域は、1つの光電変換素子列22において相隣る2個の光電変換素子20同士の間にも形成されている。図3に示すように、チャネルストップ領域25は、例えばp型ウェル2内にp+ 型領域を所定形状に形成することによって得られる。
【0053】図3に示すように、光電変換素子20は、例えば、半導体基板1の一表面側に形成されたp型ウェル2中の所定領域と、当該所定領域の上に設けられたn型領域3と、n型領域3上に設けられた埋込み用p+ 型層4とによって構成された埋込型のフォトダイオードからなる。n型領域3は、信号電荷蓄積領域として機能する。図示を省略した電気絶縁膜(シリコン酸化膜)が、p+ 型層4上に形成されている。
【0054】図1に示すように、計8本の転送電極31と計8本の転送電極32とが、電気絶縁膜(図示せず。)を介して感光部10上に交互に形成されている。図3に示すように、これらの転送電極31、32は、各電荷転送チャネル30を平面視上横断している。転送電極32は、例えば第1ポリシリコン層によって形成される。転送電極31は、例えば第2ポリシリコン層によって形成される。転送電極31と転送電極32とは、図示を省略した電気絶縁膜によって、互いに絶縁されている。
【0055】個々の転送電極31は、平面視上の形状が矩形である転送路形成部31Tを計8個有している(図1参照)。1本の転送電極31において相隣る2つの転送路形成部31Tは、図3または図4に示すように、帯状を呈する接続部31Cによって互いに繋がっている。各接続部31Cは、前記の方向DH (図1参照)に延びている。
【0056】1本の転送電極31における各転送路形成部31Tは、図3に示すように、それぞれ別個の電荷転送チャネル30と平面視上交差する。転送路形成31Tと電荷転送チャネル30との平面視上の交差部は、1つの電荷転送段として機能する。また、個々の転送電極31において、図1の左端から数えて偶数番目の転送路形成部31Tの各々は、感光部10に形成されている所定の読み出しゲート領域41を平面視上覆う(図3参照)。転送路形成部31Tにおいて読み出しゲート領域41を平面視上覆う部分は、光電変換素子20から信号電荷を読み出すための読み出しゲート電極部31G(図3および図4参照)として機能する。
【0057】転送電極32の各々も、平面視上の形状が矩形である転送路形成部32Tを計8個有している(図1参照)。1本の転送電極32において相隣る2つの転送路形成部32Tは、図3または図4に示すように、帯状を呈する接続部32Cによって互いに繋がっている。各接続部32Cは、前記の方向DH (図1参照)に延びている。
【0058】1本の転送電極32における各転送路形成部32Tは、図3に示すように、それぞれ別個の電荷転送チャネル30と平面視上交差する。転送路形成32Tと電荷転送チャネル30との平面視上の交差部は、1つの電荷転送段として機能する。また、個々の転送電極32において、図1の左端から数えて奇数番目の転送路形成部32Tの各々は、感光部10に形成されている所定の読み出しゲート領域41を平面視上覆う(図3参照)。転送路形成部32Tにおいて読み出しゲート領域41を平面視上覆う部分は、光電変換素子20から信号電荷を読み出すための読み出しゲート電極部32G(図3および図4参照)として機能する。
【0059】転送路形成部31Tを含んで構成される電荷転送段と転送路形成部32Tを含んで構成される電荷転送段とは、1本の電荷転送チャネル30に沿って交互に連なって、1本の垂直転送CCD35(図1参照)を形成している。1個の光電変換素子20に対して、転送路形成部31Tを含んで構成される電荷転送段と転送路形成部32Tを含んで構成される電荷転送段との計2個の電荷転送段が、上流側からこの順番で形成されている。
【0060】図1においては、図を判りやすくするために、個々の垂直転送CCD35における転送路形成部31Tと転送路形成部32Tとを互いに離隔して描いている。しかしながら、個々の垂直転送CCD35における転送路形成部31Tとその下流側に近接して形成されている転送路形成部32Tとは、図3に示すように、一部重なっている。
【0061】すなわち、転送路形成部31Tの下流側の縁部は、図示を省略した電気絶縁膜を介して、転送路形成部32Tの上流側の縁部に覆い被さっている。転送路形成部31Tとその下流側に近接して形成されている転送路形成部32Tとは、いわゆる重ね合わせ転送電極構造をなしている。
【0062】以下、互いに絶縁された2つの転送電極によって構成される構造であって、一方の転送電極における或る1つの稜に沿った縁部が他方の転送電極における或る1つの稜に沿った縁部に覆い被さっている構造を、単に「重ね合わせ転送電極構造」という。この場合の「転送電極」には、転送路形成部、補助転送電極、加算チャネル用転送電極等も含まれるものとする。重ね合わせ転送電極構造は、3つ以上の転送電極によっても構成することができる。
【0063】また、2つの転送電極からなる重ね合わせ転送電極構造における重ね合わせ部分をみたときに下に位置する転送電極を「下層電極」と呼び、上に位置する転送電極を上層電極と呼ぶことがある。3つの転送電極からなる重ね合わせ転送電極構造における重ね合わせ部分をみたときに最も下に位置する転送電極を「下層電極」と呼び、最も上に位置する転送電極を上層電極と呼び、下層電極と上層電極との間に位置する転送電極を中層電極と呼ぶことがある。
【0064】垂直転送CCD35の各々は、その右側(図1での右側)に近接して形成されている光電変換素子列22を構成している各光電変換素子20に蓄積された信号電荷を、読み出しゲート40介して受け取り、当該信号電荷を前記の方向DV に転送する。
【0065】上記の読み出しゲート40は、1個の光電変換素子20に1個ずつ形成されている(図1参照)。図1においては、図を判りやすくするために、読み出しゲート40を転送路形成部31Gまたは32Gに隣接させて描いている。しかしながら、実際の読み出しゲート40は、半導体基板1に形成されているp型ウェル2の所定箇所からなる読み出しゲート領域41(図3参照)と、当該読み出しゲート領域41を平面視上覆う前記の読み出しゲート電極部31Gまたは32Gとを含んで構成されている(図3参照)。
【0066】図1の左端から数えて奇数番目に当たる光電変換素子列22を構成する光電変換素子20の各々に対しては、平面視上、当該光電変換素子20の下流側のほぼ半分の領域の左側に隣接して、読み出しゲート領域41が形成されている(図2および図3参照)。読み出しゲート領域41は、光電変換素子20に対応する2つの電荷転送段のうち、転送路形成部32Tを含んで構成される電荷転送段に隣接している。読み出しゲート電極部32Gが、当該読み出しゲート領域41を平面視上覆っている。
【0067】図1の左端から数えて偶数番目に当たる光電変換素子列22を構成する光電変換素子20の各々に対しては、平面視上、当該光電変換素子20の上流側のほぼ半分の領域の左側に隣接して、読み出しゲート領域41が形成されている(図2および図3参照)。この読み出しゲート領域41は、当該光電変換素子20に対応する2つの電荷転送段のうち、転送路形成部31Tを含んで構成される電荷転送段に隣接している。読み出しゲート電極部31Gが、当該読み出しゲート領域41を平面視上覆っている。
【0068】次に、図1に示した合流部50の構成について、既出の図1の他に図5を用いて説明する。
【0069】図5は、上述した感光部10、各電荷転送チャネル30、加算チャネル51および出力転送路60の平面配置を示す概略図である。
【0070】上述した電荷転送チャネル30の各々は、感光部10を前記の方向DV (図1または図5参照)に横切った後、さらに2補助電荷転送段分、出力転送路60側(合流部50内)に延在している。「補助電荷転送段」については後述する。
【0071】相隣る2本の電荷転送チャネル30は、合流部50内においても、図示を省略したチャネルストップ領域によって互いに分離されている。
【0072】計4本の加算チャネル51が、2本の電荷転送チャネル30に1本ずつ接続されている(図5参照)。加算チャネル51の平面視上の形状は、Y字状である。各加算チャネル51は、相隣る2本の電荷転送チャネル30のそれぞれの下流端に連なって、これら2本の電荷転送チャネル30を合流させている。相隣る2本の加算チャネル51は、図示を省略したチャネルストップ領域によって互いに分離されている。
【0073】図1および図5に示すように、1本の加算チャネル用転送電極52が合流部50に設けられている。加算チャネル用転送電極52は、例えばポリシリコンによって形成される。当該加算チャネル用転送電極52は、半導体基板1上に電気絶縁膜(図示せず。)を介して設けられる。
【0074】加算チャネル用転送電極52は、加算チャネル51を平面視上覆うV字状の加算用転送路形成部52Tを計4個有している。相隣る2個の加算用転送路形成部52Tは、帯状を呈する接続部52Cによって繋がっている。各加算用転送路形成部52Tは、図5に示したように、それぞれ別個の加算チャネル51と平面視上交差する。加算チャネル51と加算用転送路形成部52Tとの平面視上の交差部は、1つの加算用電荷転送段として機能する。
【0075】補助電荷転送チャネル53が、各加算チャネル51の下流端に繋がっている(図5参照)。各補助電荷転送チャネル53の下流端は、出力転送路60に達している。相隣る2本の補助電荷転送チャネル53は、図示を省略したチャネルストップ領域によって互いに分離されている。
【0076】第1補助転送電極55と第2補助転送電極56とが上流側からこの順番で、感光部10における最も下流の転送電極32と加算チャネル51との平面視上の間に形成されている(図1参照)。第3補助転送電極57、第4補助転送電極58および第5補助転送電極59が、上流側からこの順番で、各加算チャネル51と出力転送路60との平面視上の間に形成されている。
【0077】第1補助転送電極55は、平面視上の形状が矩形である補助転送路形成部を計8個有している(図1参照)。相隣る2つの補助転送路形成部55Tは、帯状を呈する接続部55Cによって互いに繋がっている。各接続部55Cは、前記の方向DH に延びている。各補助転送路形成部55Tは、それぞれ別個の電荷転送チャネル30と平面視上交差する。補助転送路形成55Tと電荷転送チャネル30との平面視上の交差部は、1つの補助電荷転送段として機能する。
【0078】第2補助転送電極56も、平面視上の形状が矩形である補助転送路形成部56Tを計8個有している(図1参照)。相隣る2つの補助転送路形成部56Tは、帯状を呈する接続部56Cによって互いに繋がっている。各接続部56Cは、前記の方向DH に延びている。各補助転送路形成部56Tは、それぞれ別個の電荷転送チャネル30と平面視上交差する。補助転送路形成56Tと電荷転送チャネル30との平面視上の交差部は、1つの補助電荷転送段として機能する。
【0079】第3補助転送電極57は、平面視上の形状が矩形である補助転送路形成部を計4個有している(図1参照)。相隣る2つの補助転送路形成部57Tは、帯状を呈する接続部57Cによって互いに繋がっている。各接続部57Cは、前記の方向DH に延びている。各補助転送路形成部57Tは、それぞれ別個の電荷転送チャネル53と平面視上交差する。補助転送路形成57Tと電荷転送チャネル53との平面視上の交差部は、1つの補助電荷転送段として機能する。
【0080】第4補助転送電極58および第5補助転送電極59は、それぞれ、第3補助転送電極57とほぼ同じ形状および大きさを有し、第3補助転送電極57とほぼ同じ仕様で配設されている。図1においては、第4補助転送電極58における補助転送路形成部を符号58Tで示し、当該第4補助転送電極58における接続部を符号58Cで示している。同様に、図1においては、第5補助転送電極59における補助転送路形成部を符号59Tで示し、当該第5補助転送電極59における接続部を符号58Cで示している。
【0081】図1においては、図を判りやすくするために、感光部10における最も下流の転送電極32、加算チャネル用転送電極52および第1〜第5補助転送電極55、56、57、58、59を相隣るもの同士で互いに離隔させて描いている。しかしながら、転送路形成部32T、加算用転送路形成部52Tおよび補助転送路形成部55T、56T、57T、58T、59Tは、重ね合わせ転送電極構造をなしている。
【0082】補助転送路形成部55T、加算用転送路形成部52Tおよび補助転送路形成部58Tが上層電極に相当する。最も下流の転送電極32における転送路形成部32T、補助転送路形成部56T、補助転送路形成部57Tおよび補助転送路形成部59Tが下層電極に相当する。
【0083】図1の左端から数えて1、2番目の各垂直転送CCD35は、感光部10を方向DV に横断した後、さらに2補助電荷転送段分、合流部50内にそれぞれ延在し、その後、最も左側の加算チャネル51(図5参照)と最も左の加算用転送形成部52Tとを含んで構成される加算用電荷転送段において合流する。図1の左端から数えて3、4番目の各垂直転送CCD35および5、6番目の各垂直転送CCD35ならびに7、8番目の各垂直転送CCD35についても同様である。
【0084】各加算用電荷転送段の下流には、1本の補助電荷転送チャネル53(図5参照)と補助転送路形成部57T、58T、59Tとを含んで構成される補助垂直転送CCDがそれぞれ続いている。これらの補助垂直転送CCDは、出力転送路60に達している。
【0085】次に、図1に示した出力転送路60および出力部65について説明する。
【0086】出力転送路60は、感光部10から加算部50を介して送られてきた信号電荷を受け取り、当該信号電荷を出力部65へ順次転送する。出力転送路60は、例えば2層電極構造の2相駆動型CCD、3層電極構造の2相駆動型CCD、2層電極構造の4相駆動型CCD等によって構成される。
【0087】2層電極構造の2相または4相駆動型CCDは、第1ポリシリコンからなる転送電極と第2ポリシリコンからなる転送電極とを有する2層ポリシリコン電極構造の2相駆動型CCDを含む。3層電極構造の2相駆動型CCDは、第1ポリシリコンからなる転送電極、第2ポリシリコンからなる転送電極および第3ポリシリコンからなる転送電極を有する3層ポリシリコン電極構造の2相駆動型CCDを含む。
【0088】出力部65は、出力転送路60から送られてきた信号電荷をフローティング容量(図示せず。)によって信号電圧に変換し、当該信号電圧をソースホロワ回路(図示せず。)等を利用して増幅する。検出(変換)された後の電荷は、図示を省略したリセットトランジスタを介して電源(図示せず。)に吸収される。
【0089】図1に示したIT−CCD100においては、各転送電極31、各転送電極32、第1補助転送電極55、第2補助転送電極56、加算チャネル用転送電極52、第3補助転送電極57、第4補助転送電極58および第5補助転送電極59の各々に4相の駆動パルスを供給するために、4つのパルス供給用端子70a、70b、70c、70dが配設されている。
【0090】各転送電極31、各転送電極32、加算チャネル用転送電極52および第1〜第5補助転送電極55、56、57、58、59は、感光部10から合流部50に向かって3つおきに選択することによって、4つの転送電極群に分けられる。個々のパルス供給用端子70a、70b、70c、70dは、それぞれ異なる転送電極群の1つに電気的に接続されている。
【0091】出力転送路60を構成する各転送電極に2相の駆動パルスを供給するために、2つのパルス供給用端子75a、75bが配設されている。
【0092】以上説明したIT−CCD100においては、(a) 1つの光電変換素子20、(b) この光電変換素子20の左側(図1での左側)に近接して形成されている2つの電荷転送段、すなわち、転送路形成部31Tを含んで構成される電荷転送段と転送路形成部32Tを含んで構成される電荷転送段、および、(c) 転送路形成部31Tもしくは32Tを含んで構成される前記の電荷転送段と光電変換素子20との間に形成されている1つの読み出しゲート40、によって、1つの画素が構成される。当該IT−CCD100においては、計64個の画素が8行、8列に亘って形成されている。
【0093】IT−CCD100は、前述した加算チャネル51を有している。このため、出力転送路60(図1参照)をCCDによって構成する場合、当該出力転送路60における電荷転送段の総数、ひいては転送電極の総数は、従来の半分で済む。当該出力転送路60の駆動周波数は従来の2倍になる。
【0094】したがって、出力転送路60における個々の電荷転送段での転送電極の幅を狭めなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。すなわち、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。
【0095】また、出力転送路60に形成すべき転送電極の総数が従来の半分で済むので、当該出力転送路60に駆動パルスを供給するために使用されるパルス供給用端子75a、75b(図1参照)の負荷静電容量の増大も抑えられる。したがって、消費電力の増大を容易に抑制することができる。
【0096】図示した第1の実施例のIT−CCD100は、IT−CCDとしては簡単な構造のIT−CCDである。実際のIT−CCDでは、前述したように、垂直転送CCDや水平転送CCD等によって無用の光電変換が行われるのを防止するために、感光部から出力転送路に亘る所定の領域を平面視上覆う光遮蔽膜が形成される。また、通常、光電変換素子での光電変換効率を高めるために、マイクロレンズアレイが配設される。さらに、カラー撮像用のIT−CCDでは色フィルタアレイが配設される。
【0097】図6(a)および図6(b)は、上述したIT−CCD100に光遮蔽膜80を設けた後のIT−CCD(以下、このIT−CCDを「IT−CCD100a」という。)を概略的に示す部分断面図である。これらの図に示すように、光遮蔽膜80は、感光部10上においては、光電変換素子20それぞれの上に所定形状の開口部81を有する。1個の光電変換素子20に対して1個の開口部81が形成される。各開口部81は、平面視上、光電変換素子20における信号電荷蓄積領域(n型領域3)の平面視上の縁より内側において開口している。1つの光電変換素子20のうちで上記の開口部81から平面視上露出している部分が、個々の画素における受光部(以下、この受光部を「受光部81」ということがある。)として機能する。
【0098】上記の光遮蔽膜80は、例えばアルミニウム、クロム、タングステン、チタンまたはモリブデンからなる金属薄膜や、これらの金属の2種以上からなる合金薄膜、あるいは、前記の金属同士または前記の金属と前記の合金とを組み合わせた多層金属薄膜等によって形成される。
【0099】開口部(受光部)81のそれぞれは、平面視上、矩形を呈する。これらの開口部(受光部)81の形状、大きさおよび向きは、実質的に同じである。
【0100】開口部(受光部)81から光電変換素子20に入射した光は、当該光電変換素子20によって光電変換されて信号電荷となる。この信号電荷は、光電変換素子20の信号電荷蓄積領域であるn型領域3から当該光電変換素子20に隣接する読み出しゲート40を介して垂直転送CCD35に読み出される。このとき、所定の読み出しパルスが転送電極31(読み出しゲート電極部31G)または転送電極32(読み出しゲート電極部32G。ただし、図6(a)および図6(b)においては図示せず。)に印加される。
【0101】なお、図6(a)および図6(b)においては、図1や図3において図示を省略した2つの部材が示されている。1つは、半導体基板1の表面に形成された電気絶縁膜5である。当該電気絶縁膜5は、例えばシリコン酸化物からなる。他の1つは、転送電極31を覆っている電気絶縁層34である。当該電気絶縁層34は、転送電極31と転送電極32とが平面視上重なっている箇所においては、例えば、転送電極32の表面に形成された電気絶縁膜(例えばシリコン酸化膜)と、転送電極31の表面に形成された電気絶縁膜(例えばシリコン酸化膜)とからなる。
【0102】一方、前記のマイクロレンズを設けるにあたっては、まず、光遮蔽膜80が設けられているIT−CCD100a(図6参照)の感光部上に平坦化膜が形成される。この平坦化膜は焦点調節層としても利用される。そして、白黒撮像用のIT−CCDにおいては、前記の平坦化膜の表面に所定個のマイクロレンズからなるマイクロレンズアレイが配設される。一方、カラー撮像用のIT−CCDにおいては、上記の平坦化膜の上に色フィルタアレイが形成される。このため、マイクロレンズアレイは、前記の色フィルタアレイ上に更に第2の平坦化膜を設けた後、当該第2の平坦化膜の表面に形成される。白黒撮像用およびカラー撮像用のいずれのIT−CCDにおいても、個々のマイクロレンズは、それぞれ別個に、画素の受光部を平面視上覆うようにして形成される。
【0103】第1の平坦化膜は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【0104】色フィルタアレイは、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。このような色フィルタアレイとしては、3原色(赤、緑、青)系の色フィルタアレイ、および、いわゆる補色タイプの色フィルタアレイがある。
【0105】補色タイプの色フィルタアレイは、例えば(i) 緑(G)、シアン(Cy)および黄(Ye)の各色フィルタ、(ii)シアン(Cy)、黄(Ye)および白もしくは無色(W)の各色フィルタ、(iii) シアン(Cy)、マゼンダ(Mg)、黄(Ye)および緑(G)の各色フィルタ、または、(iv)シアン(Cy)、黄(Ye)、緑(G)および白もしくは無色(W)の各色フィルタ、等によって構成することができる。
【0106】色フィルタアレイは、例えば、フォトリソグラフィ法等の方法によって、所望色の顔料もしくは染料を分散させた樹脂(カラーレジン)の層を所定箇所に形成することによって作製することができる。
【0107】色フィルタアレイにおける各色フィルタの配置パターンは、次のようにして選定される。すなわち、当該色フィルタアレイが設けられたIT−CCDにおける所定の2〜3画素行または2〜3画素列、例えば相隣る2または3つの画素行の各光電変換素子に蓄積された信号電荷を用いて、加色法または減色法によりフルカラー情報が得られるように選定される。
【0108】色フィルタ上に形成される第2の平坦化膜は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【0109】マイクロレンズアレイを構成するマイクロレンズの各々は、1つの画素の受光部81(図6参照)を平面視上覆うようにして形成されている。これらのマイクロレンズは、例えば、屈折率が概ね1.3〜2.0の透明樹脂(フォトレジストを含む。)からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。
【0110】図1に示したIT−CCD100を駆動させるために、各転送電極31、各転送電極32、加算チャネル用転送電極52、第1〜第5補助転送電極55、56、57、58、59、ならびに出力転送路60に所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【0111】以下、図6に示したIT−CCD100aをインターレース駆動させる場合を例にとり、その駆動方法の一例を説明する。なお、下記の説明においては、IT−CCD100aに形成されている8つの画素行を上流側から順番に第1画素行、第2画素行、第3画素行、……第8画素行と称する。また、上記8つの画素列を図1の左端から順番に第1画素列、第2画素列、第3画素列、……第8画素列と称する。後述する他の実施例において形成されている画素行、画素列についても、同様にして所望の画素行または画素列を特定するものとする。
【0112】また、本実施例および後述する他の実施例においては、画素行および画素列についての上記の呼称に準じて、所望の画素を例えば「3行5列の画素」のように特定するものとする。
【0113】図7は、1フレームを下記(i) 〜(iv)の4つのフィールドに分けてIT−CCD100aをインターレース駆動させる際の読み出しパルスの一例を示す。
【0114】(i) 2行奇数列、4行奇数列、6行奇数列および8行奇数列の各画素からなる第1フィールド。
【0115】(ii)2行偶数列、4行偶数列、6行偶数列および8行偶数列の各画素からなる第2フィールド。
【0116】(iii) 1行奇数列、3行奇数列、5行奇数列および7行奇数列の各画素からなる第3フィールド。
【0117】(iv)1行偶数列、3行偶数列、5行偶数列および7行偶数列の各画素からなる第4フィールド。
【0118】図8に示すように、IT−CCD100aをインターレース駆動させる際に使用される駆動パルス供給手段110は、例えば、同期信号発生器101、タイミング発生器102、垂直駆動回路103および水平駆動回路104を含んで構成される。なお、図8においては、光遮蔽膜80が省略されている。
【0119】同期信号発生器101は、垂直同期パルス、水平同期パルス等、信号処理に必要な各種のパルスを作る。タイミング発生器102は、垂直転送CCD30の駆動に必要な4相の垂直パルス信号、光電変換素子20からの信号電荷の読み出しに必要な読み出しパルス、出力転送路60の駆動に必要な2相の水平パルス信号等のためのタイミング信号を作る。
【0120】垂直駆動回路103は、上記のタイミング信号に基づいて垂直パルス信号を発生する。当該垂直パルス信号は、パルス供給用端子70a、70b、70cまたは70dを介して、4つある前記の転送電極群のうちの所定の転送電極群に印加される。水平駆動回路104は、上記のタイミング信号に基づいて水平パルス信号を発生する。当該水平パルス信号は、パルス供給用端子75a、75bを介して出力転送路60に印加される。
【0121】パルス供給用端子70aに印加される垂直パルス信号をVa 、パルス供給用端子70bに印加される垂直パルス信号をVb 、パルス供給用端子70cに印加される垂直パルス信号をVc 、パルス供給用端子70dに印加される垂直パルス信号をVd と表記する。また、パルス供給用端子75aに加えられる水平パルス信号をHa と表記し、パルス供給用端子75bに加えられる水平パルス信号をHbと表記する。Ha の位相とHb の位相とは、互いにπずれている。
【0122】ブランキングパルスによって規定される第1の垂直ブランキング期間(以下、垂直ブランキング期間を「Vブランキング」と略記する。)の適当な時期に、低レベルの垂直パルスVL がパルス供給用端子70a、70bに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子70c、70dに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、さらに高レベルの読み出しパルスVR がパルス供給用端子70dに印加される。
【0123】当該読み出しパルスVR の印加により、第1フィールドを構成している光電変換素子20の各々に蓄積されていた信号電荷が、それぞれ対応する垂直転送CCD35に読み出される(信号電荷読み出し工程)。
【0124】8行奇数列の各光電変換素子20から読み出された信号電荷は、上記第1のVブランキングに続く第1の水平ブランキング期間(以下、水平ブランキング期間を「Hブランキング」と略記する。)に、出力転送路60に転送される。これらの信号電荷は、第1のHブランキングに続く第1の水平有効信号期間に、出力部65から順次出力される(画像信号出力工程)。
【0125】以下同様にして、6行奇数列の各光電変換素子20から読み出された信号電荷についての画像出力工程、4行奇数列の各光電変換素子20から読み出された信号電荷についての画像出力工程および2行奇数列の各光電変換素子20から読み出された信号電荷についての画像出力工程が順次行われる。
【0126】1つのフィールドを構成する光電変換素子20の各々に蓄積されていた信号電荷を全て出力部65から出力するためには、計4回の画像出力工程が必要である。当該4回の画像出力工程を行うのに要する期間を、以下、「有効信号期間」という。
【0127】第1フィールドについての有効信号期間が終了した後にブランキングパルスによって新たに規定される第2のVブランキングの適当な時期に、低レベルの垂直パルスVL がパルス供給用端子70a、70bに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子70c、70dに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、読み出しパルスVR がパルス供給用端子70cに印加される。
【0128】当該読み出しパルスVR の印加により、第2フィールドを構成している光電変換素子20の各々に蓄積されていた信号電荷が、それぞれ対応する垂直転送CCD35に読み出される(信号電荷読み出し工程)。
【0129】この信号電荷読み出し工程に引き続き、第2フィールドについての有効信号期間が設定される。この有効信号期間において、第1フィールドについての有効信号期間に行われる計4回の画像読み出し工程と同様にして、8行偶数列、6行偶数列、4行偶数列2行偶数列の順番で、各光電変換素子20から読み出された信号電荷についての画像出力工程が計4回行われる。
【0130】以下、同様にして、第3フィールドについての信号電荷読み出し工程および計4回の画像読み出し工程、ならびに、第4フィールドについての信号電荷読み出し工程および計4回の画像読み出し工程が順次行われる。
【0131】第3フィールドについての信号電荷読み出し工程においては、高レベルの垂直パルスVH がパルス供給用端子70a、70bに印加されると共に、低レベルの垂直パルスVL がパルス供給用端子70c、70dに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、読み出しパルスVR がパルス供給用端子70bに印加される。
【0132】第4フィールドについての信号電荷読み出し工程においては、高レベルの垂直パルスVH がパルス供給用端子70a、70bに印加されると共に、低レベルの垂直パルスVL がパルス供給用端子70c、70dに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、読み出しパルスVR がパルス供給用端子70aに印加される。
【0133】第1のVブランキングから第4フィールドに対する有効信号期間にかけて行われる上記の動作を繰り返すことにより、インターレースされた画像出力信号、すなわち、各フィールドの画像出力信号が出力部65から次々と出力される。
【0134】上記のインターレース動作において出力部65から出力される画像出力信号は、2本の垂直転送CCD35(図1参照)によって別々に転送されてきた電荷が前述した加算用電荷転送段の各々において加算(合流)されることによって生じた電荷(以下、この電荷を「加算信号」という。)に基づく画像出力信号である。個々の垂直転送CCD35は、(a) 信号電荷と、(b) 当該垂直転送CCD35で生じた暗電流とスミアに相当する電荷とが混ざった電荷(以下、この電荷を「雑音信号電荷」という。)、とを転送してくる。
【0135】例えば、第1フィールドまたは第3フィールドの画像信号出力工程の各々においては、図1での左端から数えて奇数番目に当たる垂直転送CCD35のそれぞれが上記の信号電荷を次々と転送してくる。このとき、図1での左端から数えて偶数番目に当たる垂直転送CCD35のそれぞれは、上記の雑音信号電荷を次々と転送してくる。
【0136】また、第2フィールドまたは第4フィールドの画像信号出力工程の各々においては、図1での左端から数えて偶数番目に当たる垂直転送CCD35のそれぞれが上記の信号電荷を次々と転送してくる。このとき、図1での左端から数えて奇数番目に当たる垂直転送CCD35のそれぞれは、上記の雑音信号電荷を次々と転送してくる。
【0137】1つの加算信号は、2本の垂直転送CCD35の一方が転送してきた上記の信号電荷と他方の垂直転送CCD35が転送してきた上記の雑音信号電荷とが加算された電荷である。
【0138】雑音信号電荷は、後述するドレイン領域および排出ゲートを設けることにより、加算用電荷転送段の手前で除去することができる。
【0139】インターレースされたフィールド画像信号を必要とするカメラでは、例えば、出力部65から出力された第1フィールドのフィールド画像出力信号と第2フィールドのフィールド画像出力信号とをフィールドメモリに一旦蓄積する。その後、当該フィールドメモリに蓄積された画像出力信号に信号処理を施して、画像信号を得る。あるいは、出力部65から出力された第3フィールドのフィールド画像出力信号と第4フィールドのフィールド画像出力信号とをフィールドメモリに一旦蓄積する。その後、当該フィールドメモリに蓄積された画像出力信号に信号処理を施して、画像信号を得る。
【0140】このカメラの場合、第1フィールドと第2フィールドとで感光時刻がずれてしまうのを防止するために、あるいは、第3フィールドと第4フィールドとで感光時刻がずれてしまうのを防止するために、メカニカルシャッタを使用することが好ましい。前述した第1のVブランキングが終了した後、第2のVブランキングが開始するまでの間、各画素に光学像が入射しないようにメカニカルシャッタを閉じておく。あるいは、前述した第3のVブランキングが終了した後、第4のVブランキングが開始するまでの間、各画素に光学像が入射しないようにメカニカルシャッタを閉じておく。これにより、第1フィールドおよび第2フィールドのそれぞれについて、あるいは、第3フィールドおよび第4フィールドのそれぞれについて、同一時刻のフィールド画像出力信号が得られる。
【0141】フレームの画像信号を必要とするカメラでは、前述した第1フィールド〜第4フィールドそれぞれについての画像出力信号をフレームメモリに一旦蓄積する。その後、1フレーム分の画像出力信号毎に色信号処理を施して、フレームの画像信号を得る。
【0142】1フレームのみのフレーム画像が必要なカメラの場合、フィールド毎に感光時刻がずれてしまうのを防止するために、メカニカルシャッタを使用することが好ましい。第1のVブランキングが終了した後、第4のVブランキング期間が終了するまでの間、各画素に光学像が入射しないようにメカニカルシャッタを閉じておく。これにより、第1フィールド〜第4フィールドのそれぞれについて、同一時刻のフィールド画像出力信号が得られる。また、第1フィールド〜第4フィールドそれぞれについてのフィールド画像にスミアが生じることを抑制できる。
【0143】次に、本発明の第2の実施例によるIT−CCDについて、図9を用いて説明する。
【0144】図9は、第2の実施例によるIT−CCD200を概略的に示す平面図である。同図に示したIT−CCD200は、(i) 各転送電極31、各転送電極32、加算チャネル用転送電極52および第1〜第5補助転送電極55、56、57、58、59のそれぞれに所定の駆動パルスを供給するためのパルス供給用端子の数、ならびに、(ii)前記のパルス供給用端子と前記の各転送電極31、32、52、55、56、57、58、59との結線の仕様、を除いて、前述したIT−CCD100と同じ構造を有する。なお、図9に示した構成部分のうち、図1に示した構成部分と共通するものについては、図1で用いた符号と同じ符号を付して、その説明を省略する。
【0145】図9に示したように、IT−CCD200においては、各転送電極31、各転送電極32、加算チャネル用転送電極52および第1〜第5補助転送電極55、56、57、58、59のそれぞれに所定の駆動パルスを供給するために、8つのパルス供給用端子71a、71b、71c、71d、71e、71f、71g、71hが設けられている。
【0146】これらのパルス供給用端子71a、71b、71c、71d、71e、71f、71g、71hは、それぞれ所定の転送電極31、32、52、55、56、57、58または59に電気的に接続されている。
【0147】IT−CCD200は、前述したIT−CCD100と同様に、図5に示した加算チャネル51を有している。このため、IT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。
【0148】IT−CCD200に光遮蔽膜を設けることにより、垂直転送CCD35や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0149】マイクロレンズアレイを設けることにより、光電変換素子20での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0150】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0151】IT−CCD200をインターレース駆動させる場合には、パルス供給用端子71a、71b、71c、71d、71e、71f、71g、71hのそれぞれに所定の垂直パルス信号が印加される。水平パルス信号Ha がパルス供給用端子75aに印加され、水平パルス信号Hb がパルス供給用端子75bに印加される。各転送電極31、32、52、55、56、57、58が8つの電極群に分けられているので、8種類の読み出しが可能である。
【0152】図10は、1フレームを下記(i) 〜(viii)の8つのフィールドに分けてIT−CCD200をインターレース駆動させる際の読み出しパルスの一例を示す。
【0153】(i) 4行奇数列および8行奇数列の各画素からなる第1フィールド。
【0154】(ii)4行偶数列および8行偶数列の各画素からなる第2フィールド。
【0155】(iii) 3行奇数列および7行奇数列の各画素からなる第3フィールド。
【0156】(iv)3行偶数列および7行偶数列の各画素からなる第4フィールド。
【0157】(v) 2行奇数列および6行奇数列の各画素からなる第5フィールド。
【0158】(vi)2行偶数列および6行偶数列の各画素からなる第6フィールド。
【0159】(vii) 1行奇数列および5行奇数列の各画素からなる第7フィールド。
【0160】(viii)1行偶数列および5行偶数列の各画素からなる第8フィールド。
【0161】IT−CCD200をインターレース駆動させる際に使用する駆動パルス供給手段は、例えば、前述したIT−CCD100をインターレース駆動させる際に使用される駆動パルス供給手段110と同様にして構成される。
【0162】第1フィールド〜第8フィールドそれぞれの画像信号出力は、1フレームを4つのフィールドに分割してインターレース駆動させる場合に1フィールドの画像信号出力を得るために行われる動作(第1の実施例参照)と同様の動作により、得ることができる。このとき、各フィールド毎に、1回の信号電荷読み出し工程と2回の画像信号出力工程が行われる。そして、当該動作を第1フィールドから第8フィードまで行うことにより、1フレームの画像出力信号を得ることができる。
【0163】IT−CCD200においても、前述したIT−CCD100を用いてインターレースされたフィールド画像信号を得る場合と同様の動作により、インターレースされたフィールド画像信号を得ることができる。また、前述したIT−CCD100を用いてフレーム画像信号を得る場合と同様の動作により、フレーム画像信号を得ることができる。
【0164】IT−CCD200においては、各垂直転送CCD35を8相駆動させることができる。8相駆動型のCCDにおいては、連続する6〜7つの電荷転送段に亘って1つのポテンシャルウェルを形成し、ここに蓄積された信号電荷を転送することが可能である。一方、4相駆動型のCCDでは、連続する2〜3つの電荷転送段に亘って1つのポテンシャルウェルを形成し、ここに蓄積された信号電荷を転送することが可能である。
【0165】したがって、各転送電極31、32の設計パターンが同じであった場合、8相駆動型の垂直転送CCDは、4相駆動型の垂直転送CCDのおよそ2〜3倍の信号電荷を転送することが可能である。
【0166】その結果として、IT−CCD200においては、個々の垂直転送CCD35について電荷転送チャネルのチャネル幅を狭めて、その分、光電変換素子20および画素の受光部それぞれの面積を増やすことが可能になる。これに伴って、感度および飽和出力の増大ならびにダイナミックレンジの拡大がそれぞれ可能になる。
【0167】次に、本発明の第3の実施例によるIT−CCDについて、図11を用いて説明する。
【0168】図11は、第3の実施例によるIT−CCD300における感光部10aおよび合流部50それぞれの一部を概略的に示す部分平面図である。図11には、7行1列、7行2列、7行3列、7行4列、8行1列、8行2列、8行3列および8行4列の各画素と、これらの画素の下流域の一部とが描かれている。また、感光部10aおよび加算部50に形成されている各種の転送電極に駆動パルスを供給するための3つのパルス供給用端子72a、72b、72cも描かれている。
【0169】同図に示したIT−CCD300は、(i) 感光部に形成されている転送電極の種類、総数および転送電極同士の関係、(ii)感光部に形成されている各転送電極、加算チャネル用転送電極および第1〜第5補助転送電極それぞれに所定の駆動パルスを供給するためのパルス供給用端子の数、ならびに、(iii) 前記のパルス供給用端子と感光部に形成されている各転送電極、加算チャネル用転送電極および第1〜第5補助転送電極それぞれとの結線の仕様、を除いて、前述したIT−CCD100と同じ構造を有する。
【0170】図11に示した構成部分のうち、図1に示した構成部分と共通するものについては、図1で用いた符号と同じ符号を付してその説明を省略する。ただし、転送電極31および転送電極32については、あらためて説明する。
【0171】図11に示したように、3種類の転送電極31、32、33が感光部10aに8本ずつ形成されている。転送電極31と転送電極32とは、上流側から下流側に向かって、転送電極31、転送電極32の順番で交互に1本ずつ形成されている。転送路形成部31Tとその下流側に近接して形成されている転送路形成部32Tとは、互いに離隔されている。
【0172】転送電極33の各々は、平面視上の形状が矩形である転送路形成部33Tを計8個有している。1本の転送電極33において相隣る2つの転送路形成部33Tは、前記の方向DV に延在する帯状の接続部33Cによって互いに繋がっている。各接続部33Cは、転送路形成部31T、32Tの上に電気絶縁膜を介して形成されている。
【0173】転送路形成部33Tは、転送路形成部31Tとその下流側に近接して形成されている転送路形成部32Tとの間に配設されている。前記の方向DH (図11参照)に沿って並ぶ各転送路形成部33Tは、それぞれ別個の電荷転送チャネルと平面視上交差する。転送路形成33Tと電荷転送チャネルとの平面視上の交差部は、1つの電荷転送段として機能する。
【0174】転送路形成部31Tと、当該転送路形成部31Tの直ぐ下流に形成されている転送路形成部33Tと、当該転送路形成部33Tの直ぐ下流に形成されている転送路形成部32Tとは、重ね合わせ転送電極構造をなしている。転送路形成部33Tが上層電極に相当し、転送路形成部31Tが中層電極に相当し、転送路形成部32Tが下層電極に相当する。
【0175】IT−CCD300においては、(a) 1つの光電変換素子20、(b) この光電変換素子20の左側(図11での左側)に近接して形成されている3つの電荷転送段、すなわち、転送路形成部31Tを含んで構成される電荷転送段と、転送路形成部33Tを含んで構成される電荷転送段と、転送路形成部32Tを含んで構成される電荷転送段、および、(c) 転送路形成部31Tもしくは32Tを含んで構成される前記の電荷転送段と光電変換素子20との間に形成されている1つの読み出しゲート40、によって、1つの画素が構成される。
【0176】3つのパルス供給用端子72a、72b、72cが感光部10aの外側に設けられている。
【0177】パルス供給用端子72aは、各転送電極33と、第2補助転送電極56と、図示を省略した第4補助転送電極58(図1参照)とに電気的に接続されている。パルス供給用端子72bは、各転送電極32と、加算チャネル用転送電極52と、図示を省略した第5補助転送電極59(図1参照)とに電気的に接続されている。パルス供給用端子72cは、各転送電極31と、第1補助転送電極55と、第3補助転送電極57とに電気的に接続されている。
【0178】IT−CCD300は、前述したIT−CCD100と同様に、図5に示した加算チャネル51を有している。このため、IT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。
【0179】IT−CCD300に光遮蔽膜を設けることにより、垂直転送CCD35や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0180】マイクロレンズアレイを設けることにより、光電変換素子20での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0181】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0182】図11に示した構成を有するIT−CCD300は、インターレース駆動が可能なIT−CCDである。インターレース駆動を行う際には、パルス供給用端子72a、72b、72cのそれぞれに所定の垂直パルス信号が印加される。水平パルス信号Ha が図示を省略したパルス供給用端子75a(図1参照)に印加され、水平パルス信号Hb が図示を省略したパルス供給用端子75b(図1参照)に印加される。
【0183】図12は、1フレームを下記(i) 〜(ii)の2つのフィールドに分けてインターレース駆動を行う際の読み出しパルスの一例を示す。
【0184】(i) 奇数列の各画素からなる第1フィールド。
【0185】(ii)偶数列の各画素からなる第2フィールド。
【0186】インターレース駆動の際に使用する駆動パルス供給手段は、例えば、前述したIT−CCD100をインターレース駆動させる際に使用される駆動パルス供給手段110(図7参照)と同様にして構成される。垂直転送CCD35の各々は、3相駆動される。
【0187】第1フィールドおよび第2フィールドそれぞれの画像信号出力は、1フレームを4つのフィールドに分割してインターレース駆動させる場合に1フィールドの画像信号出力を得るために行われる動作(第1の実施例参照)と同様の動作により、得ることができる。このとき、各フィールド毎に、1回の信号電荷読み出し工程と8回の画像信号出力工程が行われる。そして、当該動作を第1フィールドから第8フィードまで行うことにより、1フレームの画像出力信号を得ることができる。
【0188】第1のVブランキングから第2フィールドに対する有効信号期間かけて行われる上記の動作を繰り返すことにより、各フィールドの画像出力信号が出力部から次々と出力される。
【0189】前述した第1の実施例のIT−CCD100を用いてフレームの画像信号を得る場合と同様の動作により、フレーム画像信号を得ることができる。
【0190】次に、本発明の第4の実施例によるIT−CCDについて、図13および図14を用いて説明する。
【0191】図13は、第4の実施例によるIT−CCD400を概略的に示す部分平面図である。
【0192】図14は、図13に示したA−A線断面の概略である。
【0193】これらの図に示したIT−CCD400は、(i) 第1補助転送電極における補助転送路形成部の形状、(ii)第2補助転送電極における補助転送路形成部の形状、(iii) 電荷転送チャネルの形状、(iv)合流部におけるドレイン領域の有無、(v) 合流部における排出ゲートの有無、および、(vi)合流部に形成されているチャネルストップ領域の形状、を除いて、前述したIT−CCD100と同じ構造を有する。
【0194】図13および図14に示した構成部分のうち、図1または図6に示した構成部分と共通するものについては、図1または図6で用いた符号と同じ符号を付してその説明を省略する。
【0195】上述したように、第1補助転送電極355における補助転送路形成部355Tの形状は、図1に示したIT−CCD100における補助転送路形成部55Tの形状とは異なる。同様に、第2補助転送電極356における補助転送路形成部356Tの形状も、図1に示したIT−CCD100における補助転送路形成部56Tの形状とは異なる。
【0196】これらの補助転送路形成部355T、356Tの形状は、後述するドレイン領域および排出ゲートを半導体基板1に配設しやすいように、選定されている。
【0197】図13の左端から数えて奇数番目に当たる補助転送路形成部355Tの各々は、上流側から左斜め下流側に向かって延在している。図13の左端から数えて偶数番目に当たる補助転送路形成部355Tの各々は、上流側から右斜め下流側に向かって延在している。
【0198】図13の左端から数えて奇数番目に当たる補助転送路形成部356Tの各々は、上流側から下流側に一旦向かった後にその向きを右斜め下流側に変えて延在している。図13の左端から数えて偶数番目に当たる補助転送路形成部356Tの各々は、上流側から下流側に一旦向かった後にその向きを左斜め下流側に変えて延在している。
【0199】IT−CCD400を構成する電荷転送チャネルの各々は、感光部10内においては、図1に示したIT−CCD100における感光部10内での電荷転送チャネル30と同じ形状を有する。
【0200】しかしながら、図13の左端から数えて奇数番目の垂直転送CCD35を構成する電荷転送チャネルの各々は、合流部350に入った後、その向きを大きく変化させて加算チャネル51(図5参照)に達している。すなわち、上流側から左斜め下流側に一旦向かった後にその向きを下流側に変え、その後さらに、その向きを右斜め下流側に変えて、加算チャネル51(図5参照)に達している。
【0201】また、図13の左端から数えて偶数番目の垂直転送CCD35を構成する電荷転送チャネルの各々も、合流部350に入った後、その向きを大きく変化させて加算チャネル51(図5参照)に達している。すなわち、上流側から右斜め下流側に一旦向かった後にその向きを下流側に変え、その後さらに、その向きを左斜め下流側に変えて、加算チャネル51(図5参照)に達している。
【0202】図13の左端から数えて1番目の補助転送路形成部356Tと2番目の補助転送路形成部356Tとの平面視上の間に、1つのドレイン領域310が形成されている。同様に、図13の左端から数えて3、4番目の各補助転送路形成部356Tの平面視上の間、5、6番目の各補助転送路形成部356Tの平面視上の間、および、7、8番目の各補助転送路形成部356Tの平面視上の間にも、それぞれ1つのドレイン領域310が形成されている。
【0203】図14に示すように、各ドレイン領域310は、半導体基板1に形成されているp型ウェル2内の所定箇所にn+ 型領域を形成することによって作製されている。個々のドレイン領域310は、平面視上、前記の方向DV に長い矩形を呈する。ドレイン領域310と当該ドレイン領域310に近接する電荷転送チャネル30との間には、p型ウェル2が介在している。
【0204】排出ゲート電極315が、ドレイン領域310と当該ドレイン領域310に近接する電荷転送チャネル30との間に介在するp型ウェル2を平面視上覆うようにして、当該p型ウェル2の上方に形成されている。排出ゲート電極315は、半導体基板1の表面に形成された電気絶縁膜5の表面上に形成されている。
【0205】1つの排出ゲート電極315は、当該排出ゲート電極315の下方に位置するp型ウェル2、すなわち、ドレイン領域310と当該ドレイン領域310に近接する電荷転送チャネル30との間に介在するp型ウェル2と共に、1つの排出ゲート320を構成する。
【0206】排出ゲート電極315における補助転送路形成部356T側の縁部は、当該補助転送路形成部56Tにおけるドレイン領域310側の縁部に覆い被さっている。ただし、排出ゲート電極315と補助転送路形成部356Tとは、電気絶縁層330によって互いに絶縁されている。電気絶縁層330は、例えば、補助転送路形成部356Tの表面に形成された電気絶縁膜と、排出ゲート電極315上に形成された電気絶縁膜とからなる。
【0207】1つの排出ゲート320は、前記の転送路形成部356Tを含んで構成される1つの電荷転送段および1つのドレイン領域310とともに、1つの絶縁ゲート型トランジスタを構成している。
【0208】図14に示したIT−CCD400においては、前述した光遮蔽膜80(図6(a)および図6(b)参照)が電気絶縁層330上に形成されている。
【0209】なお、互いに相隣る電荷転送チャネル30は、上記の排出ゲート320が形成されている箇所を除き、チャネルストップ領域340(図14参照)によって分離されている。
【0210】IT−CCD400は、前述したIT−CCD100と同様に、図5に示した加算チャネル51を有している。このため、IT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。
【0211】IT−CCD400に光遮蔽膜を設けることにより、垂直転送CCD35や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0212】マイクロレンズアレイを設けることにより、光電変換素子20での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0213】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0214】IT−CCD400は、前述した第1の実施例のIT−CCD100と全く同様にして、インターレース駆動させることができる。
【0215】IT−CCD100についての説明の中で述べたように、個々の垂直転送CCD35は、信号電荷と雑音信号電荷とを加算用電荷転送段に転送してくる。IT−CCD400においては、上記の雑音信号電荷をドレイン領域310に排出することができる。
【0216】雑音信号電荷をドレイン領域310に排出するために、まず、図14での左端から数えて奇数番目に当たる排出ゲート電極315の各々を1つのパルス供給用端子380aに電気的に接続する。また、偶数番目に当たる排出ゲート電極315の各々を1つのパルス供給用端子380bに電気的に接続する。
【0217】そして、所定の時期に、パルス供給用端子380aおよびパルス供給用端子380bに制御電圧VONまたは制御電圧VOFF を印加する。制御電圧VOFF は、電荷転送チャネル30の電荷がドレイン領域310に排出されないような、十分に小さい正電圧もしくは零電圧または十分に大きい負電圧である。制御電圧VONは、電荷転送チャネル30の電荷を全てドレイン領域310に排出するに十分大きい正電圧である。
【0218】図15は、上記の制御電圧VONおよびVOFF が印加される時期の一例を示す。
【0219】第1フィールドまたは第3フィールドについてのVブランキングから有効信号期間が終了するまでの間、パルス供給用端子380aに制御電圧VOFF を印加し、パルス供給用端子380bには所定の制御電圧VONを印加する。パルス供給用端子380aにVOFF を印加することにより、図14での左端から数えて奇数番目に当たる排出ゲート320の各々が閉となる。また、パルス供給用端子380bにVONを印加することにより、図14での左端から数えて偶数番目に当たる排出ゲート320の各々が開となる。
【0220】この状態で、図14での左端から数えて偶数番目に当たる補助転送路形成部356Tを含んで構成される補助電荷転送段の各々に雑音信号電荷が転送されてくると、当該雑音信号が所定のドレイン領域310に排出される(ノイズ削減工程)。
【0221】第2フィールドまたは第4フィールドについてのVブランキングから有効信号期間が終了するまでの間、パルス供給用端子380aに制御電圧VONを印加し、パルス供給用端子380bには制御電圧VOFF を印加する。
【0222】この状態で、図14での左端から数えて奇数番目に当たる補助転送路形成部356Tを含んで構成される補助電荷転送段の各々に雑音信号電荷が転送されてくると、当該雑音信号が所定のドレイン領域310に排出される(ノイズ削減工程)。
【0223】IT−CCD400を上述のようにしてインターレース駆動させるために使用される駆動パルス供給手段は、例えば、図7に示した駆動パルス供給手段110に更に排出ゲート制御回路を付設することによって構成される。排出ゲート制御回路は、上述した制御電圧VON、VOFF をパルス供給用端子380a、380bに印加する。
【0224】次に、本発明の第5の実施例について図16、図17、図18、図19および図20を用いて説明する。
【0225】図16は、第5の実施例のインターレース駆動型IT−CCD500を概略的に示す平面図である。
【0226】図17は、IT−CCD500における感光部410の一部を拡大して示す平面図である。
【0227】図18(a)は、図17に示した電荷転送チャネル430aを概略的に示す平面図であり、図18(b)は、図17に示した電荷転送チャネル430bを概略的に示す平面図である。
【0228】図19(a)は、図17に示した転送電極431を概略的に示す平面図であり、図19(b)は、図17に示した転送電極432を概略的に示す平面図である。図20は、感光部410と、各電荷転送チャネル430a、430bと、加算チャネル51と、出力転送路60との平面配置を示す概略図である。
【0229】図16に示したIT−CCD500は、(i) 計32個の画素が画素ずらし配置されている点、および、(ii)感光部と1つの加算用電荷転送段との間に形成されている補助電荷転送段の数が2から1に減った点、を除いて、前述したIT−CCD100と同様の構造を有する。図16、図17、図18または図19において図1、図3または図5に示した構成部分と共通する部分については、図1、図3または図5で用いた符号と同じ符号を付してその説明を省略する。
【0230】計32個の光電変換素子420が、8行、8列に亘って感光部410における半導体基板1の表面に画素ずらし配置されている。8つの光電変換素子行421と、8つの光電変換素子列422とが、感光部410における半導体基板1の表面に形成されている。
【0231】偶数番目の光電変換素子行421を構成する光電変換素子420(信号電荷蓄積領域)の各々は、奇数番目の光電変換素子行421を構成する光電変換素子420(信号電荷蓄積領域)同士のピッチP1 の約1/2、行方向(方向DH )にずれている(図17参照)。同様に、偶数番目の光電変換素子列422を構成する光電変換素子420(信号電荷蓄積領域)の各々は、奇数番目の光電変換素子列422を構成する光電変換素子420(信号電荷蓄積領域)同士のピッチP2の約1/2、列方向(方向DV )にずれている(図17参照)。
【0232】ここで、本明細書においていう「ピッチP1 の約1/2」とは、P1/2を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によってP1 /2からはずれてはいるものの、得られるIT−CCDの性能およびその画像の画質からみて実質的にP1/2と同等とみなすことができる値をも含むものとする。本明細書でいう「ピッチP2 の約1/2」についても同様である。
【0233】図17に示すように、光電変換素子420それぞれの平面視上の形状は実質的に六角形であり、個々の光電変換素子420の平面視上の大きさおよび向きは、実質的に同一である。
【0234】2種類の電荷転送チャネル430a、430bが、方向DH に交互に4本ずつ形成されている(図17参照)。電荷転送チャネル430a、430bは、平面視上の形状が互いにほぼ線対称になっている。
【0235】図17、図18(a)および図18(b)に示すように、電荷転送チャネル430a、430bの各々は、複数の区間が区間同士の境界部で向きを変えながら全体として方向DV に連なった蛇行形状を呈する。図18(a)、図18(b)中の符号R1 、R2 、R3 、……R6 は、それぞれ、電荷転送チャネル430a、430bにおける1つの区間を指している。
【0236】電荷転送チャネル430aの各々においては、感光部410の上端側から数えて偶数番目の区間それぞれの右隣に、読み出しゲート440が形成されている。一方、電荷転送チャネル430bの各々においては、感光部410の上端側から数えて奇数番目の区間(ただし、1番目の区間を除く。)それぞれの右隣に、読み出しゲート440が形成されている。読み出しゲート440の各々は、所定の光電変換素子420とも隣接している。
【0237】電荷転送チャネル430a、430bと光電変換素子420とは、読み出しゲート440が形成されている箇所を除き、図示を省略したチャネルストップ領域によって分離されている。1つの光電変換素子列422内において相隣る2つの光電変換素子420同士も、図示を省略したチャネルストップ領域によって分離されている。
【0238】2種類の転送電極431、432が、それぞれ、各電荷転送チャネル430a、430bを平面視上横断するようにして、ハニカム状に形成されている(図17参照)。
【0239】図19(a)に示したように、転送電極431の各々は、2種類の接続部431C1 、431C2 をそれぞれ所定個ずつ有している。接続部431C1 の左端(図19(a)での左端)には転送路形成部431T1 が続いており、接続部431C1 の右端(図19(a)での右端)には転送路形成部431T2 が続いている。接続部431C2 の左端(図17および図19(a)での左端)には転送路形成部431T2 が続いており、接続部431C2 の右端(図19(a)での右端)には転送路形成部431T1 が続いている。
【0240】感光部410の最も上端に形成されている転送電極431を除き、転送電極431の各々における接続部431C1 は接続部431C2 よりわずかに長い。感光部410の最も上端に形成されている転送電極431では、接続部431C1の長さと接続部431C2 の長さとが実質的に等しくなっている。
【0241】1本の転送電極431における転送路形成部431T1 、431T2 の総数は、感光部410に形成されている電荷転送チャネル430a、430bの総数と同じである。個々の転送路形成部431T1 、431T2 は、図17に示したように、電荷転送チャネル430aまたは430bにおける1つの区間を平面視上覆って、当該区間とともに1つの電荷転送段を構成する。また、転送路形成部431T2 の各々は、感光部410の最も上端に形成されている転送電極431における各転送路形成部431T2 を除いて、それぞれ別個に、1つの読み出しゲート領域をも平面視上覆う。
【0242】読み出しゲート領域は、光電変換素子420の左下斜辺(図16または図17での左下斜辺)と、当該左下斜辺に近接する1つの区間(電荷転送チャネル430aまたは430bにおける1つの区間)とに、隣接する。当該読み出しゲート領域は、半導体基板1に設けられたp型ウェルにおける所定箇所からなる。
【0243】当該転送路形成部431T2 の幅は転送路形成部431T1 の幅より広い。個々の転送路形成部431T2 において上記の読み出しゲート領域を平面視上覆う部分は、光電変換素子420から信号電荷を読み出すための読み出しゲート電極部431G(図17および図19(a)参照)として機能する。
【0244】図17の左端から数えて偶数番値の光電変換素子列422を構成する光電変換素子420の各々に対しては、読み出しゲート440の各々が、1つの読み出しゲート領域と1つの読み出しゲート電極部431Gとを含んで構成される。
【0245】図19(b)に示すように、転送電極432の各々は、2種類の接続部432C1 、432C2 をそれぞれ所定個ずつ有している。接続部432C1 の左端(図19(b)での左端)には転送路形成部432T1 が続いており、接続部432C1 の右端(図19(b)での右端)には転送路形成部432T2 が続いている。接続部432C2 の左端(図19(b)での左端)には転送路形成部432T2 が続いており、接続部432C2 の右端(図19(b)での右端)には転送路形成部432T1 が続いている。
【0246】1本の転送電極432における転送路形成部432T1 、432T2 の総数は、感光部410に形成されている電荷転送チャネル430a、430bの総数と同じである。個々の転送路形成部432T1 、432T2 は、図17に示したように、電荷転送チャネル430a、430bにおける1つの区間を平面視上覆って、当該区間とともに1つの電荷転送段を構成する。また、転送路形成部432T1 の各々は、それぞれ別個に、1つの読み出しゲート領域をも平面視上覆う。このため、当該転送路形成部432T1 の幅は転送路形成部432T2 の幅より広い。
【0247】個々の転送路形成部432T1 において読み出しゲート領域を平面視上覆う部分は、光電変換素子420から信号電荷を読み出すための読み出しゲート電極部432G(図17および図19(b)参照)として機能する。
【0248】図17の左端から数えて奇数番値の光電変換素子列422を構成する光電変換素子420の各々に対しては、読み出しゲート440の各々が、1つの読み出しゲート領域と1つの読み出しゲート電極部432Gとを含んで構成される。
【0249】転送路形成部431T1 を含んで構成される電荷転送段と転送路形成部432T1 を含んで構成される電荷転送段とは交互に連なって、1本の垂直転送CCD435を形成する(図17参照)。この垂直転送CCD435における電荷転送段の各々は、電荷転送段同士の境界部で向きを変えつつ連なって、全体としては前記の方向DV に延びている(図17参照)。当該垂直転送CCD435は、その右(図16または図17での右)に近接して形成されている光電変換素子列422(奇数列の光電変換素子列422)を構成している光電変換素子420の各々に蓄積された信号電荷を前記の方向DV に転送する。
【0250】また、転送路形成部431T2 を含んで構成される電荷転送段と転送路形成部432T2 を含んで構成される電荷転送段も交互に連なって、1本の垂直転送CCD435を形成する(図17参照)。この垂直転送CCD435における電荷転送段の各々も、電荷転送段同士の境界部で向きを変えつつ連なって、全体としては前記の方向DV に延びている(図17参照)。当該垂直転送CCD435は、その右(図16または図17での右)に形成されている光電変換素子列422(偶数列の光電変換素子列422)を構成している光電変換素子420の各々に蓄積された信号電荷を前記の方向DV に転送する。
【0251】相隣る2本の転送電極431、432は、ある1つの光電変換素子列422を横切るときには、接続部431C1 、432C1 または接続部431C2 、432C2 において重なる。また、前記の光電変換素子列422の隣の光電変換素子列422を横切るときには互いに離隔して、当該光電変換素子列422を構成している光電変換素子420の1つを平面視上取り囲む。相隣る2本の転送電極431、432は、上記の離合を繰り返しながら、全体として前記の方向DH に延びている(図17参照)。
【0252】図16の構成において、相隣る2本の転送電極が、感光部10の上端側からみて転送電極431と転送電極432とであった場合、当該相隣る2本の転送電極431、432は、奇数行の光電変換素子420の各々を平面視上取り囲む。一方、相隣る2本の転送電極が、感光部10の上端側からみて転送電極432と転送電極431とであった場合、当該相隣る2本の転送電極432、431は、偶数行の光電変換素子420の各々を平面視上取り囲む。
【0253】これら相隣る2本の転送電極431、432は、互いに離隔している箇所それぞれにおいて光電変換素子420の1つを平面視上取り囲んで、ここに六角形もしくは実質的に六角形の光電変換素子領域を1つ画定している。
【0254】図16での左端から数えて奇数番目に当たる光電変換素子列422の各々における各光電変換素子領域は、1つの接続部431C1 と当該接続部431C1 を介して相隣る2つの転送路形成部431T1 、431T2 、ならびに、1つの接続部432C1 と当該接続部432C1 を介して相隣る2つの転送路形成部432T1 、432T2 によって、平面視上、画定される。
【0255】一方、図16での左端から数えて偶数番目に当たる光電変換素子列422における各光電変換素子領域は、1つの接続部431C2 と当該接続部431C2 を介して相隣る2つの転送路形成部431T2 、431T1 、ならびに、1つの接続部432C2 と当該接続部432C2 を介して相隣る2つの転送路形成部432T2 、432T1 によって、平面視上、画定される。
【0256】なお、図16においては、転送電極431と転送電極432とを区別しやすくするために、当該転送電極431、432を互いに離隔して描いている。しかしながら、これらの転送電極431、432は、図17に示したように、接続部431C1 、432C1 、接続部431C2 、432C2 、転送路形成部431T1 、432T1 、転送路形成部431T2 、432T2 において重なっている。
【0257】感光部410における左端(図1での左端)の光電変換素子列422の左側に垂直転送CCD435を設けない場合、当該左端の光電変換素子列422を構成している各光電変換素子420は、相隣る2本の転送電極431、432によって平面視上取り囲まれていなくてもよい。すなわち、左端の光電変換素子列422を構成している各光電変換素子420を平面視上取り囲むうえで必要となる左端の転送路形成部431T1 および432T1 をそれぞれ省略することができる。さらには、左端の接続部431C1 および432C1 をも省略することができる。感光部410における右端の光電変換素子列422の右側に垂直転送CCD435を設けない場合についても、同様である(図16参照)。
【0258】図20に示すように、上述した垂直転送CCD435を構成する電荷転送チャネル430a、430bの各々は、感光部410を前記の方向DV に横切った後、さらに1補助電荷転送段分、出力転送路60側に延在している。相隣る2本の電荷転送チャネル430は、感光部410の外側においても、図示を省略したチャネルストップ領域によって互いに分離されている。
【0259】IT−CCD500における合流部50a(図16参照)は、感光部410と1つの加算用電荷転送段との間に形成されている補助電荷転送段の数が2から1に減った点を除いて、前述したIT−CCD100における合流部50と同じ構造を有する。前記の補助電荷転送段を形成するために、感光部410と加算チャネル用転送電極52との平面視上の間に、1本の補助転送電極456が設けられている(図16参照)。以下、この補助転送電極456を「第2補助転送電極456」という。
【0260】第2補助転送電極456は、計8個の補助転送路形成部456Tと、相隣る2個の補助転送路形成部456T同士を繋ぐ計7個の接続部456Cとを有している。当該第2補助転送電極456は、感光部410における最も上流に形成されている転送電極431と、平面視上、線対称の形状を有する。
【0261】IT−CCD500は、前述したIT−CCD100と同様に、加算チャネル51を有している。このため、IT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。
【0262】IT−CCD500に光遮蔽膜を設けることにより、垂直転送CCD435や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0263】マイクロレンズアレイを設けることにより、光電変換素子420での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0264】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0265】IT−CCD500は、前述したIT−CCD100と全く同様にして、1フレームを下記(i) 〜(iv)の4つのフィールドに分けてインターレース駆動させることができる。
【0266】(i) 第4画素行および第8画素行の各画素からなる第1フィールド。
【0267】(ii)第3画素行および第7画素行の各画素からなる第2フィールド。
【0268】(iii) 第2画素行および第6画素行の各画素からなる第3フィールド。
【0269】(iv)第1画素および第5画素行の各画素からなる第4フィールド。
【0270】IT−CCD500においても、前述したIT−CCD100を用いてインターレースされたフィールド画像信号を得る場合と同様の動作により、インターレースされたフィールド画像信号を得ることができる。また、前述したIT−CCD100を用いてフレーム画像信号を得る場合と同様の動作により、フレーム画像信号を得ることができる。
【0271】次に、本発明の第6の実施例によるIT−CCDについて、図21を用いて説明する。
【0272】図21は、第6の実施例によるIT−CCD600を概略的に示す平面図である。同図に示したIT−CCD600は、前述した第5の実施例のIT−CCD500における感光部410(図16参照)と同一構成の感光部を有する。
【0273】また、IT−CCD600は、前述した第4の実施例のIT−CCD400における合流部350(図13参照)とほぼ同じ構成の合流部350aを有する。当該合流部350aにおいては、IT−CCD400における合流部350に比べ、感光部410と1つの加算用電荷転送段との間に形成されている補助電荷転送段の数が2から1に減っている。第1補助転送電極355および当該第1補助転送電極355の補助転送路形成部355Tを含んで構成される補助電荷転送段がない。
【0274】図21において図13または図16に示した構成部分と共通する部分については、図13または図16で用いた符号と同じ符号を付してその説明を省略する。
【0275】IT−CCD600は、前述したIT−CCD100と同様に、加算チャネル51を有している。このため、前述したIT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。さらに、相隣る2つの画素行同士の間で画素の集光効率や感度に差が生じることを防止しやすい。
【0276】IT−CCD600に光遮蔽膜を設けることにより、垂直転送CCD435や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0277】マイクロレンズアレイを設けることにより、光電変換素子420での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0278】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0279】IT−CCD600は、第5の実施例のIT−CCD500と同様にして、1フレームを4つのフィールドに分けてインターレース駆動させることができる。
【0280】第1フィールドまたは第3フィールドの画像信号出力工程の各々においては、図21での左端から数えて奇数番目に当たる垂直転送CCD435のそれぞれが雑音信号電荷を次々と転送してくる。このとき、図21での左端から数えて偶数番目に当たる垂直転送CCD435のそれぞれは、信号電荷を次々と転送してくる。
【0281】一方、第2フィールドまたは第4フィールドの画像信号出力工程の各々においては、図21での左端から数えて偶数番目に当たる垂直転送CCD435のそれぞれが雑音信号電荷を次々と転送してくる。このとき、図21での左端から数えて奇数番目に当たる垂直転送CCD435のそれぞれは、信号電荷を次々と転送してくる。
【0282】上記の雑音信号電荷は、所定の時期に、パルス供給用端子380aおよびパルス供給用端子380bに制御電圧VONまたは制御電圧VOFF を印加することにより、ドレイン領域310に排出することができる。
【0283】図22は、上記の制御電圧VONおよびVOFF が印加される時期の一例を示す。
【0284】第1フィールドまたは第3フィールドについてのVブランキングから有効信号期間が終了するまでの間、パルス供給用端子380aに制御電圧VONを印加し、パルス供給用端子380bに制御電圧VOFF を印加する。これにより、図21での左端から数えて奇数番目に当たる補助転送路形成部356Tを含んで構成される補助電荷転送段の各々に転送されてきた雑音信号電荷が、当該補助電荷転送段から所定のドレイン領域310に排出される(ノイズ削減工程)。
【0285】一方、第2フィールドまたは第4フィールドについてのVブランキングから有効信号期間が終了するまでの間、パルス供給用端子380aに制御電圧VOFF を印加し、パルス供給用端子380bに制御電圧VONを印加する。これにより、図21での左端から数えて偶数番目に当たる補助転送路形成部356Tを含んで構成される補助電荷転送段の各々に転送されてきた雑音信号電荷が、当該補助電荷転送段から所定のドレイン領域310に排出される(ノイズ削減工程)。
【0286】次に、本発明の第7の実施例によるIT−CCDについて、図23を用いて説明する。
【0287】図23は、第7の実施例によるIT−CCD700を概略的に示す平面図である。同図に示したIT−CCD700は、(i) 各転送電極431、432、加算チャネル用転送電極52および第2〜第5補助転送電極356、57、58、59のそれぞれに所定の駆動パルスを供給するためのパルス供給用端子の数、および、(ii)これらのパルス供給用端子と上記(i) に示した各転送電極との結線の仕様、を除き、前述した第6の実施例のIT−CCD600と同様の構成を有する。図23において図21に示した構成部分と共通する部分については、図21で用いた符号と同じ符号を付してその説明を省略する。
【0288】図23に示したように、IT−CCD700は、各転送電極431、432、加算チャネル用転送電極52、第2〜第5補助転送電極356、57、58、59のそれぞれに所定の駆動パルスを供給するために、6つパルス供給用端子70a、70b、70c1 、70d1 、70c2 、70d2 を有している。
【0289】パルス供給端子70c1 、70c2 は、図21に示したパルス供給端子70cを2つに分けたものである。また、パルス供給用端子70d1 、70d2 は、図21に示したパルス供給端子70dを2つに分けたものである。
【0290】IT−CCD700は、前述したIT−CCD100と同様に、加算チャネル51を有している。このため、前述したIT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。さらに、相隣る2つの画素行同士の間で画素の集光効率や感度に差が生じることを防止しやすい。
【0291】IT−CCD700に光遮蔽膜を設けることにより、垂直転送CCD435や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0292】マイクロレンズアレイを設けることにより、光電変換素子420での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0293】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0294】IT−CCD700は、1フレームを4つのフィールドに分けてインターレース駆動させることができる。このとき、垂直パルス信号Va がパルス供給端子70aに印加され、垂直パルス信号Vb がパルス供給端子70bに印加される。垂直パルス信号Vc がパルス供給端子70c1 とパルス供給端子70c2 とに印加され、垂直パルス信号Vd がパルス供給端子70d1 とパルス供給端子70d2とに印加される。これにより、前述した第6の実施例のIT−CCD600と同様に、1フレームが第1フィールド〜第4フィールドの計4つのフィールドに分割される。
【0295】水平パルス信号Ha がパルス供給用端子75aに印加され、水平パルス信号Hb がパルス供給用端子75bに印加される。必要に応じて、制御電圧VON、VOFF がパルス供給端子380a、380bに印加される。
【0296】個々のフィールドの画像信号出力は、第6の実施例と同様の動作により、得ることができる。そして、当該動作を第1フィールドから第4フィードまで行うことにより、1フレームの画像出力信号を得ることができる。
【0297】IT−CCD700は、信号電荷が読み出される画素行の数を全画素行数の1/4に間引きながら駆動させることができる。この間引き駆動の際には、まず、Va がパルス供給端子70aに印加され、Vb がパルス供給端子70bに印加される。Vc がパルス供給端子70c1 とパルス供給端子70c2 とに印加され、Vd がパルス供給端子70d1 とパルス供給端子70d2 とに印加される。
【0298】ブランキングパルスによって規定されるVブランキングの適当な時期に、例えば、低レベルの垂直パルスVL がパルス供給用端子70a、70bに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子70c1 、70c2 、70d1 、70d2 に印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、読み出しパルスVR がパルス供給用端子70d1 に印加される。当該読み出しパルスVR の印加により、第8画素行の各光電変換素子420に蓄積されていた信号電荷がそれぞれ対応する垂直転送CCD435に読み出される(信号電荷読み出し工程)。信号電荷は、図23の左端から数えて偶数番目に当たる垂直転送CCD435の各々に読み出される。
【0299】続いて、1周期分の垂直パルス信号Va 、Vb 、Vc 、Vd がパルス供給用端子70a、70b、70c1 、70c2 、70d1 、70d2 の各々に印加される。これにより、垂直転送CCD435に読み出されていた信号電荷は、出力転送路60へ向けて1電荷転送段だけ転送される。
【0300】この後、低レベルの垂直パルスVL がパルス供給用端子70a、70bに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子70c1 、70c2 、70d1 、70d2 に印加される。そして、これらの垂直パルスVL 、VHが印加されているときに、読み出しパルスVR がパルス供給用端子70c1 に印加される。当該読み出しパルスVR の印加により、第7画素行の各光電変換素子420に蓄積されていた信号電荷がそれぞれ所定の垂直転送CCD435に読み出される(信号電荷読み出し工程)。信号電荷は、図23の左端から数えて奇数番目に当たる垂直転送CCD435の各々に読み出される。
【0301】偶数番目の垂直転送CCD435の各々に読み出されていた第8画素行からの信号電荷は、Vブランキングに続く第1のHブランキングに、出力転送路60に転送される。これらの信号電荷は、第1のHブランキングに続く第1の水平有効信号期間に、出力部65から順次出力される(画像信号出力工程)。
【0302】奇数番目の垂直転送CCD435の各々に読み出されていた第7画素行からの信号電荷は、第1の水平有効信号期間に続く第2のHブランキング期間に、出力転送路60に転送される。これらの信号電荷は、第2のHブランキングに続く第2の水平有効信号期間に、出力部65から順次出力される(画像信号出力工程)。
【0303】以下、上記読み出された信号電荷を通常のインターレース駆動における信号電荷の処理と同様に処理することにより、1/4に間引きされたフィールド画像信号、あるいは、1/4に間引きされたフレーム画像信号を得ることができる。
【0304】勿論、上記の間引き動作に準じて、任意の2画素行を対象にして1/4間引き動作を行うことができる。どの画素行を対象にして1/4間引き動作を行うかは、適宜選択可能である。1/4間引き動作の対象をどの画素行にするかに応じて、パルス供給端子70a、70b、70c1 、70c2 、70d1 、70d2 と各転送電極431、各転送電極432、第2補助転送電極356、加算チャネル用転送電極52および第3〜第5補助転送電極57、58、59との結線の仕様が選定される。IT−CCD700をカラー撮像用のIT−CCDとした場合には、配設される色フィルタアレイにおける色フィルタの配列パターンも勘案して、どの画素行を対象にして間引き動作を行うかが選定される。
【0305】上述した間引きは、全画素の信号電荷を読み出すことが目的ではなく、常に1/4の行数(画素行の数)に間引かれた画像信号を得ることを目的とするものである。図示したIT−CCD700には8つの画素行しかないため、1/4に間引く動作は2回の水平読み出しで終了となる。しかしながら、実際の画素行数は、例えば600行以上である。
【0306】図23に示した感光部410が前記の方向DV にn段連接された構造のIT−CCDについて上記の間引き動作を行って、1/4に間引きされたフレーム画像信号を得る場合には、上述した間引き動作を第1段から第n段まで行う。このとき、所望の画素行の各光電変換素子420から垂直転送CCD435への信号電荷の読み出しは、各段とも同時に行われる。各段から読み出された信号電荷の各々は、垂直転送CCD435の各々によって出力転送路60へ順次転送され、当該出力転送路60内を転送されて、出力部65から順次出力される。
【0307】上述した1/4間引き動作では、1フィールド期間に2つの画素行からの画像信号を得ることができる。このため、IT−CCD700をカラー撮像用のIT−CCDとした場合には、加色法または減色法に基づいてカラー画像を得るうえで必要となる全ての色信号を、1フィールド期間に得ることができる。色信号処理を行う際に必要となるメモリは、1または2画素行分の画像信号出力を記憶することができるメモリでもよい。したがって、フィールドメモリやメカニカルシャッタは、必須の部品ではなくなる。
【0308】また、上述した1/4間引き動作での解像度は高くはないが、通常のインターレース駆動の際の4倍のフレーム(フィールド)周波数で画像信号が得られるという利点を有する。したがって、当該IT−CCD700は、高フレーム周波数の画像信号を得るうえで好適な構造を有するIT−CCDである。
【0309】上述した1/4間引き動作に準じて、任意の複数行を対象にして1/2間引き動作、1/3間引き動作、……1/n(nは整数を表す。)間引き動作を行うことができる。どのような間引き動作を行うかは、適宜選択可能である。
【0310】なお、必要に応じて、制御電圧VON、VOFF がパルス供給端子380a、380bに印加される。
【0311】図24は、上述した1/4間引き動作の際に使用される読み出しパルスおよび制御電圧VON、VOFF それぞれの一例を示す。
【0312】補助転送路形成部356Tを含んで構成される補助電荷転送段の各々には、信号電荷と雑音信号電荷とが交互に転送されてくる。図23での左端から数えて奇数番目に当たる補助転送路形成部356Tを含んで構成される補助電荷転送段の各々に雑音信号電荷が転送されてきたときに、パルス供給端子380aに制御電圧VONを印加し、パルス供給用端子380bに制御電圧VOFF を印加する。これにより、前記の雑音信号電荷が所定のドレイン領域310に排出される(ノイズ削減工程)。
【0313】図23での左端から数えて偶数番目に当たる補助転送路形成部56Tを含んで構成される補助電荷転送段の各々に雑音信号電荷が転送されてきたときについても、同様である。
【0314】次に、本発明の第8の実施例によるIT−CCDについて、図25を用いて説明する。
【0315】図25は、第8の実施例によるIT−CCD800における感光部710および合流部750それぞれの一部を概略的に示す部分平面図である。同図に示したIT−CCD800は、(i) 光電変換素子の平面視上の形状、(ii)感光部に形成されている転送電極の種類およびその配設仕様、(iii) 電荷転送チャネルの平面視上の形状、(iv)感光部と加算チャネル用転送電極との平面視上の間に形成されている補助転送電極の数、(v) 感光部に形成されている各転送電極および合流部に形成されている各補助転送電極に所定の駆動パルスをそれぞれ供給するためのパルス供給用端子の数、ならびに、(vi)前記のパルス供給用端子と感光部に形成されている各転送電極および合流部に形成されてる各補助転送電極との結線の仕様、を除いて、前述した第5の実施例のIT−CCD500と同じ構造を有する。
【0316】図25に示した構成部分のうち、図16または図17に示した構成部分と共通するものについては、図16または図17で用いた符号と同じ符号を付してその説明を省略する。
【0317】図25に示したように、感光部710に形成されている個々の光電変換素子720は、平面視上、八角形を呈する。計32個の光電変換素子720が8行、8列に亘って画素ずらし配置されている。5行1列、5行3列、5行5列、6行2列、6行4列、7行1列、7行3列、7行5列、8行2列および8行4列の各画素と、これらの画素の下流域の一部とが図25に描かれている。
【0318】3種類の転送電極431、432、733が感光部710に所定本数ずつ形成されている。各転送電極431と各転送電極432とは、相隣るもの同士の間に所定の間隔が設けられている点を除き、前述した第5の実施例のIT−CCD500における各転送電極431、432と同じ仕様で配設されている。
【0319】転送電極733の各々は、相隣る2本の転送電極431、432の平面視上の間に配設されている。個々の転送電極733は、平面視上矩形を呈する転送路形成部733Tを計8個有する。1本の転送電極733を構成する転送路形成部733Tの各々は、互いに別個の電荷転送チャネル(図示せず。)と平面視上交差する。電荷転送チャネルは、平面視上、転送路形成部733Tを前記の方向DVに横切る。転送路形成733Tと電荷転送チャネルとの平面視上の交差部は、1つの電荷転送段として機能する。
【0320】1本の転送電極733において、1つの光電変換素子720を介して相隣る2個の転送路形成部733Tは、光電変換素子720の平面視上の外周に沿って延在する接続部733C1 によって繋がっている。1本の転送電極733において、光電変換素子720を介さずに相隣る2個の転送路形成部733Tは、直線状を呈する接続部733C2 によって繋がっている。
【0321】図25での左端から数えて奇数番目に当たる転送路形成部733Tと、当該転送形成部733Tの直ぐ上流に形成されている転送路形成部431T1 と、当該転送形成部733Tの直ぐ下流に形成されている転送路形成部432T1 とは、重ね合わせ転送電極構造をなす。
【0322】同様に、図25での左端から数えて偶数番目に当たる転送路形成部733Tと、当該転送形成部733Tの直ぐ上流に形成されている転送路形成部431T2と、当該転送形成部733Tの直ぐ下流に形成されている転送路形成部432T2 とは、重ね合わせ転送電極構造をなす。
【0323】転送路形成部733Tが下層電極に相当し、転送路形成部431T1 、転送路形成部432T1 、転送路形成部431T2 および転送路形成部432T2 が上層電極に相当する。
【0324】感光部710の最も下流から数えて2番目の転送電極733と同じ形状および大きさを有する第1補助転送電極755が、合流部750の最も上流に形成されている。第1補助転送電極755における各補助転送路形成部755Tは、互いに別個の電荷転送チャネル(図示せず。)と平面視上交差する。電荷転送チャネルは、平面視上、補助転送路形成部755Tを前記の方向DV に横切る。補助転送路形成755Tと電荷転送チャネルとの平面視上の交差部は、1つの補助電荷転送段として機能する。
【0325】図25での左端から数えて奇数番目に当たる補助転送路形成部755Tと、その上流側に近接して形成されている転送路形成部431T1 とは、重ね合わせ転送電極構造をなす。同様に、図25での左端から数えて偶数番目に当たる補助転送路形成部755Tと、その上流側に近接して形成されている転送路形成部431T2 も、重ね合わせ転送電極構造をなす。補助転送路形成部755Tが下電極に相当し、転送路形成部431T1 、転送路形成部431T2 が上層電極に相当する。
【0326】合流部750における第1補助転送電極755よりも下流の構成は、前述した第5の実施例のIT−CCD500の合流部50aの構成と同様である。第1補助転送電極755の下流に第2補助転送電極456、加算チャネル用転送電極52、第3補助転送電極57、第4補助転送電極(図示せず。)および第5補助転送電極(図示せず。)がこの順番で形成されている。
【0327】ただし、第1補助転送電極755、加算チャネル用転送電極52および第4補助転送電極が、重ね合わせ転送電極構造における上層電極に相当する。
【0328】感光部710においては、転送路形成部431T1 を含んで構成される電荷転送段と、転送路形成部733Tを含んで構成される電荷転送段と、転送路形成部432T1 を含んで構成される電荷転送段とが上流側からこの順番で繰り返し連なって、1本の垂直転送CCD735を形成している。当該垂直転送CCD735は、図25での左端から数えて奇数番目に当たる。
【0329】当該奇数番目に当たる垂直転送CCD735の各々は、感光部710を出た後、2補助電荷転送段分、合流部750内に延在している。前記の2補助電荷転送段とは、図25での左端から数えて奇数番目に当たる補助転送路形成部755Tを含んで構成される補助電荷転送段と、当該補助電荷転送段の下流側において補助転送路形成部456T1 を含んで構成される補助電荷転送段との2つである。
【0330】同様に、転送路形成部431T2 を含んで構成される電荷転送段と、転送路形成部733Tを含んで構成される電荷転送段と、転送路形成部432T2 を含んで構成される電荷転送段とが上流側から順次連なって、1本の垂直転送CCD735を形成している。当該垂直転送CCD735は、図25での左端から数えて偶数番目に当たる。
【0331】当該偶数番目に当たる垂直転送CCD735の各々も、感光部710を出た後、2補助電荷転送段分、合流部750内に延在している。前記の2補助電荷転送段とは、図25での左端から数えて偶数番目に当たる転送路形成部755Tを含んで構成される補助電荷転送段と、当該補助電荷転送段の下流側において補助転送路形成部456T2 を含んで構成される補助電荷転送段との2つである。
【0332】IT−CCD800においては、(a) 1つの光電変換素子720、(b) この光電変換素子720の左側(図25での左側)に近接して形成されている4つの電荷転送段、すなわち、転送路形成部431T1 または431T2 を含んで構成される電荷転送段と、転送路形成部733Tを含んで構成される2個の電荷転送段と、転送路形成部432T1 または432T2 を含んで構成される電荷転送段、および、(c) 転送路形成部431T2 もしくは432T1 を含んで構成される前記の電荷転送段と光電変換素子720との間に形成されている1つの読み出しゲート740、によって、1つの画素が構成される。なお、読み出しゲート740は、形状が多少異なる以外は、前述した第5の実施例のIT−CCD500における読み出しゲート440と同様の構造を有する。
【0333】4つのパルス供給用端子770a、770b、770c、770dが感光部710の外側に設けられている。
【0334】パルス供給用端子770aは、各転送電極431と第3補助転送電極57とに電気的に接続されている。パルス供給用端子770bは、各転送電極733と、感光部710の上端から数えて奇数番目に当たる各第1補助転送電極755とに電気的に接続されている。パルス供給用端子770cは、各転送電極432と、第2補助転送電極456と、第5補助転送電極とに電気的に接続されている。パルス供給用端子770Dは、感光部710の上端から数えて偶数番目に当たる各第1補助転送電極755と加算チャネル用転送電極52とに電気的に接続されている。
【0335】IT−CCD800は、前述したIT−CCD100と同様に、加算チャネル51を有している。このため、前述したIT−CCD100における理由と同じ理由から、高度の微細加工技術を用いなくても、例えば200万画素という高画素密度のIT−CCDを得ることができる。また、消費電力の増大を容易に抑制することができる。さらに、相隣る2つの画素行同士の間で画素の集光効率や感度に差が生じることを防止しやすい。
【0336】IT−CCD800に光遮蔽膜を設けることにより、垂直転送CCD735や水平転送CCD等によって無用の光電変換が行われるのを防止することができる。
【0337】マイクロレンズアレイを設けることにより、光電変換素子720での光電変換効率を高めることができる。マイクロレンズアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。
【0338】色フィルタアレイを設けることにより、カラー撮像用のIT−CCDを得ることができる。色フィルタアレイは、例えば前述した第1の実施例のIT−CCD100についての説明の中で述べた色フィルタアレイの形成手順に準じて形成することができる。
【0339】IT−CCD800は、インターレース駆動を行うことが可能なIT−CCDである。インターレース駆動を行う場合には、パルス供給用端子770a、770b、770c、770dのそれぞれに所定の垂直パルス信号が印加される。水平パルス信号Ha が図示を省略したパルス供給用端子75a(図16参照)に印加され、水平パルス信号Hb が図示を省略したパルス供給用端子75b(図16参照)に印加される。
【0340】図26は、1フレームを下記(i) 〜(ii)の2つのフィールドに分けてプログレッシブ走査を行う際の読み出しパルスの一例を示す。
【0341】(i) 偶数行の各画素からなる第1フィールド。
【0342】(ii)奇数行の各画素からなる第2フィールド。
【0343】インターレース駆動させる際に使用する駆動パルス供給手段は、例えば、前述したIT−CCD100をインターレース駆動させる際に使用される駆動パルス供給手段110(図7参照)と同様にして構成される。
【0344】ブランキングパルスによって規定される第1のVブランキングの適当な時期に、低レベルの垂直パルスVL がパルス供給用端子770b、770cに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子770a、770dに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、さらに高レベルの読み出しパルスVR がパルス供給用端子770aに印加される。
【0345】当該読み出しパルスVR の印加により、第1フィールドを構成している光電変換素子720の各々に蓄積されていた信号電荷が、それぞれ対応する垂直転送CCD735に読み出される(信号電荷読み出し工程)。
【0346】第8画素行の各光電変換素子720から読み出された信号電荷は、上記第1のVブランキングに続く第1のHブランキングに、出力転送路に転送される。これらの信号電荷は、第1のHブランキングに続く第1の水平有効信号期間に、出力部から順次出力される(画像信号出力工程)。
【0347】以下同様にして、第6画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程、第4画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程、第2画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程が順次行われる。
【0348】1つのフィールドを構成する光電変換素子720の各々に蓄積されていた信号電荷を全て出力部から出力するためには、計4回の画像出力工程が必要である。当該4回の画像出力工程を行うのに要する期間を、以下、「有効信号期間」という。
【0349】第1フィールドについての有効信号期間が終了した後にブランキングパルスによって新たに規定される第2のVブランキングの適当な時期に、低レベルの垂直パルスVL がパルス供給用端子770a、770dに印加されると共に、高レベルの垂直パルスVH がパルス供給用端子770b、770cに印加される。そして、これらの垂直パルスVL 、VH が印加されているときに、読み出しパルスVR がパルス供給用端子770cに印加される。
【0350】当該読み出しパルスVR の印加により、第2フィールドを構成している光電変換素子720の各々に蓄積されていた信号電荷が、それぞれ対応する垂直転送CCD735に読み出される(信号電荷読み出し工程)。
【0351】第7画素行の各光電変換素子720から読み出された信号電荷は、上記第2のVブランキングに続く第1のHブランキングに、出力転送路に転送される。これらの信号電荷は、第1のHブランキングに続く第1の水平有効信号期間に、出力部から順次出力される(画像信号出力工程)。
【0352】以下同様にして、第5画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程、第3画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程、第1画素行の各光電変換素子720から読み出された信号電荷についての画像出力工程が順次行われる。
【0353】第1のVブランキングから第2フィールドに対する有効信号期間かけて行われる上記の動作を繰り返すことにより、各フィールドの画像出力信号が出力部から次々と出力される。
【0354】前述した第1の実施例のIT−CCD100を用いてフレームの画像信号を得る場合と同様の動作により、フレーム画像信号を得ることができる。
【0355】以上、実施例を挙げて本発明のIT−CCDを説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0356】例えば、各実施例のIT−CCDは、p型ウェルを備えたn型半導体基板に光電変換素子(フォトダイオード)、垂直転送CCD、出力転送路等を形成したものであるが、p型半導体基板に光電変換素子(フォトダイオード)、垂直転送CCD、出力転送等を形成しても、IT−CCDを得ることができる。
【0357】また、サファイア基板等の表面に所望の半導体層を形成し、当該半導体層に光電変換素子(フォトダイオード)、垂直転送CCD、出力転送路等を形成してIT−CCDを得ることもできる。本明細書においては、半導体以外の材料からなる基板の一面に光電変換素子(フォトダイオード)、垂直転送CCD、出力転送路等を形成するための半導体層を設けたものも、「半導体基板」に含まれるものとする。
【0358】光電変換素子の平面視上の形状は、矩形(菱形を含む。)、全ての内角が鈍角となっている五角形以上の多角形、内角に鋭角と鈍角とが含まれる五角形以上の多角形、これらの角部に丸みを付けた形状等、適宜選択可能である。
【0359】光電変換素子は画素ずらし配置されていてもよいし、画素ずらし配置されていなくてもよい。垂直転送CCDの電荷転送チャネルの平面視上の形状は、光電変換素子がどのように配置されているかに応じて、適宜選択可能である。
【0360】画素ずらし配置を行う場合、垂直転送CCDを構成する各転送電極の形状は、接続部と転送路形成部とが鈍角をなして連なった形状か、または、接続部と転送路形成部とが滑らかに連なった形状とすることが好ましい。
【0361】垂直転送CCDの駆動方法は、実施例として挙げた駆動方法に限定されるものではない。目的とするIT−CCDの用途等に応じて、例えば3相以上の所望の相数で駆動させることが可能である。これに伴って、各転送電極に所定の駆動パルスを供給するためのパルス供給用端子の数、および、当該パルス供給用端子と各転送電極との結線の仕様も、目的とするIT−CCDにおける垂直転送CCDの駆動方法に応じて適宜変更可能である。出力転送路についても同様である。
【0362】各実施例においては、2本の垂直転送CCDの各々から1つの加算用電荷転送段に信号電荷が同時に転送されてこないように、各読み出しゲートが配設されている。個々の光電変換素子に対する読み出しゲートの配設箇所は、基本的に、奇数列の光電変換素子と偶数列の光電変換素子とで異なっていればよい。
【0363】したがって、1個の光電変換素子に電荷転送段を3つずつ形成する場合は、実施例に示した箇所以外の箇所に読み出しゲートを設けることも可能である。例えば、奇数列の光電変換素子に対しては3つの電荷転送段のうちの最上流の電荷転送段に隣接させて読み出しゲートを形成し、偶数列の光電変換素子に対しては3つの電荷転送段のうちの真ん中の電荷転送段に隣接させて読み出しゲートを形成することも可能である。
【0364】ただし、光電変換素子1個当たりの電荷転送段の数に拘わらず、読み出しゲートの配設箇所は、奇数列同士および偶数列同士で同じにすることが好ましい。
【0365】加算用電荷転送段より上流に補助電荷転送段を設けることは、必須の要件ではない。垂直転送CCDは、感光部を出た後直ちに加算用電荷転送段に接続されていてもよい。
【0366】同様に、加算用電荷転送段より下流に補助電荷転送段を設けることは、必須の要件ではない。加算用電荷転送段は、出力転送路に直に接続されていてもよい。
【0367】各実施例のIT−CCDにおいては、n型半導体基板に形成されたp型ウェル上に光電変換素子(フォトダイオード)が形成されている。したがって、これらのIT−CCDでは縦型オーバーフロードレイン構造を付設することができる。これに伴って、電子シャッタを付設することができる。各実施例のIT−CCDに縦型オーバーフロードレイン構造を付設するためには、前記のp型ウェルと前記のn型半導体基板の下部(p型ウェルより下の領域)とに逆バイアスを印加できる構造を付加する。また、縦型オーバーフロードレイン構造に代えて横型オーバーフロードレイン構造を付設してもよい。縦型または横型のオーバーフロードレイン構造を付設することにより、ブルーミングを抑制することが容易になる。
【0368】IT−CCDの駆動方法は、適宜選択可能である。これに伴って、垂直転送CCD(垂直転送CCDを構成している転送電極)および出力転送部(出力転送部を構成している転送電極)のそれぞれに所定の駆動パルスを供給する駆動パルス供給手段の構成も、適宜選択可能である。
【0369】
【発明の効果】以上説明したように、本発明のIT−CCDにおいては、画素密度を高めても、出力転送路(水平転送CCD)における転送電極の幅を比較的広くすることができる。
【0370】したがって、本発明によれば、画素密度が高く消費電力が少ないIT−CCDを低コストの下に提供することが可能になる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013