米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士フイルムマイクロデバイス株式会社

発明の名称 固体撮像装置及びその制御方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−111023(P2001−111023A)
公開日 平成13年4月20日(2001.4.20)
出願番号 特願平11−283011
出願日 平成11年10月4日(1999.10.4)
代理人 【識別番号】100091340
【弁理士】
【氏名又は名称】高橋 敬四郎 (外1名)
【テーマコード(参考)】
4M118
5C024
【Fターム(参考)】
4M118 AA10 AB01 BA03 CA02 DA03 DA18 DA23 DB06 DB08 DB11 EA08 EA17 FA06 FA35 FA43 
5C024 AA01 CA31 FA01 FA11 GA11 GA16 GA26 JA21
発明者 川尻 和廣 / 宇家 眞司
要約 目的


構成
特許請求の範囲
【請求項1】 半導体基板表面に垂直方向及び水平方向に整列した行列状に配置され、各々が光電変換素子と該光電変換素子の電荷を読み出すトランスファーゲートとを含む複数の画素と、垂直方向に整列した複数の画素を含む画素列に近接して形成され、前記画素列の下端から突出する複数本の垂直電荷転送路と、前記垂直電荷転送路の所定領域上に形成された複数の垂直電荷転送電極と、ポテンシャルウェルとポテンシャルバリアとが交互に配置されて水平方向に延び、隣接する前記ポテンシャルウェルが隣接する前記垂直電荷転送路の下端において各々接続されるとともに、前記垂直電荷転送路が接続されているポテンシャルウェル間に前記ポテンシャルバリアが1つだけ形成されている水平電荷転送路と、前記垂直電荷転送路の電荷を多重化して前記水平電荷転送路に転送するマルチプレクス部とを含む固体撮像装置。
【請求項2】 前記マルチプレクス部は、前記垂直電荷転送路のポテンシャルを制御するため、前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記画素の最終段から順に設けられた蓄積電極、第1転送電極及び第2転送電極と、前記画素からの電荷が前記水平電荷転送路に先送りされる第1群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記蓄積電極側から転送された電荷が前記蓄積電極下の領域内に逆流するのを防止するポテンシャルバリアを前記蓄積電極側に設けた第1電荷転送部と、前記画素からの電荷が前記水平電荷転送路に後から送る第2群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記第1転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第2電荷転送部とを有する請求項1に記載の固体撮像装置。
【請求項3】 さらに、前記第1群の垂直電荷転送路の前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記第2転送電極に隣接して形成された第3及び第4の転送電極と、該第3の転送電極下の半導体領域に形成され、前記第2の転送電極側から転送された電荷が前記第2の転送電極下の領域内に逆流するのを防止するポテンシャルバリアを前記第2の転送電極側に設けた第3電荷転送部が形成された第3群の垂直電荷転送路と、前記第1群の垂直電荷転送路の前記第3の転送電極下の半導体領域に形成され、前記第3転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第4電荷転送部が形成された第4群の垂直電荷転送路とを含む請求項2記載の固体撮像装置。
【請求項4】 さらに、前記第2群の垂直電荷転送路の前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記第2転送電極に隣接して形成された第3及び第4の転送電極と、前記第3の転送電極下の半導体領域に形成され、前記第2の転送電極側から転送された電荷が前記第2の転送電極下の領域内に逆流するのを防止するポテンシャルバリアを前記第2の転送電極側に設けた第5電荷転送部が形成された第5群の垂直電荷転送路と、前記第1群の垂直電荷転送路の前記第3の転送電極下の半導体領域に形成され、前記第3転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第6電荷転送部が形成された第6群の垂直電荷転送路とを含む請求項2又は3に記載の固体撮像装置。
【請求項5】 さらに、前記第1群の垂直電荷転送路の前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記第2転送電極に隣接して形成された第3及び第4の転送電極と、該第3の転送電極下の半導体領域に形成され、前記第2の転送電極側から転送された電荷が前記第2の転送電極下の領域内に逆流するのを防止するポテンシャルバリアを前記第2の転送電極側に設けた第3電荷転送部が形成された第3群の垂直電荷転送路と、前記第1群の垂直電荷転送路の前記第3の転送電極下の半導体領域に形成され、前記第3転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第4電荷転送部が形成された第4群の垂直電荷転送路;又は、前記第2群の垂直電荷転送路の前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記第2転送電極に隣接して形成された第3及び第4の転送電極と、前記第3の転送電極下の半導体領域に形成され、前記第2の転送電極側から転送された電荷が前記第2の転送電極下の領域内に逆流するのを防止するポテンシャルバリアを前記第2の転送電極側に設けた第5電荷転送部が形成された第5群の垂直電荷転送路と、前記第1群の垂直電荷転送路の前記第3の転送電極下の半導体領域に形成され、前記第3転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第6電荷転送部が形成された第6群の垂直電荷転送路とを含む請求項2記載の固体撮像装置。
【請求項6】 半導体基板表面に垂直方向及び水平方向に整列した行列状に配置され、各々が光電変換素子と該光電変換素子の電荷を読み出すトランスファーゲートとを含む複数の画素と、垂直方向に整列した複数の画素を含む画素列に近接して形成され、前記画素列の下端から突出する複数本の垂直電荷転送路と、前記垂直電荷転送路の所定領域上に形成された複数の垂直電荷転送電極と、前記垂直電荷転送路の下端において各々接続され電荷を水平方向に転送する水平電荷転送路と、前記垂直電荷転送路からの電荷を多重化して前記水平電荷転送路に転送するマルチプレクス部とを含み、該マルチプレクス部は、前記垂直電荷転送路のポテンシャルを制御するため、前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記画素の最終段から順に設けられた蓄積電極、第1転送電極及び第2転送電極と、前記画素からの電荷が前記水平電荷転送路に先送りされる第1群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記蓄積電極側から転送された電荷が前記蓄積電極下の領域内に逆流するのを防止するポテンシャルバリアを前記蓄積電極側に設けた第1電荷転送部と、前記画素からの電荷が前記水平電荷転送路に後から送る第2群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記第1転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第2電荷転送部とを有する固体撮像装置の制御方法であって、a)前記第1の電荷転送部を含む前記第1群の垂直電荷転送路と接続された前記水平電荷転送路の第1のポテンシャルウェルのポテンシャルを基準電位よりも低くし、前記第2の電荷転送段を含む第2の垂直電荷転送路と接続された前記水平電荷転送路の第2のポテンシャルウェルのポテンシャルを基準電位とする工程と、b)前記蓄積電極の電位を基準電位よりも高くして前記蓄積電極直下の垂直電荷転送路領域に蓄積された電荷を前記第1転送電極下の領域に向けて転送する工程と、c)前記蓄積電極の電位を基準電位に戻し、前記第2の垂直電荷転送路の電荷を前記蓄積電極直下の領域に戻す工程と、d)前記第2転送電極の電位を基準電位よりも高い電位から基準電位に変化させた後、前記第1転送電極の電位を基準電位から基準電位よりも高い電位に変化させて、電荷を、前記第1の垂直電荷転送路の前記第1転送電極下の領域から前記水平電荷転送路に転送する工程と、e)前記水平電荷転送路に転送された電荷をアンプ側に向けて転送し外部信号を取り出す工程と、f)前記第1の垂直電荷転送路と接続された前記水平電荷転送路の電位を基準電位とし、前記第2の垂直電荷転送路と接続された前記水平電荷転送路の電位を基準電位よりも低くする工程と、g)前記第1転送電極の電位を基準電位にした後に前記蓄積電極の電位を基準電位からそれよりも高い電位に変化させ、前記第2の垂直電荷転送路において、前記蓄積電極直下の領域に蓄積されていた電荷を前記第1転送電極直下の領域に転送させる工程と、h)前記第2転送電極の電位を基準電位よりも高い電位から基準電位に変化させ、前記第1転送電極の電位を基準電位から基準電位よりも高い電位に変化させ、次いで前記第2転送電極の電位を基準電位から基準電位よりも高い電位に変化させて、前記第1転送電極の直下の領域に蓄積されていた電荷を前記水平電荷転送路のポテンシャルウェルが形成されている領域に転送する工程と、i)前記水平電荷転送路に転送された電荷を、前記水平電荷転送路に沿ってアンプ側に向けて転送し、該アンプで増幅して外部に信号を取り出す工程と、j)前記画素のうち前記(a)の工程で読み出されなかった別の行の画素の電荷を前記蓄積電極下に領域に転送し、前記a)からi)までの工程を繰り返すにより前記画素の電荷を読み出して外部に出力する工程とを含む固体撮像装置の制御方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は固体撮像装置に関し、より詳細には、CCD固体撮像装置において、水平方向に電荷を転送する水平電荷転送路上に形成される1画素列当たりの水平電荷転送電極数の低減に関する。
【0002】尚、本明細書において、例えば、「電極の電位を基準電位よりも高くする」との表現は、例えばキャリアが電子の場合には、電極に負の電圧を印加して電極下のn型半導体領域の伝導帯のポテンシャルを高くすることを意味する。キャリアが正孔の場合には、電極に正の電圧を印加して電極下のp型半導体領域の価電子帯のポテンシャルを高くすることを意味するものとする。
【0003】
【従来の技術】固体撮像装置、たとえば静止画を撮像するためのCCD固体撮像装置において、画素の高密度化が望まれている。
【0004】図11は、一般的なインターライン型CCD固体撮像装置の平面図である。
【0005】固体撮像装置は、たとえばシリコン等の半導体基板1上に形成されている。
【0006】画素3、垂直電荷転送路5、水平電荷転送路7、出力アンプ11が半導体基板1上に形成され、全体として一つのCCD固体撮像装置を構成する。複数の画素3が半導体基板1上において、垂直方向及び水平方向に整列配置されている。
【0007】画素3は、フォトダイオード(光電変換素子)3aとトランスファーゲート3bを含む。フォトダイオード3aは、受光した光を電荷に変換して蓄積する。トランスファーゲート3bは、フォトダイオード3aに蓄積されている電荷を垂直電荷転送路5に読み出すための読み出しゲートである。
【0008】複数の画素3、3,3が垂直方向に整列して配置された各画素列の間には、1画素列に対応して各1本の垂直電荷転送路5が配置されている。垂直電荷転送路5は、例えば半導体基板のpウェルに形成されたn型導電層である。垂直電荷転送路5の下端には、水平電荷転送路7が設けられている。
【0009】図12に、水平電荷転送路7の模式的な断面図を示す。図中下方にポテンシャル分布を併せて示す。
【0010】水平電荷転送路7は、半導体基板1中に形成されるpウェル層18と、pウェル層18中に形成されるn型導電層17と、半導体基板1上に形成される2層のポリシリコン(1ポリ、2ポリ)からなる水平電荷転送電極21とを主要構成要素とする。
【0011】n型導電層18は、n型不純物濃度の低い低濃度領域18aと、n型不純物濃度の高い高濃度領域18bとが交互に設けられている。低濃度領域18aは、ポテンシャルエネルギーの高いポテンシャルバリアBを形成する。高濃度領域18bは、ポテンシャルエネルギーの低いポテンシャルウェルWを形成する。ポテンシャルバリアBとポテンシャルウェルWとが水平方向に交互に並ぶ。1つのポテンシャルバリアBと1つのポテンシャルウェルWとを1組とし、この1組が連続して2回繰り返された構造により、1つの電荷を転送する電荷の1転送単位(以下「1パケット」という。)を形成する。パケットが水平方向に多数形成されている。
【0012】低濃度領域18a(ポテンシャルバリアB)上に第一層目のポリシリコン電極(水平転送電極21−1、21−3、21−5、・・・)が、高濃度領域18b(ポテンシャルウェルW)上に第二層目のポリシリコン電極(水平転送電極21−0、21−2、21−4、21−6、・・・)が形成されている。
【0013】水平電荷転送電極21−0と水平電荷転送電極21−1とが接続され、そこに電圧波形φ1が印加されている。水平転送電極21−2と水平転送電極21−3とが接続され、そこに電圧波形φ2が印加される。同様に、水平転送電極21−4と水平転送電極21−5とが接続され、そこに電圧φ1が印加される。
【0014】図13に示すように、行方向に並ぶ画素間の垂直電荷転送路5上には、2本の垂直電荷転送電極15が順次設けられている。
【0015】垂直電荷転送電極15−1、15−2、15−3、15−4に対して、V1からV4までの電圧波形が印加される。垂直転送電極15−5から15−8まで、垂直転送電極15−9から15−12までについても同様にV1からV4までの電圧波形が印加される。電圧波形V1からV4は、各々、例えば垂直電荷転送路中にポテンシャルバリアを形成する場合に0V、電荷転送用ポテンシャルウェルを形成する場合に8Vに設定される。V1からV4までのうちの2波形、例えばV1、V3は、画素から電荷を読み出す場合に15Vに設定される。
【0016】垂直電荷転送路5は、水平電荷転送路7の各パケットごとに1本づつの割合でポテンシャルウェルWが形成されている領域と電気的に接続されている。
【0017】以下に図11〜図13を参照して上記の固体撮像装置の動作を説明する。
【0018】V1を正の高い電圧、例えば15Vにすると、V1に接続された全画素のフォトダイオード3aに蓄積されている電荷は、トランスファーゲート3bを介して垂直電荷転送路5に読み出される。V1、V2を正の電圧にすると、電荷は2電極(例えば15−1、15−2)下に分布する。
【0019】V1、V2、V3を正の比較的低い電圧、例えば8Vとし、V4を0Vとすると、読み出された電荷は、V1、V2、V3が印加される3つの垂直電荷転送電極下に分布する。
【0020】V1を0Vに戻すと、電荷はV2、V3の電極下に閉じ込められる。V4を8Vにすると、電荷はV2、V3、V4の電極下に拡がる。この動作を繰り返すことにより、垂直電荷転送路5内を4相駆動方式で水平電荷転送路に向かって電荷を転送する。
【0021】水平電荷転送電極のφ1を例えば0Vに、φ2を例えば8Vとすると、φ1の電極下の電荷は右側のφ2の電極下に転送される。この時、φ1の電極下の左側領域にはポテンシャルバリアが形成され、電荷の逆流を防止する。
【0022】従って、画素混合を起こさずに、2相駆動で水平電荷転送路7中において電荷を一定方向に転送できる。
【0023】以上のようにφ1とφ2との2層駆動方式により、水平電荷転送路中を電子がアンプ方向へ転送される。
【0024】以上の動作により、1行分の画素からの電荷を読み出す。
【0025】次いで、他の行の画素からの電荷を垂直電荷転送路から水平電荷転送路へ転送し、同様の方法で読み出す。全電荷を読み出した後、V3に読み出しパルスを印加してV3に接続された画素の電荷を読み出す。
【0026】この方法により、インターレース方式で全画素の画素情報の読み出しが可能である。
【0027】上記構造のCCD固体撮像装置では、1の画素列に対応して、水平電荷転送路にポテンシャルウェルWとポテンシャルバリアBとが交互に2づつ並んだ構造を設ける必要がある。水平電荷転送路上の電荷を転送するためには1列当たり4つの水平転送電極を設ける必要がある。
【0028】
【発明が解決しようとする課題】固体撮像装置における画素の高密度化の要求に伴って、画素サイズ自体が微細化されてきている。
【0029】CCD固体撮像装置内の画素の微細化に伴って、水平電荷転送路(水平電荷転送電極)も微細化する必要がある。現状では、画素サイズが3ミクロン程度である。水平転送電極の、ピッチは画素サイズの1/4程度、すなわち0.75ミクロン程度まで微細化する必要がある。
【0030】将来、固体撮像装置の高画素化が進むと、画素サイズをさらに微細化する必要が生じる。その場合には、水平電荷転送電極の一層の微細化が必要となる。
【0031】本発明の目的は、水平電荷転送電極の加工精度を緩和することができるCCD固体撮像装置を提供することにある。
【0032】本発明の他の目的は、上記のCCD固体撮像装置の制御方法を提供することにある。
【0033】
【課題を解決するための手段】本発明の一観点によれば、半導体基板表面に垂直方向及び水平方向に整列した行列状に配置され、各々が光電変換素子と該光電変換素子の電荷を読み出すトランスファーゲートとを含む複数の画素と、垂直方向に整列した複数の画素を含む画素列に近接して形成され、前記画素列の下端から突出する複数本の垂直電荷転送路と、前記垂直電荷転送路の所定領域上に形成された複数の垂直電荷転送電極と、ポテンシャルウェルとポテンシャルバリアとが交互に配置されて水平方向に延び、隣接する前記ポテンシャルウェルが隣接する前記垂直電荷転送路の下端において各々接続されるとともに、前記垂直電荷転送路が接続されているポテンシャルウェル間に前記ポテンシャルバリアが1つだけ形成されている水平電荷転送路と、前記垂直電荷転送路の電荷を多重化して前記水平電荷転送路に転送するマルチプレクス部とを含む固体撮像装置が提供される。
【0034】本発明の他の観点によれば、半導体基板表面に垂直方向及び水平方向に整列した行列状に配置され、各々が光電変換素子と該光電変換素子の電荷を読み出すトランスファーゲートとを含む複数の画素と、垂直方向に整列した複数の画素を含む画素列に近接して形成され、前記画素列の下端から突出する複数本の垂直電荷転送路と、前記垂直電荷転送路の所定領域上に形成された複数の垂直電荷転送電極と、前記垂直電荷転送路の下端において各々接続され電荷を水平方向に転送する水平電荷転送路と、前記垂直電荷転送路からの電荷を多重化して前記水平電荷転送路に転送するマルチプレクス部とを含み、該マルチプレクス部は、前記垂直電荷転送路のポテンシャルを制御するため、前記画素の最終段と前記水平電荷転送路との間の垂直電荷転送路上に前記画素の最終段から順に設けられた蓄積電極、第1転送電極及び第2転送電極と、前記画素からの電荷が前記水平電荷転送路に先送りされる第1群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記蓄積電極側から転送された電荷が前記蓄積電極下の領域内に逆流するのを防止するポテンシャルバリアを前記蓄積電極側に設けた第1電荷転送部と、前記画素からの電荷が前記水平電荷転送路に後から送る第2群の垂直電荷転送路の前記第1転送電極下の半導体領域に形成され、前記第1転送電極下の垂直電荷転送路内のほぼ全域にわたって均一なポテンシャルを有する第2電荷転送部とを有する固体撮像装置の制御方法であって、a)前記第1の電荷転送部を含む前記第1群の垂直電荷転送路と接続された前記水平電荷転送路の第1のポテンシャルウェルのポテンシャルを基準電位よりも低くし、前記第2の電荷転送段を含む第2の垂直電荷転送路と接続された前記水平電荷転送路の第2のポテンシャルウェルのポテンシャルを基準電位とする工程と、b)前記蓄積電極の電位を基準電位よりも高くして前記蓄積電極直下の垂直電荷転送路領域に蓄積された電荷を前記第1転送電極下の領域に向けて転送する工程と、c)前記蓄積電極の電位を基準電位に戻し、前記第2の垂直電荷転送路の電荷を前記蓄積電極直下の領域に戻す工程と、d)前記第2転送電極の電位を基準電位よりも高い電位から基準電位に変化させた後、前記第1転送電極の電位を基準電位から基準電位よりも高い電位に変化させて、電荷を、前記第1の垂直電荷転送路の前記第1転送電極下の領域から前記水平電荷転送路に転送する工程と、e)前記水平電荷転送路に転送された電荷をアンプ側に向けて転送し外部信号を取り出す工程と、f)前記第1の垂直電荷転送路と接続された前記水平電荷転送路の電位を基準電位とし、前記第2の垂直電荷転送路と接続された前記水平電荷転送路の電位を基準電位よりも低くする工程と、g)前記第1転送電極の電位を基準電位にした後に前記蓄積電極の電位を基準電位からそれよりも高い電位に変化させ、前記第2の垂直電荷転送路において、前記蓄積電極直下の領域に蓄積されていた電荷を前記第1転送電極直下の領域に転送させる工程と、h)前記第2転送電極の電位を基準電位よりも高い電位から基準電位に変化させ、前記第1転送電極の電位を基準電位から基準電位よりも高い電位に変化させ、次いで前記第2転送電極の電位を基準電位から基準電位よりも高い電位に変化させて、前記第1転送電極の直下の領域に蓄積されていた電荷を前記水平電荷転送路のポテンシャルウェルが形成されている領域に転送する工程と、i)前記水平電荷転送路に転送された電荷を、前記水平電荷転送路に沿ってアンプ側に向けて転送し、該アンプで増幅して外部に信号を取り出す工程と、j)前記画素のうち前記(a)の工程で読み出されなかった別の行の画素の電荷を前記蓄積電極下に領域に転送し、前記a)からi)までの工程を繰り返すにより前記画素の電荷を読み出して外部に出力する工程とを含む固体撮像素子の制御方法が提供される。
【0035】
【発明の実施の形態】以下、本発明の実施の形態を説明する。
【0036】図1から図4までを参照して、本発明の一実施の形態による固体撮像装置について説明する。
【0037】図1に示すように、固体撮像装置Aは、たとえばシリコン等の半導体基板101上に形成されている。画素103、垂直電荷転送路105、水平電荷転送路107、出力アンプ111が半導体基板101上に形成され、全体として一つのCCD固体撮像装置を構成する。複数の画素103は、半導体基板101上において、垂直方向及び水平方向に整列され、行列状に配置されている。
【0038】各画素列に隣接して1本の垂直電荷転送路105が配置される。複数の垂直電荷転送路の1端はマルチプレクス部Tを介して水平電荷転送路107に接続される。
【0039】複数の画素103、103、103が垂直方向に整列して配置された各画素列の間には、1画素列に対応して各1本の垂直電荷転送路105が配置されている。
【0040】画素103は、フォトダイオード(光電変換素子)103aとトランスファーゲート103bを含む。フォトダイオード103aは、例えば上下面をp型層で挟まれたn型領域を有し受光した光を電荷に変換して蓄積する。
【0041】トランスファーゲート103bは、例えばp-型領域で形成され、フォトダイオード103aのn型領域中に蓄積された電荷(電子)に対してポテンシャルバリアを形成する。トランスファーゲート103b上の電極に十分高い電圧を印加することによりポテンシャルバリアは消滅し、フォトダイオード103aに蓄積されている電荷を垂直電荷転送路5に読み出すことができる。
【0042】垂直電荷転送路105は、例えば半導体基板のp層中に形成されたn型導電層である。例えば、垂直電荷転送路105上の4相電極の電圧を変化させることにより、電荷を所望の方向に転送できる。
【0043】水平電荷転送路107には、n+型のウェル領域Wとn-型のバリア領域Bとが、交互に形成されている。
【0044】各垂直電荷転送路105の延長上に、ウェル領域Wが配置され、これらのウェル領域W間に1つのバリア領域Bが配置される。この配置では、ウェル領域W、バリア領域Bの数は従来の半分である。1組のバリア領域B、ウェル領域Wの上に電極HTが形成される。電極HTは、交互に電圧波形φ1、φ2に接続される。すなわち水平電荷転送路は、従来と同様に2相駆動される。
【0045】図2に、水平電荷転送路107の模式的な断面図を示す。
【0046】水平電荷転送路107は、半導体基板101中に形成されるpウェル層118と、pウェル層118中に形成されるn型導電層117と、半導体基板101上に絶縁膜を介して形成される2層のポリシリコン(1ポリ、2ポリ)からなる水平電荷転送電極121とを有する。
【0047】n型導電層118は、n型不純物濃度の低い低濃度領域118aと、n型不純物濃度の高い高濃度領域118bとが交互に設けられている。低濃度領域118aは、ポテンシャルエネルギーの高い水平電荷転送路用ポテンシャルバリアBを形成する。高濃度領域118bは、ポテンシャルエネルギーの低い水平電荷転送路用ポテンシャルウェルWを形成する。水平電荷転送路用ポテンシャルバリアBと水平電荷転送路用ポテンシャルウェルWとが水平方向に交互に並ぶ。1つの水平電荷転送路用ポテンシャルバリアBと1つの水平電荷転送路用ポテンシャルウェルWとを1組とし、この1組により、電荷の1転送単位(以下「1パケット」という。)を形成する。
【0048】1パケットを構成する水平電荷転送路用ポテンシャルウェルWに転送された電荷は、水平電荷転送路上に形成されている水平電荷転送電極に電荷転送のための電圧を印加することにより、次の1パケットを構成するポテンシャルウェルWに転送される。水平電荷転送電極に電荷転送のための電圧を印加するまでは、1つのポテンシャルウェルに蓄積された電荷は、そのポテンシャルウェルに留まる。パケットは水平方向に所定の段数だけ形成されている。
【0049】低濃度領域118a(ポテンシャルバリアB)上に第一層目のポリシリコン電極(水平転送電極121−0、121−2、121−4、121−6、・・・)が、高濃度領域18b(ポテンシャルウェルW)上に第二層目のポリシリコン電極(水平転送電極121−1、121−3、121−5、・・・)が形成されている。
【0050】水平電荷転送電極121−0と水平電荷転送電極121−1とが接続され、そこに電圧波形φ1が印加されている。水平転送電極121−2と水平転送電極121−3とが接続され、そこに電圧波形φ2が印加される。同様に、水平転送電極121−4と水平転送電極121−5とが接続され、そこに電圧φ1が印加される。
【0051】図3に示すように、行方向に並ぶ画素間の垂直電荷転送路105上には、例えば1行当たり2本の垂直電荷転送電極115が設けられている。
【0052】垂直電荷転送電極115−1、115−2、115−3、115−4に対して、V1からV4までの4相駆動の電圧波形が印加される。垂直転送電極115−5から115−8まで、垂直転送電極115−9から115−12までについても同様にV1からV4までの4相駆動の電圧波形が印加される。電圧波形V1からV4は、例えば垂直電荷転送路中に電荷分離用のポテンシャルバリアを形成する場合は0V、電荷蓄積用ポテンシャルウェルを形成する場合は8Vに設定される。V1からV4のうちの2つ、例えばV1、V3は、画素から電荷を読み出す場合に15Vに設定される。
【0053】垂直電荷転送路105は、水平電荷転送路7の各パケットごとに1本づつの割合でポテンシャルウェルWが形成されている領域と電気的に接続されている。
【0054】以下に図1〜図3を参照して上記の固体撮像装置の動作を説明する。
【0055】V1を15Vにすると、V1に接続された全画素のフォトダイオード103aに蓄積されている電荷は、トランスファーゲート103bを介して垂直電荷転送路105に読み出される。
【0056】V1、V2、V3を正の比較的低い電圧、例えば8Vとし、V4を0Vとする。読み出された電荷は、V1、V2、V3が印加される3つの垂直電荷転送電極下に分布する。
【0057】V1を0Vに戻すと、電荷はV2、V3の電極下に閉じ込められる。V4を8Vにすると、電荷はV2、V3、V4の電極下に拡がる。この動作を繰り返すことにより、垂直電荷転送路5内を4相駆動方式で水平電荷転送路に向かって電荷を転送する。
【0058】垂直電荷転送路105と水平電荷転送路107の間に、例えば2つの転送電極(図3の転送電極CS、CG)が設けられる。転送電極に画素方向から順に正の電圧を印加することにより、電荷は垂直電荷転送路105から水平電荷転送路107へ向けて転送される。
【0059】水平電荷転送電極のφ1を例えば0Vに、φ2を例えば8Vとすると、φ1の電極下の電荷は右側のφ2の電極下に転送される。この時、φ1の電極下の左側領域にはポテンシャルバリアが形成され、電荷の逆流を防止する。画素混合を起こさずに、2相駆動で水平電荷転送路7中において電荷をアンプの方向へ転送する。
【0060】以上の動作により、1行分の画素からの電荷を読み出す。
【0061】次いで、他の行の画素からの電荷を同様の方法で読み出す。全電荷を読み出した後、V3に読み出しパルスを印加してV3に接続された画素の電荷を読み出す。
【0062】この方法により、画素部の全画素の画素情報を読み出すことが可能である。
【0063】上記構造のCCD固体撮像装置では、1の画素列に対応して、水平電荷転送路にポテンシャルウェルWと第1のポテンシャルバリアBとが1づつ並んだ構造を設ければよい。水平電荷転送路107上の電荷を転送するためには1列当たり2つの水平転送電極を設ければ良い。
【0064】図1に示すように、第1の垂直電荷転送路群105a、105a、105aと第2の垂直電荷転送路群105b、105b、105bとが1列毎に配置されている。垂直電荷転送路105の下端には、マルチプレクス部Tが設けられている。垂直電荷転送路105と水平電荷転送路107とはマルチプレクス部Tを介して接続されている。
【0065】マルチプレクス部Tは、垂直電荷転送電極115−12側から水平電荷転送路107へ向けて、順に、蓄積電極ST、第1転送電極CS、第2転送電極CGとを含む。
【0066】マルチプレクス部Tを中心とした詳細な構成について説明する。
【0067】図4に、図1及び図3のA−A’線断面のポテンシャル分布とB−B’線断面のポテンシャル分布とを電極配置とともに示す。A−A‘線断面を付したポテンシャル分布は、第1の垂直電荷転送路105aのポテンシャル形状を示す。
【0068】第1の垂直電荷転送路105aにおいては、画素からの電荷を水平電荷転送路107に先送りするための第1電荷転送部T1を有する。
【0069】B−B‘線断面に付したポテンシャル分布は第2の垂直電荷転送路105bのポテンシャル形状を示す。第2の垂直電荷転送路105bにおいては、画素からの電荷を水平電荷転送路107に後から送るための第2電荷転送部T2を有する。
【0070】尚、上記のポテンシャル形状は、垂直電荷転送電極115−11(V3)、115−12(V4)、蓄積電極ST、第1転送電極CS、第2転送電極CGが全て同電位と仮定した場合のポテンシャル形状である。
【0071】第1電荷転送部T1は、第1の垂直電荷転送路105aの蓄積電極STと第1転送電極CSとの境界近傍の第1転送電極CSに隣接する側の半導体領域に厚さの薄いポテンシャルバリア(第1のポテンシャルバリア)151を含む。
【0072】第1のポテンシャルバリア151は、第2転送電極CG下の第1の垂直電荷転送路105a内に転送された電荷が蓄積電極ST下の領域内に逆流するのを防止する。
【0073】第2電荷転送部T2は、第2の垂直電荷転送路105bの第1転送電極CS下のほぼ全域にわたって均一なポテンシャルにより形成されている。例えば、図4に示すように、厚いポテンシャルバリア(第2のポテンシャルバリア)153が形成されている。
【0074】第2電荷転送部T2は、第2のポテンシャルバリア153を越えて第1転送電極CS下の第2の垂直電荷転送路105b内に転送された電荷が蓄積電極下の領域内に逆流するのを防止する機能を有しない。
【0075】上記の構成により、第2の垂直電荷転送路105bに逆流可能転送段が形成される。
【0076】第1のポテンシャルバリア151と第2のポテンシャルバリア153とのバリア高さは、n型不純物のドーピング量により調整できる。n型不純物のドーピング量を低くすれば、ポテンシャルの高さは高くなる。ポテンシャル形状を制御するその他の方法としてp型の不純物を導入する方法がある。p型の不純物を導入することによりポテンシャルバリアの高さを一層高くすることもできる。
【0077】以下に上記固体撮像装置の製造工程を示す。
【0078】図5から図7までに、垂直電荷転送路105aと垂直電荷転送路105bの形成方法の一例を示す。
【0079】図5(a)に示すように、熱酸化法によりp型シリコン基板(またはn型シリコン基板に形成したp型ウェル)301の表面を酸化して第1の酸化膜303を形成する。
【0080】図5(b)に示すように、シリコン基板301中にPをイオン注入する。イオン注入のドーズ量は1×1012cm-2である。イオン注入のマスクは、垂直方向に延びるストライプ状の開口を複数本含む。図は、開口部の断面を示す。イオン注入及び熱処理により、ストライプ状に形成され垂直方向に延びるn型不純物領域305が形成される。このようにして形成されたストライプ状のn型不純物領域305が垂直電荷転送路を形成する。
【0081】図5(c)に示すように、第一層目のポリシリコン層311を形成する。フォトリソグラフィー技術を用いて、フォトレジストマスクR1、R2、R3を形成する。
【0082】図5(d)に示すように、フォトレジストマスクR1、R2、R3をマスクとして、エッチングにより第一層目のポリシリコン層311をパターニングし、垂直電荷転送電極311a(V3)、蓄積電極311b(ST)、第2転送電極311c(CG)を形成する。電極311a、311b、311cの表面を熱酸化する。
【0083】図6(e)に示すように、蓄積電極311bと第1転送電極311cとの間の領域のうち蓄積電極311b(ST)近傍の領域にのみ開口317を有するフォトレジストパターンR4を形成する。
【0084】フォトレジストパターンR4をマスクとして、p型不純物であるB(ボロン)をイオン注入する。イオン注入のドーズ量は3×1011cm-2である。イオン注入により、n型不純物領域305のうち開口317が形成されている領域331の不純物の濃度が低くなる。その後、フォトレジストパターンR4を除去する。
【0085】図6(f)に示すように、第二層目のポリシリコン層321を堆積する。フォトリソグラフィー技術を用いて、第二層目のポリシリコン層321上にフォトレジストマスクR5、R6、R7を形成する。
【0086】図6(g)に示すように、フォトレジストマスクR5、R6、R7をマスクとして、第二層目のポリシリコン層321をエッチングすることにより第二層目のポリシリコンにより形成される垂直電荷転送電極321a(V4)、第1転送電極321b(CS)、水平電荷転送電極321c(φ1)を形成する。その後、フォトレジストマスクR5、R6、R7を除去する。
【0087】以上の工程により、第1転送電極321b(CS)下の蓄積電極311b(ST)側の領域331に第1のポテンシャルバリア151(図4)が形成される。
【0088】第2の垂直電荷転送路305bに関しては、図6(e)の工程において図7(h)に示すように、フォトレジストパターンR4を蓄積電極311b(ST)と第2転送電極311c(CG)の間のほぼ全領域(第1転送電極CSが形成されるべき領域)が開口するように形成した後、上記の図7(i)及び図7(j)のように図6(f)、図6(g)に示す工程と同時にイオン注入及びエッチング等を行えば、第2の垂直電荷転送路305bのうち電極321b(CS)下の全領域333に第2のポテンシャルバリア153(図4)が形成される。
【0089】以下に上記の固体撮像装置Aの動作を説明する。
【0090】図3に示す垂直転送電極115−1、115−5、115−9(V1)に対して、例えば15Vの高電圧を印加する。高電圧が印加された行に含まれる画素のフォトダイオード103aに蓄積されている電荷は、各画素に対応するトランスファーゲート103bを介して垂直電荷転送路105に転送される。
【0091】垂直転送電極115−1に正の比較的低い電圧、例えば8Vの電圧を印加し、垂直転送電極115−2にも8Vの電圧を印加し、垂直転送電極115−3にも8Vの電圧を印加する。垂直転送電極115−1の電圧を0Vに戻し、垂直転送電極115−4に8Vの電圧を印加する。同様の動作を繰り返すことにより、垂直電荷転送路105中の電荷を4相駆動方式で水平電荷転送路107の方向に転送する。
【0092】垂直電荷転送路105のうち第1の垂直電荷転送路105aと第2の垂直電荷転送路105bを転送される電荷を、2回に分けて水平電荷転送路107に転送する方法について以下に説明する。
【0093】前述のように、垂直電荷転送路105に転送された電荷は、4相駆動方式で最下端の垂直転送電極115−12下に転送される。蓄積電極STに正の電圧を印加し、電荷を蓄積電極ST直下の垂直電荷転送路領域に転送する。
【0094】蓄積電極ST直下の垂直電荷転送路105に転送された電荷は、一時的に蓄積電極ST直下の垂直電荷転送路内に蓄積される。この時間をt1とする。
【0095】図8を用いて垂直転送路105中を転送されて蓄積電極STに蓄積されている電荷のうち、まず一部の電荷を水平電荷転送路107に転送し、次いで残りの電荷を水平電荷転送路107へ転送するマルチプレクス部Tの動作原理を説明する。第1の垂直電荷転送路105aと第2の垂直電荷転送路105bとのポテンシャルの変化を時間t1から時間t11まで順を追って示す。
【0096】図8(a)は第1の垂直電荷転送路105aに関するポテンシャル図であり、図8(b)は第2の垂直電荷転送路105bにおけるポテンシャル図である。
【0097】以下、基準電位を0Vとし、基準電位(0V)よりも高い電位を−Vとし、基準電位よりも低い電位を+Vとする。Vは、例えば8Vである。
【0098】時間t1において、最終段の垂直転送電極115−12(図では電極V4で示される)の電位を−Vとする。
【0099】第1の垂直電荷転送路105aにおいて、蓄積電極STと第1転送電極CS1の電位を0とする。第2転送電極CG1の電位を−Vとする。水平電荷転送電極121−1(φ1)の電位を+Vとする。
【0100】垂直電荷転送路105b上における蓄積電極STと第1転送電極CS1の電位を0とする。第2転送電極CG1の電位を−Vとする。水平転送電極121−1(φ2)の電位を0Vとする。
【0101】時間t1において、蓄積電極ST下の第1及び第2の垂直電荷転送路105a、105bには、電荷(第1の垂直電荷転送路105a内の電荷を白抜きの四角で示し、第2の垂直電荷転送路105b内の電荷を白抜きの丸で示す。)が蓄積される。
【0102】尚、第2転送電極CG1の電位は−Vであるため、第2転送電極CG1下の半導体領域のポテンシャルが持ち上がっており、第1転送電極CS1領域下の半導体領域にポテンシャル井戸が形成されている。
【0103】時間t2において、蓄積電極STの電位を−Vにする。
【0104】蓄積電極ST下のポテンシャルが持ち上がり、第1のポテンシャルバリア151のうち蓄積電極ST側のポテンシャル障壁よりも高くなる。蓄積電極ST下に蓄積されている電荷は、よりポテンシャルの低い第1転送電極CS1下の領域に向けて転送される。
【0105】第2の垂直電荷転送路105b内の電荷に関しても、同様に蓄積電極ST下のポテンシャルが持ち上がり、第2のポテンシャルバリア153の高さよりも高くなると、蓄積されている電荷は、よりポテンシャルの低い第1転送電極CS1下の半導体領域に向けて転送される。
【0106】時間t3において、蓄積電極STの電位を0に戻す。ポテンシャルは時間t1の時と同様の形状になる。
【0107】第1の垂直電荷転送路105a内において第1転送電極CS1下の領域に転送された電荷は、第1のポテンシャルバリア151の第2転送電極CG1側のエネルギー障壁の存在により蓄積電極STの方向に逆流することはできない。電荷は、そのまま第1転送電極CS1領域下の半導体領域に形成されたポテンシャル井戸中に留まる。
【0108】第2の垂直電荷転送路105bにおいて第1転送電極CS1下の領域に転送された電荷は、第2のポテンシャルバリア153の第2転送電極CG1側にエネルギー障壁が存在しないため、蓄積電極STの方向に逆流する。第1転送電極CS1の下の領域に電荷を蓄積するためのポテンシャルウェルは存在せず、階段状のポテンシャルの傾斜に沿って、電荷はポテンシャルの高い第1転送電極CS1下の領域からポテンシャルの低い蓄積電極ST直下の領域に逆流する。
【0109】時間t3までの工程で、第1の垂直電荷転送路105aの電荷は、蓄積電極STから第1転送電極CS1下の領域に転送されたことになる。それに対して、第2の垂直電荷転送路105bの電荷は蓄積電極ST下の領域に蓄積されたままである。
【0110】時間t4において、第2転送電極CGの電位を−Vから0に変化させる。第2転送電極CG1直下の半導体領域に形成されていたポテンシャルバリアのポテンシャルが下がり、電荷の水平電荷転送路側への移動を妨げなくなる。
【0111】さらに、時間t5において、第1転送電極CS1のポテンシャルを−V近くまで上げる。
【0112】第1の垂直電荷転送路105a内において、第1転送電極CS1下の半導体領域に蓄積されていた電荷は、水平電荷転送路へ向けて下り勾配の階段状のポテンシャル傾斜に沿って、第2転送電極CG1直下の半導体領域を通り水平電荷転送電極121(φ1)の直下の半導体領域まで転送される。
【0113】水平電荷転送路(φ1)に転送された電荷は、水平電荷転送路内を2相駆動方式によりアンプ側に向けて転送される。電荷信号は、アンプで増幅されて外部に読み出される。
【0114】時間t4および時間t5において、第2の垂直電荷転送路105b内の電荷は、第1転送電極CS1下の半導体領域のほぼ全域にわたって形成された第2のポテンシャルバリア153を越えられず、蓄積電極ST下に蓄積されたままである。
【0115】次いで、第2の垂直電荷転送路105b内の蓄積電極ST直下の領域に蓄積されていた残りの電荷を読み出す。第2の垂直電荷転送路105b内の電荷を読み出す期間(t6からt11までの期間)内において、第1の垂直電荷転送路105aと接続される水平電荷転送電極(φ1)の電位は0Vの状態が維持される。但し、この動作期間(t6からt11までの期間)内には、第1の垂直電荷転送路105aには電荷は存在しない。
【0116】第1の垂直電荷転送路105aのポテンシャルの変化についての説明は省略する。
【0117】時間t6からt11までの第2の垂直電荷転送路105b内の電荷の読み出し動作期間内に、垂直電荷転送路105bに接続される水平電荷転送電極(φ2)に、Vの電圧が継続して印加される。
【0118】時間t6において、第2の垂直電荷転送路105b内の電荷は、蓄積電極ST直下の領域に蓄積された状態にある。
【0119】時間t7において、第1転送電極CS1の電位を0まで下げる。
【0120】時間t7においても、第2のポテンシャルバリア153が存在する。第2の垂直電荷転送路105bの電荷は、依然として蓄積電極ST直下の領域に蓄積された状態にある。
【0121】時間t8において、蓄積電極STの電位を0から−Vに上げる。蓄積電極ST直下のポテンシャルが高くなるため、第2のポテンシャルバリア153がエネルギー障壁として機能しなくなる。
【0122】蓄積電極ST直下の領域に蓄積されていた電荷は、第1転送電極CS1の直下の領域に転送される。第1転送電極CS1の直下の領域に転送された電荷は、第2転送電極CG1の直下の領域に存在する第2転送電極CG1に−Vが印加されているため、第2転送電極下の半導体領域に形成されるポテンシャルバリアにより第1転送電極CS1の直下の領域に留まる。
【0123】時間t9において、第2転送電極CG1の電位を−Vから0に変化させる。第2転送電極CG1の直下の領域に存在したポテンシャルバリアが消滅しエネルギー障壁として機能しなくなる。第1転送電極CS1下の電荷は、水平電荷転送路(φ2)の下の半導体領域まで転送される。
【0124】時間t10において、第1転送電極CS1の電位を0から−Vに変化させる。
【0125】時間t11において、第2転送電極CG1の電位を0から−Vに変化させる。
【0126】時間t9からt11の間に、第1転送電極CS1の直下の領域に留まっていた電荷は、φ2が印加される水平転送電極直下の水平電荷転送路107に転送される。
【0127】水平電荷転送路107に転送された電荷は、φ1とφ2との2相駆動により、水平電荷転送路をアンプ側に向けて転送され、アンプで増幅されて読み出される。
【0128】以上のように、蓄積電極STに蓄積された電荷の半分を水平転送電極に転送した後、水平電荷転送路を駆動して信号を全て外部に読み出す。次いで、蓄積電極STに残っている残り半分の信号電荷を水平電荷転送路に向けて転送する。水平電荷転送路を駆動して水平電荷転送路に存在する信号を全て外部に読み出す。
【0129】以上の動作を繰り返すことにより、全画素読み出しを行うことができる。
【0130】図9は、上記の動作原理に基づいて動作する固体撮像装置の垂直電荷転送電極(V1からV4)、蓄積電極ST、第1転送電極CS1、第2転送電極CG1及び水平電荷転送電極(φ1、φ2)のそれぞれの電極に各電圧波形を与えた場合のタイミングチャートを示す。
【0131】図8の場合と同様に、白抜きの四角は第1の垂直電荷転送路105aを通る電荷を、白抜きの丸は第2の垂直電荷転送路105bを通る電荷を模式的に示したものである。
【0132】まず時間t0において、垂直電荷転送電極(V1)にHIGHの電圧(例えば8V)を印加する。その状態のままで、さらに読み出しパルス(例えば15V)を印加して、対応する行に存在するフォトダイオードに蓄積された電荷を第1及び第2の垂直電荷転送路105a、105bに転送する。ここで、第1の垂直電荷転送路105aに接続される水平電荷転送電極のφ1はHIGH(例えば8V)に、第2の垂直電荷転送路105bに接続される水平電荷転送電極のφ2はLOW(例えば0V)に設定する。
【0133】次に、時間tv1間において、垂直電荷転送電極(V2)から垂直電荷転送電極(V4)に対して順次正の電圧(例えば8V)を印加し、フォトダイオードから読み出した電荷を水平電荷転送路107の方向に転送する。第1及び第2の垂直電荷転送路105a、105bの電荷は、一時的に蓄積電極ST下の半導体領域に蓄積される。
【0134】ts11間の時間t1においても、第1及び第2の垂直電荷転送路105a、105b内の電荷は、一時的に蓄積電極ST下の半導体領域に蓄積されている。
【0135】時間t2において、第1転送電極CS1の電位をHIGH(8V)にしたまま蓄積電極STの電位をLOW(0V)にすると、蓄積電極STに蓄積されている電荷は第1転送電極CS1下の半導体領域に転送される。
【0136】時間t3において、第1転送電極CS1の電位をHIGH(8V)にしたまま蓄積電極STの電位を再びHIGH(8V)にすると、第1の垂直電荷転送路105a内の電荷は、第1転送電極CS1に転送されてその領域下に残る。
【0137】第2の垂直電荷転送路105b内の電荷は、第1転送電極CS1から蓄積電極STの領域下に戻る。
【0138】時間t4において、第2転送電極CG1の電位をLOW(0V)からHIGH(8V)にして、さらに時間t5において、第1転送電極CS1の電位をHIGH(8V)からLOW(0V)にすると、第1の垂直電荷転送路105a上の電荷は、第2転送電極CG1領域に転送される。第2の転送電極CGの電位をHIGHからLOWにすると、電荷は水平電荷転送路107に転送される。
【0139】水平電荷転送路に転送された電荷は、時間th11間に、2相駆動方式によりアンプに転送される。電荷信号が外部に読み出される。
【0140】次いで、水平電荷転送電極のφ1をLOW(0V)に、φ2をHIGH(8V)に設定する。
【0141】時間ts12間において、時間t6からt7の間に蓄積電極ST下に蓄積されている電荷は、時間t7からt8の間に第2転送電極CG1をLOWからHIGHにし、時間t8からt9の間に第1転送電極CS1をHIGHからLOWにすることにより、蓄積電極ST下の半導体領域から第1転送電極CS1下の半導体領域、第2転送電極CG1下の半導体領域へと順次、転送されていく。
【0142】時間t10とt11との間において、第2転送電極CG1の電位をHIGHからLOWにすると、第2の垂直電荷転送路105b内の電荷は、水平電荷転送路107(φ2)へと転送される。
【0143】水平電荷転送路107に転送された電荷は、2相駆動によりアンプ方向に転送され外部に読み出される。
【0144】図9(b)に、水平電荷転送路内での2相駆動パルス(φ1、φ2)のパルス電圧の波形を示す。φ1とφ2とが交互にHIGHレベル、LOWレベルに変化し、電荷を2相駆動方式によりアンプの方向へ転送する。
【0145】全画素の画素情報を読み出すことが可能である。
【0146】上記の実施の形態による固体撮像装置を用いれば、垂直電荷転送路1本に対して水平電荷転送電極を2つ設ければよい。
【0147】従って、高画素化に伴って生じる水平電荷転送電極の加工精度の要求を緩くすることが可能である。
【0148】全画素読み出しの固体撮像装置を容易に製造することができる。例えば、静止画を撮影するデジタルカメラなどの場合には、撮影の構図を決めるためのビデオモニタにプレ画像信号を得る必要がある。少ない水平転送電極数で多くの画像信号を得ることができるという利点がある。
【0149】画素を微細化した場合、例えば、画素サイズを3ミクロン程度とした現状のCCD固体撮像装置において、水平電荷転送電極の微細化の程度は通常の固体撮像装置の場合の1/2程度で良い。すなわち1.5ミクロン程度までの微細化を行えば良い。
【0150】もう一方の観点からみれば、将来、画素サイズをさらに微細化した場合でも、従来のCCD固体撮像装置と比較してHCCD電極自体の微細化の程度が少なくてすむ。
【0151】次に本発明の実施の形態による固体撮像装置の変形例について説明する。
【0152】図10(a)は、垂直電荷転送路4本を一単位として選択的に読み出す構成の固体撮像装置Cの垂直電荷転送路305上の電極配置を示す。
【0153】垂直電荷転送路305上には、画素部から水平電荷転送路(φ)側に向けて、蓄積電極ST、第1転送電極CS1、第2転送電極CG1、第3転送電極CS2、第4転送電極CG2が形成されている。
【0154】垂直電荷転送路305は、第3から第6までの4種類の垂直電荷転送路に分類できる。第3の垂直電荷転送路305aと、第3の垂直電荷転送路305aと水平方向の第1の方向に隣接する第4の垂直電荷転送路305bと、第4の垂直電荷転送路305bと水平方向の第1の方向に隣接する第5の垂直電荷転送路305cと、第5の垂直電荷転送路305cと水平方向の第1の方向に隣接する第6の垂直電荷転送路305dとの4種類の異なる第3から第6までの電荷転送部T3からT6までを有する垂直電荷転送路305が繰り返し配置される。
【0155】第3から第6までの垂直電荷転送路305a、305b、305c、305dが一組となり、このような垂直電荷転送路の組が水平方向に交互に形成されている。
【0156】図10(b)から(e)までに、第3から第6までの垂直電荷転送路305a、305b、305c、305dの電極の配置とポテンシャル形状とを示す。
【0157】図10(b)は、第3の垂直電荷転送路305aのポテンシャル形状を示す。
【0158】第3の垂直電荷転送路305aのうち、蓄積電極STと第1転送電極CS1との境界の蓄積電極ST側に存在する半導体領域には、厚さの薄い第1のポテンシャルバリア351が形成され第1電荷転送段T1を形成する。
【0159】第3の垂直電荷転送路305aのうち、第3転送電極CS2下の領域であって、第2転送電極CG1と第3転送電極CS2との境界の第2転送電極CG1側に存在する半導体領域には、厚さの薄い第1のポテンシャルバリア352が形成され、第3電荷転送部T3を形成する。
【0160】図10(c)は、第4の垂直電荷転送路305bのポテンシャル形状を示す。
【0161】蓄積電極STと第1転送電極CS1との境界の蓄積電極ST側に存在する半導体領域には、厚さの薄い第1のポテンシャルバリア353が形成され第1電荷転送段T1を形成する。
【0162】第4の垂直電荷転送路305bのうち、第3転送電極CS2下の半導体領域のほぼ全域には、電荷を後から送るための、厚さの厚い第2のポテンシャルバリア354が形成され、第4電荷転送部T4を形成する。
【0163】図10(d)は、第5の垂直電荷転送路305cのポテンシャル形状を示す。
【0164】第5の垂直電荷転送路305cのうち、第1転送電極CS1下の半導体領域のほぼ全域には、厚さの厚い第2のポテンシャルバリア355が形成され、第2電荷転送部T2を形成する。
【0165】第3転送電極CS2下の、第2転送電極CG1と第3転送電極CS2との境界の第2転送電極CG1側に存在する半導体領域には、厚さの薄い第1のポテンシャルバリア356が形成され、第5電荷転送部T5を形成する。
【0166】図10(e)は、第6の垂直電荷転送路305dのポテンシャル形状を示す。
【0167】第6の垂直電荷転送路305dのうち、第1転送電極CS1下の半導体領域のほぼ全域には、厚さの厚い第2のポテンシャルバリア357が形成され、第2電荷転送部T2を形成する。
【0168】第3転送電極CS2下の半導体領域のほぼ全域には、厚さの厚い第2のポテンシャルバリア358が形成され、第6電荷転送部T6を形成する。
【0169】上記の垂直電荷転送路をn形半導体層で形成する場合には、上記のポテンシャルバリアの高さは、n型不純物のドーピング量により調整すればよい。
【0170】n型不純物のドーピング量を他の領域に比べて低くすればするほど、ポテンシャルバリアの高さは高くなる。
【0171】第3から第6までの垂直電荷転送路305a、305b、305c、305dから水平電荷転送路に向けて転送する際、一時的に蓄積電極ST下に電荷を蓄積し、所定の垂直電荷転送路305に蓄積されている電荷だけをまず先に水平電荷転送路へ転送し、次いで残りの電荷を水平電荷転送路へと転送する。
【0172】第3から第6までの垂直電荷転送路において、電荷の転送を行う原理に関しては、第1の実施の形態において説明したのものと同様であるため説明を省略する。
【0173】尚、第4の垂直電荷転送路305bと第5の垂直電荷転送路305cとは、2つの垂直電荷転送路305b、305cのうちのいずれかの構造のみを用いても良い。この場合には、垂直電荷転送路305a、(305b又は305cのいずれか)、305dから水平電荷転送路に向けて、1番目から3番目までの電荷転送を行う。
【0174】上記の実施の形態においては、垂直電荷転送路2本又は3、4本を1組として、各垂直電荷転送路からの電荷を所定の順序で水平電荷転送路に転送する構成について説明したが、垂直電荷転送路5組以上に分けて水平電荷転送路に読み出す構造としても良い。
【0175】尚、上記の実施の形態においては、画素として水平方向及び垂直方向に整列配置された構造を示したが、画素の配置は、水平方向に隣接する画素が垂直方向にずれて配置されるいわゆる画素ずらしの配置であっても良い。
【0176】また、画素の形状としては、正方形の形状を有するものについて説明したが、多角形、例えば正六角形の画素に適用しても良い。
【0177】その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【0178】
【発明の効果】高密度の画素を有する固体撮像装置において、水平電荷転送路、水平転送電極の加工精度を緩くすることができ、製造歩留まりが向上する。
【0179】同じ加工精度であれば、固体撮像装置の高画素化が可能となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013