Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体発光素子およびその製造方法 - 富士写真フイルム株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士写真フイルム株式会社

発明の名称 半導体発光素子およびその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−94211(P2001−94211A)
公開日 平成13年4月6日(2001.4.6)
出願番号 特願平11−267358
出願日 平成11年9月21日(1999.9.21)
代理人 【識別番号】100073184
【弁理士】
【氏名又は名称】柳田 征史 (外1名)
【テーマコード(参考)】
5F041
5F073
【Fターム(参考)】
5F041 AA33 AA40 AA43 AA44 CA04 CA05 CA34 CA35 CA39 CA93 CA99 
5F073 AA13 AA74 CA13 CB11 CB21 DA30 EA28
発明者 水由 明 / 鶴間 功
要約 目的


構成
特許請求の範囲
【請求項1】 基板上に活性層を備えた半導体層に、ストライプ状に逆メサ型のリッジ部が形成されており、該リッジ部に沿って該リッジ部の両脇に溝が形成されており、該リッジ部および溝が形成された半導体層の露出した面を覆うように、前記活性層にキャリアを注入するための窓を前記リッジ部上に備えた絶縁膜が形成されてなる半導体発光素子において、前記溝の少なくとも一方の内部が金属により埋め込まれており、かつ、前記金属により、前記窓上から該溝を挟んで反対側の前記半導体層上まで金属層が形成されていることを特徴とする半導体発光素子。
【請求項2】 前記金属が金であることを特徴とする請求項1記載の半導体発光素子。
【請求項3】 基板上に活性層を含む半導体層を形成し、該半導体層にストライプ状に2つの溝を形成して、該2つの溝の間に逆メサ型のリッジ部を形成し、該溝およびリッジ部が形成された半導体層の露出した面上に、絶縁膜を形成し、前記絶縁膜の前記リッジ部上に前記活性層へキャリアを注入するための窓を形成し、前記溝の少なくとも一方の内部を金属で埋め込み、引き続き、前記金属により、前記窓上から該溝を挟んで反対側の前記半導体層上まで金属層を形成することを特徴とする半導体発光素子の製造方法。
【請求項4】 前記溝の少なくとも一方の底面、前記窓上および該溝を挟んで前記窓と反対側の前記半導体層上に第一金属層を形成し、該第一金属層上にのみ選択的に第二金属層を形成することにより、前記溝を埋め込み、前記窓上から該溝を挟んで反対側の前記半導体層上まで金属層を形成することを特徴とする請求項3記載の半導体発光素子の製造方法。
【請求項5】 前記第一金属層の最上層が金であり、電解金選択メッキ法により、前記溝の底面に形成された第一金属層上にのみ金を堆積して該溝の上部まで金を埋め込み、該上部まで埋め込まれた金が、前記窓上および前記溝を挟んで前記窓と反対側の前記半導体層上に形成された前記第一金属層と導通した後、引き続き、電解金選択メッキ法により、前記窓上および前記溝を挟んで前記窓と反対側の前記半導体層上に形成された前記第一金属層上に金を堆積して、前記窓上から該溝を挟んで反対側の前記半導体層上まで金属層を形成することを特徴とする請求項4記載の半導体発光素子の製造方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、半導体発光素子およびその製造方法に関し、特に逆メサ型のリッジ部を有する半導体発光素子およびその製造方法に関するものである。
【0002】
【従来の技術】従来より、リッジ型の半導体レーザ装置において、リッジ部およびリッジ下部に存在する活性層が実装等の際に傷ついてしまい、特性および信頼性を低下するという問題がある。この問題を解決するため、米国特許第5305340号にて、リッジ部を保護するためにリッジの両脇にリッジより高い壁を設ける方法が開示されている。しかし、この方法ではリッジ部が逆メサ形状の場合には、逆メサ形状のリッジ頂上部にある電流注入部の幅が2〜10μmと狭いため、電気的導通を容易にとることはできない。また、この幅の狭い電流注入部分をジャンクションアップ方式でハンダなどを用いて実装すると、一般的に用いる例えば25μm径の金線によって導通をとることは困難である。また、そのボンディング装置である熱超音波併用ボールボンディング装置やウェッジボンディング装置を用いることもできなくなる。仮にこの幅の狭いリッジ頂上部にボンディングできたとしても、その直下には活性領域が存在し、ボンディング時の衝撃や歪みなどによって結晶欠陥が発生し、素子の経時信頼性を低下させたり、素子特性を低下させる可能性がある。例えば、発振閾値電流の増加、発光効率の低下および経時に対する信頼性の低下等が起こる。
【0003】逆メサリッジ形状の場合、その側壁は基板に対して鋭角に傾いており、電極を作成する一般的な工程である、蒸着法やスパッタ法で金属をつけてもその側壁部分にはほとんど堆積しないため、リッジ頂上部からリッジ両脇の底部やそれ以外の部分に電気的導通を簡単に得ることはできない。
【0004】前記米国特許では金をメッキなどの方法で付着させる前に、金などの金属にてリッジの頂上部にある幅の狭い電流注入部とリッジ両脇の溝底面の部分に金属を同時に作成し、溝底面の一部分に、リッジ高さより高い金属をつけることが記載されている。
【0005】しかし、上記の方法は、リッジの形状が、順メサ形状あるいは電極の作成時の工夫によりおよそ垂直形状にできた場合には可能であるが、先に述べた理由により、逆メサ形状では頂上部と底面部との間をつなぐ金属を作成することは非常に困難である。
【0006】さらに、ジャンクションダウン方式で実装を行う場合には、逆メサ側をハンダなどにより、ヒートシンクに接着するために、導通の問題はないが、逆メサ部の両脇の溝内に不規則にハンダが入り込み、発光領域で発生する熱を不均一に放熱するため、発振領域内に屈折率の不均一が生じ、電流−光出力特性の直線性が悪化する、いわゆるキンクという現象が、放熱が均一なジャンクションアップの場合に比較し、より低い光出力値において発生しやすくなるなどの問題が生じる。
【0007】さらに、非常に小さなリッジ頂上部分がハンダで接着されるために、ハンダが固化する時に生じるひずみがこのリッジ頂上部に対して集中するため素子の信頼性の低下が生じることがある。
【0008】一方、特開平10-144990号において、逆メサリッジ構造で、表面を平坦化した後電極を作成する方法が記載されている。ここには、リッジ装荷型光導波路の両脇にリッジを形成するためのエッチング溝を設け、そのエッチング溝のみ半導体以外の物質を充填し平坦化することが提案されている。しかし、この方法においてはエッチング溝に半導体以外の物質を充填した後に、リッジ頂上部の電極領域との接触を得るために、いわゆる窓あけを実施することが必須であり、難しい工程が必要となる。
【0009】また、リッジ部の両脇を、金属より放熱性の悪いポリイミドなどの有機物で埋め込み平坦化すると、活性領域での放熱性が低下し、キンクの発生する光出力値が低下するという問題が生じる。この結果、単一横モードで高出力を得ることが困難となる。
【0010】
【発明が解決しようとする課題】本発明は上記事情に鑑みて、逆メサ型のリッジ部を有する半導体発光素子において、逆メサ型リッジ部およびその下の活性層を傷つけることなく実装可能な素子構造を有した信頼性の高い半導体発光素子およびその製造方法を提供するものである。
【0011】
【課題を解決するための手段】本発明の半導体発光素子は、基板上に活性層を備えた半導体層に、ストライプ状に逆メサ型のリッジ部が形成されており、該リッジ部に沿って該リッジ部の両脇に溝が形成されており、該リッジ部および溝が形成された半導体層の露出した面を覆うように、前記活性層にキャリアを注入するための窓を前記リッジ部上に備えた絶縁膜が形成されてなる半導体発光素子において、溝の少なくとも一方の内部が金属により埋め込まれており、かつ、前記金属により、窓上から溝を挟んで反対側の半導体層上まで金属層が形成されていることを特徴とするものである。
【0012】ここで、前記金属は金であってもよい。
【0013】本発明の半導体発光素子の製造方法によれば、基板上に活性層を含む半導体層を形成し、該半導体層にストライプ状に2つの溝を形成して、該2つの溝の間に逆メサ型のリッジ部を形成し、該溝およびリッジ部が形成された半導体層の露出した面上に、絶縁膜を形成し、絶縁膜のリッジ部上に活性層へキャリアを注入するための窓を形成し、前記溝の少なくとも一方の内部を金属で埋め込み、引き続き、前記金属により、前記窓上から溝を挟んで反対側の半導体層上まで金属層を形成することを特徴とするものである。
【0014】また、溝の少なくとも一方の底面、窓上および該溝を挟んで前記窓と反対側の半導体層上に第一金属層を形成し、該第一金属層上にのみ選択的に第二金属層を形成することにより、溝を埋め込み、窓上から溝を挟んで反対側の半導体層上まで金属層を形成することを特徴とするものであってもよい。
【0015】また、第一金属層の最上層が金であり、電解金選択メッキ法により、溝の底面に形成された第一金属層上にのみ金を堆積して溝の上部まで金を埋め込み、該上部まで埋め込まれた金が、窓上および溝を挟んで窓と反対側の半導体層上に形成された第一金属層と導通した後、引き続き、電解金選択メッキ法により、窓上および溝を挟んで窓と反対側の半導体層上に形成された第一金属層上に金を堆積して、窓上から溝を挟んで反対側の半導体層上まで金属層を形成することを特徴とするものであってもよい。
【0016】
【発明の効果】本発明の半導体発光素子によれば、逆メサ型のリッジ部両脇の溝を金属によって埋め込むことによって、半導体層上に平坦な金属層を形成することができるので、ボンディングの際の歪みが活性層に伝わることを防止することができ、信頼性を向上させることができる。特に、リッジ部が形成された面にボンディングを行うジャンクションアップ方式で実装する場合は、リッジ部の上以外、つまり発光領域以外の半導体層上にボンディングが行えるので、ボンディングによってリッジ部およびその下の活性層を傷つけることがなく、特性の低下が起こらないという利点がある。
【0017】また、本発明の半導体発光素子によれば、リッジ部の上以外の半導体層上にボンディングを行うことができるので、ジャンクションアップ方式による実装が容易になる。
【0018】さらに、半導体素子の温度上昇を抑制するために、リッジ部が形成された面をヒートシンク等にハンダを用いて接着するジャンクションダウンとよばれる方法で実装が行われる場合があるが、このときリッジ部両脇の溝があいていると、不均一にその部分にハンダが入り込むことにより、リッジストライプ方向に、放熱不良が起こる。また、そのハンダが固化するとき、リッジ部が不均一な応力を受ける。その結果、キンクの発生する光出力値が低下したり、ひずみによる半導体結晶への欠陥の導入による素子の経時信頼性が低下するという問題があった。しかし、本発明の半導体発光素子によれば、リッジ部両脇の溝が金などの金属で均一に埋め込まれているため、放熱が充分に行われ、歪みによる結晶欠陥も生じないため、キンクの発生する光出力値が高く、また、良好な経時信頼性が得られる。 一方、これまで、逆メサ型のリッジ部を有する場合、その形状からリッジ部以外の半導体層上までリッジ部と電気的に導通した金属層を形成することが困難であった。しかし、本発明の半導体発光素子の製造方法によれば、逆メサ型のリッジ部両脇の溝を、まず金属で埋め込んだ後に半導体層上に金属層を形成しているため、これまで蒸着等の方法では困難であった、溝内部を隙間無く埋め込むことが可能となるため、前述のような放熱不良や結晶欠陥が発生せず、良好な光出力特性、および高い信頼性を得ることができる。
【0019】特に、溝底面と電流注入窓上とその反対側の半導体層上に金を最上層に有する第一金属層を形成し、まず、溝底面の第一金属層上にのみ電解金選択メッキ法により金を堆積することにより、容易に溝内部を埋め込むことができ、引き続き電解金選択メッキ法を用いることにより、前述窓上とその反対側の半導体層上まで金属層を形成することが可能である。
【0020】
【発明の実施の形態】本発明の実施の形態を、以下に図面を用いて詳細に説明する。
【0021】本発明の第一の実施の形態である半導体レーザ素子の製造方法について述べる。
【0022】図1にその半導体レーザ素子の積層方向の断面図を示す。
【0023】図1に示すように、n型GaAs基板上11に、有機金属気相成長(MOCVD)法、あるいは分子線エピタキシー(MBE)法などにより、厚さが例えば200〜600nm程度のn−GaAsバッファ層12(キャリア濃度7〜20×1017cm-3)、厚さが例えば2μmのn型In0.484Ga0.516Pクラッド層13(キャリア濃度5〜1017cm-3)、厚さが例えば45nmのIn1-xGaxAs1-yyバリア層14(x=0.788、y=0.43、ノンドープ)、厚さが例えば9nmのIn0.16Ga0.84As活性層15(ノンドープ)、厚さが例えば45nmのIn1-xGaxAs1-yyバリア層16(x=0.788、y=0.43、ノンドープ)、厚さが例えば400nmのp型In0.484Ga0.516Pクラッド層17(キャリア濃度5〜20×1017cm-3)、厚さが例えば4〜10nm程度のp型In1-xGaxAs1-yyエッチングストップ層18(x=0.788、y=0.43、キャリア濃度5〜15×1017cm-3)、厚さが例えば1.6μmのp型In0.484Ga0.516Pクラッド層19(キャリア濃度5〜20×1017cm-3)、厚さが例えば150〜500nm程度のp型GaAsコンタクト層20(キャリア濃度5〜30×1018cm-3)を順次積層する。
【0024】次に、半導体レーザ素子の素子化工程について図2を参照して述べる。図2aに示すように、結晶成長後の試料に通常のフォトリソグラフィ工程により、リッジエッチング加工用のレジストパターン21を作成する。このときリッジのストライプの方向は、結晶表面が(100)面の場合、逆メサ形状のリッジを得るためには、(011)面に垂直な方向に形成する。
【0025】次に図2bに示すように、例えば酒石酸系エッチング液によって、p型GaAsコンタクト層20をエッチング除去する。このとき、コンタクト層20の下に存在するp型InGaPクラッド層19は酒石酸に対して非常にエッチング速度が遅いため、ほとんどエッチングされない。
【0026】次に、塩酸系エッチング液によってp型InGaPクラッド層19をエッチングする。このとき、p型InGaAsPエッチングストップ層18は塩酸系エッチング液に対してp型InGaPクラッド層19と比較して、非常にエッチング速度が遅いため、適当なエッチング時間でエッチングすることにより、容易に所望の逆メサ形状が得られる。この後、レジストパターン21を除去する。
【0027】次に、図2cに示すように、例えばプラズマCVDなどの方法により、SiO2やSi34などの誘電体膜22を100〜200nm程度堆積する。その後、電極接触用の窓をリッジ頂上部に開けるために、先に述べたフォトリソグラフィ工程によりレジストをパターニングする。このとき、通常のウェットエッチングを用いた場合における順メサ形状でリッジ底部の幅を、半導体レーザの横モード単一条件に規定する幅、例えば3〜4μm程度にしようとすると、リッジ頂上部の幅は非常に狭く、例えば2μm以下となり、リッジ頂上部の酸化膜を除去するためのフォトリソグラフィ工程では、とりわけ、リッジ頂上部と窓あけマスクパターンの位置合わせが難しくなる。このとき、逆メサ形状では、例えば、リッジ底部の3μmとすると、リッジ頂上部では4〜6μm程度と広くなり、窓あけのストライプマスクの位置合わせが容易に可能となる。
【0028】また、順メサ形状を作成するために、ドライエッチング技術、例えば、塩酸系ガスを用いたリアクティブイオンエッチングや、リアクティブイオンビームエッチングなどの方法により、異方性エッチングエッチングをして、リッジ頂上部とリッジ底部幅を同程度に加工することは可能である。しかし、この場合、半導体の横モード単一条件を規定するリッジ脇の残し厚を精度よく制御するためには、エッチングストップ層とウェットエッチングを用いた方が、面内の均一性良く作成することができる。
【0029】次に、図2dに示すように、電極コンタクト用窓あけのフォトリソグラフィの終了後、フッ素系ガスを用いたリアクティブイオンエッチングなどの方法により、リッジ頂上部の誘電体膜22をエッチング除去する。
【0030】次に、図2eに示すように、p側電極をパターン化するために、フォトリソグラフィ工程により、レジストをパターン化し、例えばTi/Pt/Au(おのおのの膜厚は例えば50nm/80nm/300nm)の順に電子ビーム蒸着法などにより、蒸着し、リフトオフによりパターン化し電極23を形成する。
【0031】その後、図2fに示すように、電解メッキにより、p側電極23上にのみ金層25を1〜5μm堆積する。このとき、溝底面のp側電極23上に選択的に金メッキされ、溝の上部まで堆積されて、溝脇のp側電極23と結合し、最終的にp側電極23上に金膜25が形成される。
【0032】次に、劈開により共振器面を作成するのを容易にするために、試料の厚さを120〜150μm程度まで研磨する。n側電極24を電子ビーム蒸着法や抵抗加熱蒸着法を組み合わせて、AuGe/Ni/Auの順に例えば膜厚50nm、30nm、300nm程度それぞれ堆積する。その後、電極のオーム性接触を得るために、400℃で1分程度電極を反応させる。
【0033】次に、所定の位置で、例えば750μm間隔にてバー劈開する。バー劈開された端面の片側に発振波長950nmに対するコーティングを以下のように実施する。
【0034】図3に、本発明の半導体レーザ素子単体の斜視図を示す。図3に示すように、片側の端面にAl23膜31を所定の膜厚、例えばECRスパッタリング法などにより堆積する。さらに、反対側の端面には同様の方法を用いて、発振波長950nmに対する反射率が例えば80%以上になるように、第1層にAl23膜32、第2層にTa25膜33、第3層にSiO2膜34、第4層にTa25膜35、第5層にSiO2膜36、第6層にTa25膜37、第7層にSiO2膜38からなる誘電体膜多層膜を所定の厚さに堆積する。その後、上記半導体レーザのバー状の試料を所定の位置にて劈開し、チップ化する。
【0035】次に、おのおののチップを電気的評価選別を行い、半導体レーザチップをジャンクションアップにて例えば錫、銀、銅、ビスマス(Sn/Ag/Cu/Bi)系の鉛フリーハンダ等を用いて上下面がメタライズしてあるセラミックヒートシンクにはんだ付けをする。
【0036】本発明による半導体レーザ素子は、リッジ頂上部と溝を挟んだ隣の部分との間で金メッキにより電気的導通がなされているため、リッジ頂上部以外の部分においても、電流注入窓と電気的導通がとれることから、リッジ以外の部分にワイヤーボンディングを行うことができる。よって、ボンディングによりリッジ部およびその下の活性層を傷つけることがなく、ボンディングのひずみが活性層に伝わることもないので、良好な光出力特性、高い経時信頼性が得られる。
【0037】また、本発明の製造方法によれば、電解選択メッキ法を用いて、逆メサリッジ型のリッジ上部の窓から溝部まで平坦な金メッキ層を連続して形成できるので、製造工程を削減することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013