米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 富士フイルムマイクロデバイス株式会社

発明の名称 固体撮像装置およびその検査方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−53265(P2001−53265A)
公開日 平成13年2月23日(2001.2.23)
出願番号 特願平11−227767
出願日 平成11年8月11日(1999.8.11)
代理人 【識別番号】100091340
【弁理士】
【氏名又は名称】高橋 敬四郎 (外1名)
【テーマコード(参考)】
4M118
5C024
【Fターム(参考)】
4M118 AA08 AA09 AB01 BA13 CA02 DA23 DB06 DD04 DD08 DD09 DD12 FA06 FA33 HA30 
5C024 AA01 FA01 FA19 GA01 GA24 GA26 GA27 GA31 JA23
発明者 金 勇寛
要約 目的


構成
特許請求の範囲
【請求項1】 半導体チップ上に、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して前記半導体チップ上に配置され垂直方向に電荷を転送する複数の垂直電荷転送路と、前記半導体チップ上に配置され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を転送する読み出しゲートと、前記半導体チップ上の複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する第1導電型の半導体層を含む水平電荷転送路と、前記半導体チップ上の前記水平電荷転送路の一端に隣接して配置され、高濃度の第1導電型層により形成されるフローティングディフュージョン領域と、前記半導体チップ上の前記フローティングディフュージョン領域にその入力端子が接続され、前記水平電荷転送路から転送される電荷を増幅して出力する出力アンプと、前記半導体チップ上の前記フローティングディフュージョンに蓄積された電荷を引き抜くためのソース、ドレイン、ゲートを含むリセットトランジスタと、前記半導体チップの周辺部に形成される複数のボンディングパッドと、前記出力アンプの出力端子と前記ボンディングパッドのうち一のボンディングパッドとを接続する第1の配線と、前記リセットトランジスタのドレインと接続されるドレイン端子と前記ボンディングパッドのうち他のボンディングパッドとを接続する第2の配線とを含む固体撮像素子と、複数の引き出し端子が形成され前記固体撮像素子が搭載されたチップキャリアと、前記一のボンディングパッドと前記他のボンディングパッドとを前記引き出し端子のうち電源に接続される1つの端子に接続する2本のボンディングワイヤーとを含む固体撮像装置。
【請求項2】 さらに、前記第1の配線及び前記第2の配線のうち少なくともいずれかの中間位置に形成された外来ノイズに対する保護回路を有する請求項1記載の固体撮像装置。
【請求項3】 半導体チップ上に、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して前記半導体チップ上に配置され垂直方向に電荷を転送する複数の垂直電荷転送路と、前記半導体チップ上に配置され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を転送する読み出しゲートと、前記半導体チップ上の複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する第1導電型の半導体層を含む水平電荷転送路と、前記半導体チップ上の前記水平電荷転送路の一端に隣接して配置され、高濃度の第1導電型層により形成されるフローティングディフュージョン領域と、前記半導体チップ上の前記フローティングディフュージョン領域にその入力端子が接続され前記水平電荷転送路から転送される電荷量に対応する電圧を増幅して出力端子から出力する出力アンプと、前記半導体チップ上の前記フローティングディフュージョンに蓄積された電荷を引き抜くためのソース、ドレイン、ゲートを含むリセットトランジスタと、前記半導体チップの周辺部に形成され、前記出力アンプの出力端子と接続される第1のボンディングパッドと前記リセットトランジスタのリセットドレイン端子と接続される第2のボンディングパッドと、前記リセットトランジスタのリセットゲート端子と接続される第3のボンディングパッドとを含む固体撮像素子の検査方法であって、a)前記第3のボンディングパッドを介して前記リセットゲート端子に対して前記リセットトランジスタをオンする電圧を印加する工程と、b)前記第2のボンディングパッドを介して前記リセットドレイン端子に対して所定の電圧振幅ΔVdを有する信号電圧を印加する工程と、c)前記ΔVdに対応して前記出力アンプの出力端子に発生する出力電圧変化ΔVs1を測定する工程と、d)前記出力アンプの増幅率αを算出する式α=ΔVs1/ΔVdに基づき、ΔVdとΔVs1とを用いてαを求める工程と、e)前記固体撮像装置をデータレートfで動作させ、前記水平電荷転送路から前記フローティングディフュージョン領域に電荷を転送させる工程と、f)前記e)の工程の前後における前記出力アンプに出力される出力電圧の変化量ΔVs2を測定する工程と、g)前記データレートfと同じ周期で前記リセットトランジスタをオンオフさせる電圧を前記第3のボンディングパッドを介して前記リセットゲート端子に対して印加し、前記フローティングディフュージョン領域から前記リセットドレインに流れる電流IRDを測定する工程と、h)式C=α・IRD/f・ΔVs2より、前記フローティングディフュージョン領域の電気容量Cを求める工程とを含む固体撮像装置の検査方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、固体撮像装置及びその検査方法に関する。
【0002】
【従来の技術】図2に、一般的な固体撮像装置に用いられるCCD方式の固体撮像素子の構造を示す。図2(a)は固体撮像素子Aの平面図、図2(b)は固体撮像素子Aの要部の構造を模式的に示した図である。固体撮像素子Aは、半導体基板1上に多数の画素3、3、3が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路5が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路5の一端には、水平電荷転送路7が形成されている。
【0003】水平電荷転送路7の一端に出力アンプ11が形成されている。
【0004】画素3は、フォトダイオード(光電変換素子)3aと、フォトダイオード3aと垂直電荷転送路5との間に形成される読み出しゲート(トランスファーゲート)3bとを含む。
【0005】フォトダイオード3aにより光電変換され、蓄積された電気信号(電荷)は、読み出しゲート3bを通って垂直電荷転送路5に転送される。垂直電荷転送路5内に転送された電荷は、例えば4相駆動方式により垂直方向に転送され水平電荷転送路7内に入る。水平電荷転送路7内に転送された電荷は、例えば2相駆動方式によりアンプ11まで転送される。アンプ11により電気信号を増幅して外部に画像情報を出力する。
【0006】図2(b)に示すように、水平電荷転送路7の一端には、高濃度のn型不純物がドーピングされているフローティングディフュージョンFDが形成される。
【0007】出力ゲートOGが、フローティングディフュージョン領域FDと水平電荷転送路7の最終電極(図では水平転送電極15−1)との間に形成されている。出力ゲートOGは、水平電荷転送路7から転送されてきた電荷をフローティングディフュージョン領域FDへ転送するゲートの役割を有する。
【0008】簡単のため、出力アンプ11は回路図で示している。出力アンプ11の入力端子12はフローティングディフュージョンFDと接続される。フローティングディフュージョンFDの電位変化を出力アンプ11により増幅して信号を取り出す。
【0009】出力アンプ11の出力ドレイン端子ODは電源電圧VDDに接続される。出力アンプ11の出力端子OSから増幅された信号が出力される。
【0010】フローティングディフュージョンFDは、リセットトランジスタ21のソース領域を兼ねる。
【0011】リセットトランジスタ21のチャネル21a上に形成されるゲート電極Gからリセットゲート端子RGが引き出されている。リセットトランジスタ21のドレイン領域Dからリセットドレイン端子RDが引き出されている。リセットドレイン端子RDは電源電圧VDDに接続される。
【0012】
【発明が解決しようとする課題】電源からリセットドレインRDまでの間に外来ノイズが入った場合に、リセットトランジスタ21の外来ノイズに対する対策が十分とられていなかった。
【0013】本発明の目的は、リセットトランジスタの外来ノイズに対する耐圧を向上させることである。
【0014】
【課題を解決するための手段】本発明の一観点によれば、半導体チップ上に、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して前記半導体チップ上に配置され垂直方向に電荷を転送する複数の垂直電荷転送路と、前記半導体チップ上に配置され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を転送する読み出しゲートと、前記半導体チップ上の複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する第1導電型の半導体層を含む水平電荷転送路と、前記半導体チップ上の前記水平電荷転送路の一端に隣接して配置され、高濃度の第1導電型層により形成されるフローティングディフュージョン領域と、前記半導体チップ上の前記フローティングディフュージョン領域にその入力端子が接続され、前記水平電荷転送路から転送される電荷を増幅して出力する出力アンプと、前記半導体チップ上の前記フローティングディフュージョンに蓄積された電荷を引き抜くためのソース、ドレイン、ゲートを含むリセットトランジスタと、前記半導体チップの周辺部に形成される複数のボンディングパッドと、前記出力アンプの出力端子と前記ボンディングパッドのうち一のボンディングパッドとを接続する第1の配線と、前記リセットトランジスタのドレインと接続されるドレイン端子と前記ボンディングパッドのうち他のボンディングパッドとを接続する第2の配線とを含む固体撮像素子と、複数の引き出し端子が形成され前記固体撮像素子が搭載されたチップキャリアと、前記一のボンディングパッドと前記他のボンディングパッドとを前記引き出し端子のうち電源に接続される1つの端子に接続する2本のボンディングワイヤーとを含む固体撮像装置が提供される。
【0015】本発明の他の観点によれば、半導体チップ上に、垂直方向及び水平方向に整列配置された複数の光電変換素子と、垂直方向に整列した前記光電変換素子に隣接して前記半導体チップ上に配置され垂直方向に電荷を転送する複数の垂直電荷転送路と、前記半導体チップ上に配置され、前記光電変換素子から隣接する前記垂直電荷転送路に電荷を転送する読み出しゲートと、前記半導体チップ上の複数の前記垂直電荷転送路の下端に設けられ、該垂直電荷転送路から転送された電荷を受けてこれを水平方向に転送する第1導電型の半導体層を含む水平電荷転送路と、前記半導体チップ上の前記水平電荷転送路の一端に隣接して配置され、高濃度の第1導電型層により形成されるフローティングディフュージョン領域と、前記半導体チップ上の前記フローティングディフュージョン領域にその入力端子が接続され前記水平電荷転送路から転送される電荷量に対応する電圧を増幅して出力端子から出力する出力アンプと、前記半導体チップ上の前記フローティングディフュージョンに蓄積された電荷を引き抜くためのソース、ドレイン、ゲートを含むリセットトランジスタと、前記半導体チップの周辺部に形成され、前記出力アンプの出力端子と接続される第1のボンディングパッドと前記リセットトランジスタのリセットドレイン端子と接続される第2のボンディングパッドと、前記リセットトランジスタのリセットゲート端子と接続される第3のボンディングパッドとを含む固体撮像素子の検査方法であって、a)前記第3のボンディングパッドを介して前記リセットゲート端子に対して前記リセットトランジスタをオンする電圧を印加する工程と、b)前記第2のボンディングパッドを介して前記リセットドレイン端子に対して所定の電圧振幅ΔVdを有する信号電圧を印加する工程と、c)前記ΔVdに対応して前記出力アンプの出力端子に発生する出力電圧変化ΔVs1を測定する工程と、d)前記出力アンプの増幅率αを算出する式α=ΔVs1/ΔVdに基づき、ΔVdとΔVs1とを用いてαを求める工程と、e)前記固体撮像装置をデータレートfで動作させ、前記水平電荷転送路から前記フローティングディフュージョン領域に電荷を転送させる工程と、f)前記e)の工程の前後における前記出力アンプに出力される出力電圧の変化量ΔVs2を測定する工程と、g)前記データレートfと同じ周期で前記リセットトランジスタをオンオフさせる電圧を前記第3のボンディングパッドを介して前記リセットゲート端子に対して印加し、前記フローティングディフュージョン領域から前記リセットドレインに流れる電流IRDを測定する工程と、h)式C=α・IRD/f・ΔVs2より、前記フローティングディフュージョン領域の電気容量Cを求める工程とを含む固体撮像装置の検査方法が提供される。
【0016】
【発明の実施の形態】図1及び図2に本発明の第1の実施の形態によるCCD方式の固体撮像装置の構造を示す。
【0017】図1に示すように、固体撮像装置Xは、固体撮像素子Aが形成されている半導体チップ1aをチップキャリアC上に、例えばダイボンディング法により固定して実装する。
【0018】半導体チップ1aの中心部に固体撮像素子Aが形成され、半導体チップ1aの周辺部に多数のボンディングパッドBPが形成されている。
【0019】チップキャリアCは、中心部に半導体チップを搭載するためのチップ搭載領域を有している。チップキャリアCの周辺部には、多数の端子Tが形成されている。
【0020】半導体チップ1a上に形成されている固体撮像素子の構造を図2に示す。
【0021】図2(a)は固体撮像素子Aの平面図である。
【0022】固体撮像素子Aは、半導体基板1上に多数の画素3、3、3が水平方向及び垂直方向に整列して配置されている。複数本の垂直電荷転送路5が、垂直方向に整列された複数の画素列間に形成されている。垂直電荷転送路5の一端には、水平電荷転送路7が形成されている。
【0023】電荷を、蛇行しつつ垂直方向に転送する転送路も垂直電荷転送路と称する。
【0024】水平電荷転送路7の一端にアンプ11が形成されている。
【0025】画素3は、フォトダイオード(光電変換素子)3aと、フォトダイオード3aと垂直電荷転送路5との間に形成される読み出しゲート(トランスファーゲート)3bとを含む。
【0026】フォトダイオード3aにより光電変換され、蓄積された電気信号(電荷)は、読み出しゲート3bを通って垂直電荷転送路5に転送される。垂直電荷転送路5内に転送された電荷は、例えば4相駆動方式により垂直方向に転送され水平電荷転送路7内に入る。水平電荷転送路7内に転送された電荷は、例えば2相駆動方式によりアンプ11まで転送される。アンプ11により電気信号を増幅して外部に画像情報を出力する。
【0027】尚、本明細書中において、垂直方向及び水平方向に隣接する画素がずらされて配置されている構造(いわゆる画素ずらし構造)の固体撮像装置も、本願明細書における固体撮像装置に含まれる。
【0028】図2(b)に、水平電荷転送路7から出力アンプ11にかけての要部の構造を模式的に示す。
【0029】半導体基板1内に、n型導電層を含む水平電荷転送路7が形成されている。
【0030】水平電荷転送路7は、例えば、高いn型不純物濃度を有する層と低いn型不純物濃度を有する層とが水平方向に交互に並んだ構造を有している。高いn型不純物濃度を有する層がポテンシャルウェルを形成する。低いn型不純物濃度を有する層がポテンシャルバリアを形成する。ポテンシャルバリアとポテンシャルウェルとを1組とし、2組で電荷の1転送段(1パケット)を形成する。
【0031】複数の水平転送電極15(15−1、15−2、15−3、15−4、・・・)が水平電荷転送路7上に形成されている。例えば水平転送電極15−1と15−2とが共通に接続され、水平転送電極15−3と15−4とが共通に接続され、それぞれ共通端子φ1、φ2に接続される。水平転送電極15は、ポテンシャルバリア領域又はポテンシャルウェル領域上に形成されている。
【0032】共通端子φ1、φ2に2相の電圧を印加することにより、2相駆動方式で電荷を水平方向に転送する。
【0033】水平電荷転送路7の一端には、高濃度のn型不純物領域により形成されたフローティングディフュージョンFDが形成されている。
【0034】出力ゲートOGが、フローティングディフュージョンFDと水平電荷転送路7の最終電極(図2(b)においては水平転送電極15−1)との間に形成されている。出力ゲートOGは、水平電荷転送路7から転送されてきた電荷をフローティングディフュージョンFDへ転送するゲートの役割を有する。
【0035】半導体基板1上に、出力アンプ11が形成されている。出力アンプ11の入力端子12はフローティングディフュージョンFDと接続されている。図では、説明の便宜上、出力アンプは回路図で示される。実際には、半導体基板1上に形成されている。出力アンプ11は、4個のMOSトランジスタ11a、11b、11c、11dを含む2段のソースフォロワ回路で構成されている。出力アンプ11の出力ドレイン端子ODは、電源(電源電圧VDD)に接続される。出力アンプ11により増幅された信号が、出力アンプ11の出力端子OSから出力される。
【0036】フローティングディフュージョンFDは、リセットトランジスタ21のソース領域Sを兼ねている。
【0037】リセットトランジスタ21のチャネル領域21a上には、ゲート電極(G)が形成される。ゲート電極Gは、リセットゲート端子RGと接続される。リセットトランジスタ21のドレイン領域(D)は、高濃度のn型導電層により形成されている。リセットトランジスタ21のドレイン領域(D)は、リセットドレイン端子RDに接続される。
【0038】上記構造を有する固体撮像素子の動作について簡単に説明する。
【0039】まず、リセットゲート端子RGに高い正パルス電圧(リセットパルス)を加える。リセットパルスの電圧は、例えば15V程度である。リセットパルスが印加されている期間、リセットトランジスタ21がオンされ、フローティングディフュージョン領域FDに蓄積されていた余分の電荷をリセットトランジスタ21のチャネル21a、ドレイン(D)及びリセットドレイン端子RDを通して引き抜く。リセットパルスがなくなると、リセットトランジスタ21がオフされる。リセット動作によりフローティングディフュージョンFDは初期状態、すなわち、フローティングディフュージョンFDに水平電荷転送路7からの電荷を蓄積できる状態になる。
【0040】リセット動作を行った後、出力ゲートOGをオンすると、水平電荷転送路7に蓄積されていた電荷がフローティングディフュージョンFDに転送される。フローティングディフュージョンFDは浮遊状態であるため、フローティングディフュージョンFDに転送された電荷量に応じてフローティングディフュージョンFDの電位は変化する。
【0041】フローティングディフュージョンFDの電位の変化は、出力アンプ11の入力端子12に入力され、出力アンプ11により増幅された信号を、出力端子OSから出力して外部に読み出す。
【0042】リセットトランジスタ21のドレイン領域(D)と接続されるリセットドレイン端子RDと出力アンプ11の電源端子ODとは、最終的には共通の電源(VDD)端子に接続される。
【0043】出力アンプ11の電源端子ODとフローティングディフュージョンFDとの間には、少なくとも出力アンプ11(例えば4個のMOSトランジスタ11a、11b、11c、11dを含む)が接続されている。出力アンプ11の電源端子ODとフローティングディフュージョンFDとの間には、実際上、例えば1000×500μm2程度の広い面積を有するn型不純物領域が直列に接続されている。
【0044】リセットトランジスタ21のリセットドレイン端子RDとフローティングディフュージョン領域FDとの間には、通常、リセットトランジスタ21のみが直列に接続される。リセットトランジスタ21のリセットドレイン端子RDとフローティングディフュージョンFDとの間には、例えば100×10μm2程度の面積を有するn型不純物領域のみが直列に接続される。
【0045】リセットトランジスタ21のリセットドレイン端子RDに接続されているn型不純物領域の面積は、出力アンプ11の電源端子ODに接続されているn型不純物領域の面積の約1/500程度である。
【0046】従って、例えば電源にノイズが乗った場合等、リセットドレイン端子RDを介して外来ノイズがリセットトランジスタ21内に入った場合に、リセットトランジスタ21、特にそのドレイン領域(D)が外来ノイズに起因して劣化又は破損する場合がある。
【0047】図1に示した固体撮像装置Xは、上記のような外来ノイズに対する対策を施した構造を有している。
【0048】出力アンプ11の電源端子ODは、ボンディングパッドBP1と内部配線L1により接続されている。ボンディングパッドBP1は、チップキャリアCに設けられている端子T2とボンディングワイヤーBW1により接続されている。
【0049】出力アンプ11の接地端子GNDは、ボンディングパッドBP11と内部配線L11により接続されている。ボンディングパッドBP11は、チップキャリアCに設けられている端子T11とボンディングワイヤーBW11により接続されている。
【0050】出力アンプ11の出力端子OSは、ボンディングパッドBP12と内部配線L12により接続されている。ボンディングパッドBP12は、チップキャリアCに設けられている端子T12とボンディングワイヤーBW12により接続されている。
【0051】リセットトランジスタ21のリセットゲート端子RGは、ボンディングパッドBP3と内部配線L3により接続されている。ボンディングパッドBP3と端子T4とがボンディングワイヤーBW3により接続されている。
【0052】リセットトランジスタ21のリセットドレイン端子RDは、ボンディングパッドBP2と内部配線L2により接続されている。ボンディングパッドBP2と端子T2とがボンディングワイヤーBW2により接続されている。
【0053】端子T2は電源電圧VDDに接続される。端子T11は接地されている。電源電圧VDDに接続される端子T2は、2本のボンディングワイヤーBW1、BW2により、ボンディングパッドBP1とBP2との両方のボンディングパッドと接続される。
【0054】端子T4に、リセットトランジスタ21のリセットゲート端子RGにリセット電圧を印加するためのパルス電圧が印加される。
【0055】固体撮像装置Xの出力信号を端子T12から読み出す。
【0056】図1に示すように、半導体チップ1aがチップキャリアC中に実装された状態において、電源VDDから外来ノイズ、例えば高電圧パルスが入力された場合に、リセットドレイン端子RDを介してリセットトランジスタ21のドレイン領域(D)に流れる電流と比べて、出力アンプ11の電源端子ODを介して出力アンプ11により多くの電流が流れる。
【0057】外来ノイズに起因するリセットトランジスタ21のドレイン端子RDに流れる電流が少ないため、リセットトランジスタ21、特にリセットドレイン領域(D)が破損する可能性が少なくなる。
【0058】図3に、上記の固体撮像装置Xの変形例を示す。
【0059】図3(a)に示す固体撮像装置Yでは、出力アンプ11の電源端子ODとボンディングパッドBP1との間にも保護回路301が設けられている。リセットトランジスタ21のリセットドレイン端子RDとボンディングパッドBP2との間にも同様の保護回路302が設けられている。
【0060】図3(b)に保護回路301、302の具体的な回路構成例を示す。
【0061】保護回路301、302は、ESD(Electro−Static Discharge)回路である。
【0062】保護回路301、302は、p−n接合ダイオード311と、ダイオード接続されたトランジスタ315と抵抗321とを含む。
【0063】p−n接合ダイオード311の一端は接地(GND)されている。例えば、図3(a)のボンディングパッドBP11と接続されていても良い。保護回路301では、p−n接合ダイオード311の他端335は出力アンプ11の電源端子ODに接続され、電源端子ODを介して電源(VDD)に接続されている。ダイオード接続されたトランジスタ315がp−n接合ダイオード311と並列に接続されている。
【0064】並列に接続されたp−n接合ダイオード311及びトランジスタ315との間から配線が分岐されてボンディングパッドBP1と接続される。分岐点とボンディングパッドBP1との間に、直列に抵抗321が接続されている。
【0065】保護回路302では、p−n接合ダイオード311の他端335はリセットトランジスタ21のリセットドレイン端子RDに接続され、リセットドレイン端子RDを介して電源(VDD)に接続されている。ダイオード接続されたトランジスタ315がp−n接合ダイオード311と並列に接続されている。
【0066】並列に接続されたp−n接合ダイオード311及びトランジスタ315との間から配線が分岐されてボンディングパッドBP2と接続される。分岐点とボンディングパッドBP2との間に、直列に抵抗321が接続されている。
【0067】保護回路301及び保護回路302が設けられているため、固体撮像装置Yの外来ノイズに対する強度が向上する。
【0068】特に、リセットトランジスタ21のリセットドレイン端子RDとボンディングパッドBP2との間に保護回路302が接続されているため、外部ノイズが電源VDDに入った場合にも、ノイズに起因して生じる過電流は、p−n接合ダイオード311及びトランジスタ315を介して接地端子331へ流れる。
【0069】リセットトランジスタ21のリセットドレイン端子RDに流れる電流が少なくなるため、リセットトランジスタ21、特にリセットドレイン(D)の劣化や破損が生じにくい。
【0070】次に本実施の形態による固体撮像素子Aの検査方法について、図4及び図5と図1とに基づいて説明する。
【0071】CCD方式の固体撮像素子の製造工程において、フローティングディフュージョンFDの容量Cを測定し、素子の特性を評価することが非常に重要である。
【0072】固体撮像素子(固体撮像素子チップ)Aを半導体基板上に製造する。固体撮像素子チップを切り出してこれをチップキャリアに張り付ける工程を行う前に検査工程を行う。具体的には、フローティングディフュージョンFDの容量Cを測定する。この測定結果に基づき、一定の基準値を満たす固体撮像素子のみをチップキャリアに搭載させる。
【0073】固体撮像素子チップに切り出してこれをチップキャリアに張り付ける工程を行う前に上記の検査工程を行うことにより、最終製品の製造歩留まりを向上させ、ひいては製造コストを削減することができる。
【0074】図4は、図1又は図3に示される固体撮像素子AのフローティングディフュージョンFDの容量Cを評価する方法を説明する模式的な図である。
【0075】図4には、固体撮像素子Aのリセットトランジスタ21のリセットドレイン端子RDに、容量評価装置Zを接続した状態を示す。
【0076】容量評価装置Zは、電流測定装置Z1と電圧印加装置Z2とを備えている。電流測定装置Z1は、電流計405と電源411とが直列に接続されて形成される。電流計405側の端部に第1の接続端子403を有している。電源411の他方の電極は接地されている。
【0077】電圧印加装置Z2は、電圧計415と可変電圧源421とが並列に接続されて形成される。一方の端部に、上記電流測定装置Z1と共有の第1の接続端子403を有している。可変電圧源321の他方の電極は接地されている。
【0078】第1の接続端子403と電流計405及び電圧形415との間には、切り替えスイッチ431が設けられている。切り替えスイッチ431により、電流測定装置Z1と電圧印加装置Z2とのいずれを用いるかを選択する。
【0079】図5に、固体撮像素子AにおけるフローティングディフュージョンFDの容量Cを評価する工程を示す。以下に、図1を適宜参照してフローティングディフュージョンFDの容量Cを評価する工程を説明する。
【0080】■ 第3のボンディングパッドBP3を介してリセットゲート端子RGに対して、リセットトランジスタ21がオンする電圧を印加する(ステップS1)。
【0081】■ 切り替えスイッチ431により、端子403と電圧印加装置Z2とを接続する。可変電圧源421により、第2のボンディングパッドBP2を介してリセットドレイン端子RDに対して所定の電圧振幅ΔVdを有する信号電圧を印加する(ステップS2)。
【0082】■ 電圧振幅ΔVdに対応して、出力アンプ21の出力端子OSに発生する出力電圧変化ΔVs1をボンディングパッドBP12(図1、図3)を介して測定する(ステップS3)。
【0083】■ 式α=ΔVs1/ΔVdと上記のΔVdとΔVs1の値とに基づき、出力アンプ21の増幅率αを算出する(ステップS4)。
【0084】■ 切り替えスイッチ431により端子403と電流測定装置Z1とを接続する。固体撮像素子Aをデータレートfで動作させる。水平電荷転送路7からフローティングディフュージョンFDに電荷が転送される(ステップS11)。
【0085】■ 工程■の前後において、出力アンプ21に出力される出力電圧の変化量ΔVs2をボンディングパッドBP12を介して測定する(ステップS12)。
【0086】■ 上記のデータレートfと同じ周期でリセットトランジスタ21をオンオフさせる電圧をボンディングパッドBP3を介してリセットゲート端子RGに対して印加する。フローティングディフュージョンFDからリセットドレイン端子RDに流れる電流IRDを電流計405により測定する(ステップS13)。
【0087】■ 式C=α・IRD/f・ΔVs2より、フローティングディフュージョンFDの電気容量Cを求める(ステップS14)。
【0088】フローティングディフュージョン領域FDの容量値Cが大きいと、出力アンプ11からの信号電圧変化ΔVsが小さくなる。従って、Cはできるだけ小さい方が良い。
【0089】実際の固体撮像素子チップAのフローティングディフュージョンFDの容量Cを測定し、基準値よりも容量が大きい場合には不良品とされる。
【0090】図4に示される固体撮像素子Aは、出力アンプ21の電源端子ODとリセットトランジスタ21のリセットドレイン端子RDとが別々のボンディングパッドBP1とBP2とに接続されている。従って、リセットトランジスタ21を介して出力アンプ11に入力電圧を印加したり、出力アンプ11から独立した形でリセットトランジスタ21に流れる電荷(電流)を測定したりすることができる。
【0091】容量評価装置Zを用いることにより、簡単にフローティングディフュージョンFDの容量Cを評価することが可能である。
【0092】フローティングディフュージョンFDの容量Cを評価し、容量Cが所定の値以下である良品の固体撮像素子チップのみを選別する。その後に、次のチップキャリア実装工程に進める。
【0093】無駄な工程を省くことができ、製造コストを低減することができる。
【0094】従って、高い信頼性を有する固体撮像装置を容易かつ安価に提供することができる。
【0095】本明細書中において、固体撮像装置の中には、垂直方向及び水平方向に隣接する画素がずらされて配置されている構造、いわゆる画素ずらし構造も含まれる。
【0096】光電変換素子(画素)の形状も正方形に限定されず、六角形や八角形の形状の光電変換素子も含まれる。
【0097】以上、本実施の形態により固体撮像装置及びその検査方法について例示的に説明したが、その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【0098】
【発明の効果】外来ノイズによるリセットドレインの破損が防止できる。加えて、フローティングディフュージョンの容量の評価が容易にできる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013