米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 日本電気株式会社

発明の名称 送受信回路及び送受信方法並びに記録媒体
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−7827(P2001−7827A)
公開日 平成13年1月12日(2001.1.12)
出願番号 特願平11−176169
出願日 平成11年6月23日(1999.6.23)
代理人 【識別番号】100088812
【弁理士】
【氏名又は名称】▲柳▼川 信
【テーマコード(参考)】
5K032
5K034
【Fターム(参考)】
5K032 AA02 CD03 DB15 DB19 DB24 EC01 
5K034 DD03 FF02 HH65 TT01
発明者 丹生 隆之
要約 目的


構成
特許請求の範囲
【請求項1】 伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路であって、前記上位レイヤからの信号中にバスリセット信号を検出したことに応答して該上位レイヤに対するバスリセット信号の送信を遮断する制御手段を含むことを特徴とする送受信回路。
【請求項2】 前記制御手段は、前記上位レイヤからの信号中にバスリセット信号を検出したことに応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出することを特徴とする請求項1記載の送受信回路。
【請求項3】 前記制御手段は、前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出することを特徴とする請求項2記載の送受信回路。
【請求項4】 前記制御手段は、前記擬似アイドル信号と前記復号化信号とを択一的に送出するセレクタと、このセレクタを制御するセレクタ制御回路とを含むことを特徴とする請求項2又は3記載の送受信回路。
【請求項5】 前記上位レイヤからの信号がData prefix信号であることを検出し、Data prefix信号の送信を開始したことを示す検出信号を出力するData prefix検出回路と、前記上位レイヤからの信号がバスリセット信号であることを検出し、バスリセット信号の送信を開始したことを示す検出信号を出力するTxバスリセット検出回路と、復号化信号がバスリセット信号であることを検出し、バスリセット信号の受信を継続していることを示す検出信号を出力するRxバスリセット検出回路と、前記Rxバスリセット検出回路からの検出信号の入力に応答して計時を開始するカウンタとを更に含み、前記セレクタ制御回路は、第1〜第5の動作状態を有し、前記第1の動作状態は、前記Txバスリセット検出回路からの検出信号よりも前記Rxバスリセット検出回路からの検出信号の方が先に入力された場合に前記第2の動作状態に遷移し、前記Data prefix検出回路からの検出信号を受信した場合に前記第3の動作状態に遷移する動作状態であり、前記第2の動作状態は、前記Txバスリセット検出回路及び前記Rxバスリセット検出回路が前記バスリセット信号以外の信号を受信している場合に前記第1の動作状態に遷移する動作状態であり、前記第3の動作状態は、前記Data prefix検出回路及び前記Txバスリセット検出回路がそれぞれData prefix信号及びバスリセット信号を検出していない場合に前記第1の動作状態に遷移し、前記Txバスリセット検出回路からの検出信号を受信した場合に前記第4の動作状態に遷移する動作状態であり、前記第4の動作状態は、前記Rxバスリセット検出回路からの検出信号を受信した場合に前記第5の動作状態に遷移する動作状態であり、前記第5の動作状態は、前記カウンタの計時時間が所定時間に達した時に前記第1の動作状態へ遷移する動作状態であり、前記第4の動作状態及び前記第5の動作状態のうちのいずれかの動作状態であるときに前記擬似アイドル信号を選択するように前記セレクタを制御する制御信号を出力することを特徴とする請求項4記載の送受信回路。
【請求項6】 前記所定時間は、バスリセット時間に相当する時間であることを特徴とする請求項5記載の送受信回路。
【請求項7】 前記伝送路はシリアルバスであり、このバスからの信号をパラレル信号に変換するシリアル・パラレル変換回路と、前記シリアル・パラレル変換回路からのパラレル信号を前記復号化信号に変換する復号化回路とを更に含むことを特徴とする請求項1〜6のいずれかに記載の送受信回路。
【請求項8】 IEEE1394インタフェースを介して前記シリアルバスと接続されることを特徴とする請求項7記載の送受信回路。
【請求項9】 伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路における送受信方法であって、前記上位レイヤからの信号中にバスリセット信号を検出する検出ステップと、この検出に応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出するステップとを含むことを特徴とする送受信方法。
【請求項10】 前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出するステップを更に含むことを特徴とする請求項9記載の送受信方法。
【請求項11】 伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路における送受信制御プログラムを記録した記録媒体であって、前記制御プログラムは、前記上位レイヤからの信号中にバスリセット信号を検出する検出ステップと、この検出に応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出するステップとを含むことを特徴とする記録媒体。
【請求項12】 前記制御プログラムは、前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出するステップを更に含むことを特徴とする請求項11記載の記録媒体。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は送受信回路及び送受信方法並びに送受信制御プログラムを記録した記録媒体に関し、特にパーソナルコンピュータ(以下PCと呼ぶ)や電子機器を相互に接続して、ネットワークを構成可能なシリアルバス(例えば、IEEE Standard for a High Performance Serial Bus−IEEE Std 1394−1995で標準化されているシリアルバス、以下1394と呼ぶ)で用いられる送受信回路及び送受信方法並びに送受信制御プログラムを記録した記録媒体に関する。
【0002】
【従来の技術】PCとプリンタ、ハードディスクやスキャナ等の周辺機器、あるいは電子機器(以下、1394を搭載した端末機器をノードと呼ぶ)との間の制御信号や主信号伝送のため、1394を使用したネットワークが考えられている。
【0003】ノードの物理層はバスの初期化及びデータ送信権獲得の手順が規定されている。その機能は大きく4つに分類されるステートマシンで記述される。ネットワークの初期化を行う3つのプロセス(Bus Resetプロセス、Tree IDプロセス、Self IDプロセス)とノード間で通常の通信を行うプロセス(Normalプロセス)である。
【0004】各プロセスにおいては複数の状態が定義されている。Bus ResetプロセスではR0:Reset StartとR1:Reset Waitの2つの状態が定義されている。また、Tree IDプロセスはT0:Tree IDstart、T1:Child Handshake、T2:ParentHandshake、T3:Root Contentionの4つの状態が定義されている。同様にSelf IDプロセスでは5つの状態(S0:SelfID start、S1:Self ID Grant、S2:Self ID Receive、S3:Send Speed Capabilities、S4:Self ID Transmit)が、Normalプロセスでは6つの状態(A0:Idle 、 A1:Request、A2:Grant、TX:Transmit、RX:Receive、PH:PHY Response)が定義されている。
【0005】本発明はこの4つのプロセスのうち主にNormalプロセスからBus Resetプロセスへの遷移過程及びBus Resetプロセスの動作に関するものであるので、以下にこの2つのプロセスの動作について説明する。
【0006】Bus Resetの処理は、処理時間の短いShort Bus Resetと処理時間の長いLong BusResetの2種類がある。Bus Resetプロセスを表すステートマシンを図5に示す。Short Bus ResetとLong Bus Resetの区別は変数reset timeにLONG RESET TIMEをセットするか、SHORT RESET TIMEをセットするかで行う。LONG RESET TIMEは約166μs、SHORT RESET TIMEは約1.3μsに規定されている(P1394a Draft Standard for a High Performance Serial Bus (Supplement), Draft2.0 Mar. 15, 1998参照:ただし、LONG RESET TIMEは、RESET TIMEとして記載されている)。
【0007】Long Bus Resetはバスの状態に依存せずに、バス全体のノードにリセット情報を伝える必要があるため処理時間が長くなっている。一方、Short Bus Resetは処理時間を短くするために、リセット処理を開始する前に、パケット送信時と同様にバスへの信号送信権を獲得する。事前にバスへの送信権を獲得するため、Bus Reset信号を送信する際に他の全てのノードは受信状態になっている。
【0008】各ノードのBus Resetプロセスの動作を図5に記載のステートマシンに従って説明する。ノードの電源投入時、ノードのポートでBus Reset信号を検出した場合、ノード自身がBus Reset信号を出力する場合に、他の手順(Tree IDプロセスやSelf IDプロセスあるいはNormalプロセス)のある状態から、Bus Resetプロセスの状態R0:Reset Startへ遷移して、Bus Reset処理を開始する。このとき、Short Bus ResetあるいはLong Bus Resetのどちらを実行するかに依存して、reset timeが設定される。状態R0:Reset Startでノードはアクティブとなっている全ポートに対して、Bus Reset信号を出力する。
【0009】reset timeの時間が経過すると状態をR0:Reset StartからR1:Reset Waitへ遷移させる。状態R1:Reset Waitではアクティブとなっている全ポートに対してIdle信号を出力する。reset time+RESET WAIT(RESET WAITは約160ns)の時間が経過する前に全ポートからIdle信号あるいはParentnotify信号を受信した場合には、Tree IDプロセスの最初の状態T0:Tree ID Startへ状態を遷移させる。reset time+RESET WAITの時間以内にBus Reset処理が終了していない場合には、状態をR0:Reset Startへ遷移する。
【0010】次に、Short Bus Resetを実行する場合のBus Reset処理の開始手順について図6に示されているステートマシン及び図7に示されている4つのノードで構成されたネットワークを使って説明する。
【0011】バス中には送信権を与える役割を担うノード(rootと呼ばれる)が存在する。図7のネットワークにおいてはNode 2がrootであることを仮定している。ここではNode1がShort Bus Resetを実行する場合を例として、Node1及びNode3の動作に注目する。
【0012】Node1はShort Bus Resetを実行する前に送信権の獲得を行う。そのため、図7(a)に示されているように、rootに対してRequest信号R1を送信する(図6において、状態がA0からA1へ遷移)。rootはNode1からのRequest信号に対してGrant信号G2を出力する。rootからのGrant信号G2を受信したNode1は、状態がA1:RequestからTX:Transmitに遷移する。
【0013】図7(b)に示されているように、Node1は、Data prefix信号D4を出力して状態がR0:Reset Startへ遷移してBus Reset信号B5を出力してバスリセット処理を開始する。
【0014】一方、他のノード(例えばNode3)は、図7(a)に示されているように、rootからのData prefix信号D2,D3を受信すると、状態がA0からRX:Receiveへ遷移する。状態RXに居る際にBus Reset信号B6,B7を受信すると、reset timeにSHORT RESET TIMEをセットして状態がR0:Reset Startに遷移し、Data prefix信号及びBus Reset信号D5,D6を出力してバスリセット処理を開始する。全ノードの状態がR0からR1に遷移すると、図7(c)に示されているように、バスに対してIdle信号I8〜I10を出力し、次のプロセスであるTree IDプロセスを開始する。
【0015】次に、ノードが持つポートについて説明する。従来の1394ノードはDSLink方式と呼ばれる伝送方式を使用し、伝送路にツイストペア線を使用している。この場合にはノード間距離が4.5m以下に制限される。一方、伝送路符号化方式を8B/10Bブロック符号化とスクランブラを組み合わせた伝送方式と、伝送路に光ファイバやUTPを使用することによりノード間距離を50m 以上に延長することが可能である(P1394b Draft Standard for a High Performance Serial Bus(Supplement) Draft 0.17 Feb. 5,1999参照)。
【0016】長距離ポートの概略構成が図8に示されている。同図において、送信側は、上位レイヤからの信号の伝送路符号化を行う符号化回路、パラレル信号をシリアル信号に変換するパラレル・シリアル変換回路で構成される。受信側はシリアル信号をパラレル信号に変換するシリアル・パラレル変換回路、伝送路符号の復号化を行う復号化回路から構成される。長距離ポートでは送信側の伝送路と受信側の伝送路が独立しているため、全2重通信が可能となる。
【0017】
【発明が解決しようとする課題】しかしながら、ノード間距離が長い場合には対向ノードからのBus Reset信号の到着が遅れるため、Short Bus Resetを実行しても、Short Bus Resetの後にLong Bus Resetを実行し、Bus Resetの処理時間が長くなるという課題がある。
【0018】4つのノードで構成されるネットワークにおいてNode2とNode3との間が長距離化されている場合のShort Bus Reset動作を図9に示す。状態A0にいるNode1はrootであるNode2にRequest信号を送信する。Request信号を受信したNode2はNode1に対してGrant信号を出力する。Grant信号を受信して送信権を獲得したことを認識したNode1は状態TXに遷移してData prefix信号DDを出力する。その後、状態をR0に遷移してBus Reset信号BRを出力する。
【0019】Node1からのBus Reset信号を受信したNode2は状態をR0に遷移して、Node1及びNode3に対してBus Reset信号を出力する。
【0020】Node2からのBus Reset信号を受信したNode3は状態をR0に遷移して、Node2及びNode4に対してBus Reset信号を出力する。
【0021】前述したとおり、Short Bus Resetを実行後Long BusResetを実行しないための条件は、状態R1にいる間にBus Reset信号の受信を終了し、ポートではIdle信号あるいはParent notify信号を受信していることである。従って、このネットワークにおいてShort Bus Resetが有効に動作するためには、Node2がR0に遷移してから、状態R1に止まっている時間2×reset time+RESETWAIT=2.76μsの間にNode3からのIdle信号を受信する必要がある。この条件を満足するには、ケーブルの伝搬遅延をcable delayとして、ポートインタフェースへ信号が入力されてから、そのレスポンスがポートインタフェースへ出力されるまでの時間をphy delayとするならば、2×reset time+RESET WAIT >2×(cable delay+phy delay)+reset timeすなわち、reset time+RESET WAIT >2×(cable delay+phy delay)でなければならない。ここで、reset time=SHORT RESETTIME、phy delay=300ns、ケーブルの伝搬遅延5ns/mと仮定すると、Short Bus Resetが有効に動作するノード間距離は最大78mとなる。つまり、ノード間距離が78mを越える場合にはShort Bus Resetは正常に動作せずに、Long Bus Resetが実行されることになる。
【0022】ノード間距離が長い場合にも正常にShort Bus Resetを実行できるようにするための手段として、現行1.3μsに定義されているSHORTRESET TIMEの値を大きくすることが考えられる。しかしながら、SHORT RESET TIMEが1.3μsと定義されているノードと、SHORT RESET TIMEの値を大きくしたノード間でのShort Bus Reset動作を考えた場合、Short Bus Resetを有効に動作させるためにはSHORT RESET TIMEの値には上限がある。
【0023】図10に示されているように従来のタイマ値を持つノードとタイマ値とを変更したノードが接続された場合、Node1がShort Bus ResetからLong Bus Resetに切替わらないためには、2×(cable delay+phydelay)+MOD SHORT RESET TIME<2×SHORT RESET TIME+RESET WAITを満足する必要がある。
【0024】ここで、ノード間距離を4.5m、ケーブル遅延を5ns/m、phy delay=144nsと仮定すると、MOD SHORT RESET TIMEは2.4μs以下でなければならない。従って、SHORT RESET TIMEの値を変更したとしても、Short Bus Resetが正常に動作する範囲は制限されることになる。
【0025】本発明は上記問題点を解決するためになされたものであり、その目的は1394を使用したネットワークにおいてノード間距離が4.5mを越える場合においても、ノード間距離に依存せずにShort Bus Resetを正常に動作させるための送受信回路及び送受信方法並びに送受信制御プログラムを記録した記録媒体を提供することである。
【0026】
【課題を解決するための手段】本発明による送受信回路は、伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路であって、前記上位レイヤからの信号中にバスリセット信号を検出したことに応答して該上位レイヤに対するバスリセット信号の送信を遮断する制御手段を含むことを特徴とする。また、前記制御手段は、前記上位レイヤからの信号中にバスリセット信号を検出したことに応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出することを特徴とする。さらに、前記制御手段は、前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出することを特徴とする。
【0027】本発明による送受信方法は、伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路における送受信方法であって、前記上位レイヤからの信号中にバスリセット信号を検出する検出ステップと、この検出に応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出するステップとを含むことを特徴とする。なお、前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出するステップを更に含んでも良い。
【0028】本発明による記憶媒体は、伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路における送受信制御プログラムを記録した記録媒体であって、前記制御プログラムは、前記上位レイヤからの信号中にバスリセット信号を検出する検出ステップと、この検出に応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を前記復号化信号の代わりに送出するステップとを含むことを特徴とする。なお、前記制御プログラムは、前記上位レイヤへの信号中にバスリセット信号を検出したことに応答して前記擬似アイドル信号の代わりに前記復号化信号を送出するステップを更に含んでも良い。
【0029】要するに本発明では、Bus Reset信号を送信した後、対向ノードが送信するBus Reset信号を遮断することにより、伝送遅延により遅れて到着するBus Reset信号によってLong Bus Resetへ変化することを防ぐことができ、ノード間距離が長い場合においてもShort Bus Resetを正常に動作させることができる。
【0030】
【発明の実施の形態】次に、本発明の実施の一形態について図面を参照して説明する。なお、以下の説明において参照する各図においては、他の図と同等部分には同一符号が付されている。
【0031】図1は本発明による送受信回路の実施の一形態を示すブロック図である。同図において、送受信回路は、符号化回路1と、パラレル・シリアル変換回路2と、シリアル・パラレル変換回路3と、復号化回路4と、Data prefix検出回路5と、Tx Bus Reset検出回路6と、Rx Bus Reset検出回路7と、カウンタ8と、セレクタ制御回路9と、セレクタ10とを含んで構成されている。
【0032】符号化回路1は、上位レイヤからの信号をスクランブル化や伝送路符号化を行い、伝送路中を伝搬できる符号への変換を行いパラレル信号を出力する機能をもつ。
【0033】パラレル・シリアル変換回路2は、符号化回路1からのパラレル信号をシリアル信号に変換して、伝送路上へ出力する機能を持つ。
【0034】シリアル・パラレル変換回路3は、伝送路からのシリアル信号をパラレル信号に変換する機能を持つ。復号化回路4は、シリアル・パラレル変換回路からのパラレル信号を上位レイヤで処理できる信号へ復号化する機能を持つ。
【0035】Data prefix検出回路5は、上位レイヤからの信号がData prefix信号であることを検出し、Data prefix信号を送信していることを通知する信号を出力する。
【0036】Tx Bus Reset検出回路6は、上位レイヤからの信号がBus Reset信号であることを検出し、Bus Reset信号の送信を開始したことを通知する信号を出力する。
【0037】Rx Bus Reset検出回路7は、復号化回路4の出力信号がBusReset信号であることを検出し、Bus Reset信号を受信していることを通知する信号を出力する。
【0038】カウンタ8は、Rx Bus Reset検出回路7からの信号によりカウンタ動作を開始し、Bus Reset信号を検出している間カウンタ動作を継続する。また、このカウンタ8は、Bus Reset信号を検出してからSHORT RESET TIME時間経過した場合に、これを知らせるための信号を出力する。
【0039】セレクタ制御回路9は、Data prefix検出回路5からの信号、TxBus Reset検出回路6からの信号、Rx Bus Reset検出回路7からの信号及びカウンタ8からの信号よりセレクタ制御信号を生成する。
【0040】セレクタ10は、セレクタ制御回路9からの信号により上位レイヤに対して伝達する信号を擬似的に生成されたIdle信号に、あるいは復号化回路4からの出力信号に切替える。
【0041】ところで、セレクタ制御回路9は、図2に示されているステートマシンで構成されている。ステートマシンは、E0:Normal、E1:Escape、E2:Tx DP、E3:Tx Reset、E4:Rx Resetの5つの状態で構成される。状態E0は通常の状態を表す。なお、請求項5における動作状態1は状態E0、動作状態2は状態E1、動作状態3は状態E2、動作状態4は状態E3、動作状態5は状態E4にそれぞれ対応する。
【0042】状態E0の時に復号化回路4からの出力にBus Reset信号を検出した場合に状態E1へ遷移する。状態E1からは、受信側及び送信側でBus Reset信号以外の信号を受信した時に状態E0へ遷移する。
【0043】状態E0の時にData prefix検出回路5からの出力信号がDataprefix信号を検出したことを示した場合に状態E2へ遷移する。
【0044】状態E2の時にData prefix検出回路5からの出力信号がDataprefix信号を検出したことを示し続けた場合は状態E2に止まる。Data prefix検出回路5によってData prefix信号を検出しなくなり、かわりにTx Bus Reset検出回路6によりBus Reset信号を検出した場合には、状態E3へ遷移する。Data prefix信号あるいはBus Reset信号以外の信号を検出した場合には、状態E0へ遷移する。
【0045】状態E3の時にRx Bus Reset検出回路7からの出力がBus Reset信号を検出したことを示した場合には状態E4へ遷移する。Bus Reset信号を検出しない場合には状態E3に止まる。
【0046】状態E4の時に、カウンタ8からの出力が、SHORT RESET TIME時間が経過したことを示した場合、あるいはRx Bus Reset検出回路7からの出力がBus Reset信号以外の信号を受信していることを示した場合に状態E0へ遷移する。
【0047】なお、状態E0、E1、E2に止まっている場合には、セレクタ制御信号としては復号化回路4からの出力を上位レイヤへ伝達するための信号を出力し、状態E3、E4に止まっている場合には、擬似的に生成したIdle信号を上位レイヤへ伝達するための信号を出力する。
【0048】以上のような4つ動作の状態E0〜E4を有するセレクタ制御回路は、実際には図2の状態遷移図に従って周知のPLA(Programable Logic Array)をプログラミングすることによって実現することになる。このプログラミング手法や用いるデバイスについては当業者に周知であるので、ここでは説明を省略する。
【0049】ここで、上述した図7に示されているような4ノードで構成される1394ネットワークを考える。ここでは、Node2及びNode3が図1の送受信回路を内蔵した長距離ポートで接続されていると仮定する。このネットワーク構成において、Node1がShort Bus Resetを発生させた場合の本発明の動作について図3を用いて説明する。
【0050】まず、Node1は送信権を獲得するために、Node2に対してRequest信号を送信する(状態はA0:IdleからA1:Requestへ遷移)。Node2はNode1に対してGrant信号を送信する。Node1はNode2からのGrant信号を受信すると状態をTX:Transmitへ遷移する。状態TX:TransmitでData prefix信号を出力したNode1は状態をR0:Reset Startへ遷移させ、Bus Reset信号を出力する。
【0051】Node1からのRequest信号を受信したNode2はNode1側にGrant信号を、Node3側にData prefix信号を送信する。長距離ポートへData prefix信号が出力されるため、Data prefix検出回路5がData prefix信号を検出したことをセレクタ制御回路9へ通知する。セレクタ制御回路9のステートマシンは状態をE0から状態E2:Tx DPへ遷移する。
【0052】また、Node1からのBus Reset信号を受信したNode2は状態をR0へ遷移し、Bus Reset信号をNode1側及びNode3側へ出力する。長距離ポートへBus Reset信号が出力されるため、Tx Bus Reset検出回路6がBus Reset信号を検出したことをセレクタ制御回路9へ通知する。セレクタ制御回路9のステートマシンは状態をE2から状態Tx Resetへ遷移すると同時に、セレクタ10へ信号切替えのための信号を出力し、上位レイヤへ擬似的に生成した擬似Idle信号を伝達する。これにより復号化回路4からの出力は上位レイヤに対して遮断される。つまり、上位レイヤに伝達する信号を選択するセレクタ回路を備えることにより、ノード間の往復伝搬遅延分だけ遅れて到着するBus Reset信号を遮断するのである。
【0053】Node2からのData prefix信号を受信したNode3は状態をRX:Receiveへ遷移する。次に、Node2からのBus Reset信号を受信すると状態をR0へ遷移し、Node2及びNode4へBus Reset信号を出力する。この時、Node3の長距離ポートのRx BusReset検出回路7はBus Reset信号を検出したことをセレクタ制御回路9へ通知する。これによりセレクタ制御回路9のステートマシンは、状態をE1へ遷移するため、Node3がNode2側へ出力するBus Reset信号をTx Bus Reset検出回路6で検出したことをセレクタ制御回路9へ通知しても、ステートマシンの状態はE1から変化はない。
【0054】Node3からのBus Reset信号を受信したNode2の長距離ポートのRx Bus Reset検出回路7はBus Reset信号を検出したことをセレクタ制御回路9及びカウンタ8へ通知する。セレクタ制御回路9のステートマシンは状態をE3:Tx ResetからE4:Rx Resetへ遷移する。また、カウンタ8は時間測定を開始する。
【0055】カウンタ8の測定時間がSHORT RESET TIME時間を超えると、これをセレクタ制御回路9へ通知し、セレクタ制御回路9のステートマシンは状態をE4:Rx resetからE0:Normalへ遷移させる。状態E0に変化した際に、セレクタ10は復号化回路4からの出力を上位レイヤへ伝達するように切替えられる。
【0056】このとき、Node3がShort Bus Reset信号を出力していれば、長距離ポートにより完全に遮断されているため、ノード間距離に依存した往復伝搬遅延の影響は受けずにShort Bus Resetを正常に終了することが可能となる。また、Node3がLong Bus Reset信号を出力している場合には、セレクタ10が復号化回路4からの出力を上位レイヤへ伝えた際にBus Reset信号を伝えるため、Node2もLong BusResetに切替わる。
【0057】なお、セレクタにより上位レイヤに対して受信信号が遮断されている場合に、擬似的に上位レイヤへ伝達される信号は、Idle信号以外の信号を使用することも可能である。例えば、Idle信号とBus Reset信号を使用して、対向ノードとの距離が短い場合のタイミングで上位レイヤに対してBus Reset処理を擬似的に伝えることも考えられる。
【0058】ところで、上述した送受信回路においては、以下のような送受信方法が実現されていることになる。すなわち、伝送路からの信号を上位レイヤで認識できる復号化信号へ変換する送受信回路における送受信方法であり、上位レイヤからの信号中にバスリセット信号を検出し、この検出に応答して上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を復号化信号の代わりに送出する送受信方法が実現されていることになる。さらに、上位レイヤへの信号中にバスリセット信号を検出したことに応答して擬似アイドル信号の代わりに復号化信号を送出していることになる。
【0059】以上の送受信方法について図4を参照して説明する。同図は、本発明の送受信回路における送受信方法を示すフローチャートである。同図において、上位レイヤからの信号中にバスリセット信号を検出すると(ステップS41)と、この検出に応答して該上位レイヤに対して自回路がアイドル状態であることを擬似的に示す擬似アイドル信号を復号化信号の代わりに送出する(ステップS42)。また、上位レイヤへの信号中にバスリセット信号を検出したことに応答して擬似アイドル信号の代わりに復号化信号を送出する(ステップS43)。
【0060】なお、以上説明した図4の処理を実現するためのプログラムを記録した記録媒体を用意し、これを用いて図1の各部を制御すれば、上述と同様の送受信動作を行うことができることは明白である。この記録媒体には、図1中に示されていない半導体メモリ、磁気ディスク装置の他、種々の記録媒体を用いることができる。
【0061】また、同記録媒体に記録されているプログラムによってコンピュータを制御すれば、上述と同様に送受信動作を行うことができることは明白である。この記録媒体には、半導体メモリ、磁気ディスク装置の他、種々の記録媒体を用いることができる。
【0062】
【発明の効果】以上説明したように本発明は、ノード間距離が4.5mを越える場合においてノード間距離に依存せずにShort Bus Resetを正常に動作させることが可能となり、ケーブルの挿抜やノードの電源ON/OFFによりバスが初期化される場合に、初期化に費やす時間が短くなるという効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013