米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> 日本航空電子工業株式会社

発明の名称 信号バイアス検出回路および信号検出回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−141758(P2001−141758A)
公開日 平成13年5月25日(2001.5.25)
出願番号 特願平11−318966
出願日 平成11年11月10日(1999.11.10)
代理人 【識別番号】100087790
【弁理士】
【氏名又は名称】尾関 伸介
【テーマコード(参考)】
2G035
【Fターム(参考)】
2G035 AA09 AB01 AC01 AC21 AC22 AD20 AD22 AD23 AD25 AD55 AD61 AD65 
発明者 伊藤 伸 / 小林 隆
要約 目的


構成
特許請求の範囲
【請求項1】入力されるアナログ信号Vinにおける一定の微小時間Δt毎のアナログ値をディジタル値に変換することにより、デジタル信号Vdを生成するA/D変換器と、時点tにおける前記デジタル信号VdをVaとし、時点t+kΔtにおける該デジタル信号VdをVb とするとき(kは1又はそれ以上の正数)、該VaとVbとの比較をし、該デジタル信号Vd においてVa<VbからVa>Vbへの転換が生ずる時点を極大値時点とし、Va>VbからVa<Vbへの転換が生ずる時点を極小値時点として検出する極値時点検出手段と、前記極大値時点および極小値時点における前記デジタル信号Vdを極大値Vmax及び極小値Vminとしてそれぞれ抽出する極値抽出手段と、前記極大値Vmax及び極小値Vminの加算演算から前記アナログ信号Vinにおけるバイアス成分を生成する演算手段とからなることを特徴とする信号バイアス検出回路。
【請求項2】前記A/D変換器は、前記微小時間Δt内における所定のタイミング毎にA/D変換タイミング信号を生成し、前記極値時点検出手段は、前記A/D変換タイミング信号に時間kΔtだけ遅延を与えることにより、遅延A/D変換タイミング信号を生成する遅延回路と、該遅延A/D変換タイミング信号を受けた時における前記デジタル信号Vdを前記信号Vbとして保持する第1のラッチ回路と、前記A/D変換器から出力される前記デジタル信号Vdを受け、該デジタル信号Vdを前記Vaとし、該Vaと該Vbとの比較をし、前記Va<VbからVa>Vbへの転換が生ずる時点を前記極大値時点して判定し、Va>VbからVa<Vbへの転換が生ずる時点を前記極小値時点と判定し、該極大値時点および該極小値時点を表す極値時点信号を生成する比較器とでなり、前記極値抽出手段は、前記デジタル信号Vdおよび前記極値時点信号を受け、前記極大値時点における前記デジタル信号Vdを前記極大値Vmaxとして保持する第2のラッチ回路と、前記極小値時点における前記デジタル信号Vdを前記極小値Vminとして保持する第3のラッチ回路とでなり、前記演算手段は、第2のラッチ回路から前記極大値Vmaxを受け、前記第3のラッチ回路から前記極小値Vminを受け、(Vmax+Vmin)/2なる演算をし、該演算で得た値を前記バイアス成分とすることを特徴とする請求項1に記載の信号バイアス検出回路。
【請求項3】前記A/D変換器へ前記アナログ信号Vinを導く信号線路へ低域フィルターが直列に挿入してあり、A/D変換タイミング信号は前記A/D変換器における各回のアナログディジタル変換の終了時点を表すアナログディジタル変換終了信号であり、前記kは1であることを特徴とする請求項1又は2に記載の信号バイアス検出回路。
【請求項4】交流の信号成分と直流のバイアス成分とが重畳されたアナログ信号Vinを入力信号として受け、前記交流信号成分を表すディジタル信号Voutを生成する信号検出回路において、請求項1乃至3に記載の信号バイアス検出回路と、該信号バイアス検出回路におけるA/D変換器の出力のディジタル信号Vdと該信号バイアス検出回路における演算手段の出力のバイアス成分との差を演算することにより前記ディジタル信号Voutを生成する第2の演算手段とを有することを特徴とする信号検出回路。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、信号に含まれる直流成分である信号バイアスを検出する回路に関し、特に一定周期のうねり運動をする人工衛星などの運動体に搭載された加速度計の出力信号の如く、例えば数十秒というような極めて長い周期で変動する信号のバイアスを検出するのに好適な信号バイアス検出回路およびこの信号バイアス検出回路を利用した信号検出回路に関する。
【0002】
【従来の技術】信号バイアス検出回路は、交流信号に重畳されている直流分である信号バイアスを検出する回路である。この信号バイアス検出回路としては、従来から各種の回路方式が知られている。図3は考案「AC/DC電圧測定回路」として実開平7−29479に開示された従来の信号バイアス検出回路の回路図であり、図4は図3の回路における最大値検出回路11および最小値検出回路12の具体例を示す回路図であり、図5は図3における入力電圧31の波形を示す図である。図5(A)は入力電圧31の波形、DC電圧52のレベル(=Edc)、交流電圧のピーク・ピーク値(peak-to-peak value)Eac及び最大値電圧53を示し、図5(B)は入力電圧31の最小値電圧54を示す。
【0003】入力電圧31は、図5(A),(B)に波形図で示されているように、ピーク・ピーク電圧がEacである正弦波交流信号と電圧値がEdcであるDC(直流)電圧52とを重畳してなる信号である。図3の回路は、入力電圧31をスイッチ37で選択し、入力電圧31の最大値および最小値を検出することにより、入力電圧31における交流信号成分およびDC電圧52成分の電圧値をそれぞれ測定するものである。最大値検出回路11および最小値検出回路12はピークホールド回路でなり、コンデンサC1,C2はピークホールド用である。測定開始前にリセット信号13によりスイッチ42,43を閉じ、最大値検出回路11および最小値検出回路12を初期化しておく。初期化では、最大値検出回路11におけるピークホールド用コンデンサC1は最小値電圧(Vmin)以下の電圧に充電しておき、最小値検出回路12におけるピークホールド用コンデンサC2は最大値電圧(Vmax)以上の電圧に充電する。
【0004】測定の際には、スイッチ42,43は開いておく。こうすることにより、最大値検出回路11では、交流信号の1周期以内にピークホールド用コンデンサC1に最大値電圧53が保持される。同様に、最小値検出回路12では、交流信号の1周期以内にピークホールド用コンデンサC2に最小値電圧54が保持される。最大値電圧53及び最小値電圧54がピークホールド用コンデンサC1及びC2にそれぞれ保持され、最大値検出回路11及び最小値検出回路12から最大値ピーク電圧45(=V1)及び最小値ピーク電圧46(=V2)が出力される状態で、スイッチ35を切り替え、AD変換器36でピーク電圧45及び46をそれぞれディジタルデータに変換する。演算処理部15は、DC成分の電圧EdcをEdc=(V1+V2)/2なる演算式で算出する。このDC成分の電圧Edcが入力電圧31におけるバイアス電圧である。
【0005】この図4で示す最大値検出回路11および最小値検出回路12では、最短で交流信号の半周期、最長で交流信号の1周期の時間で最大値電圧53及び最小値電圧54がピークホールド用コンデンサC1及びC2にそれぞれ保持できるとしている。
【0006】なお、実開平7−29479では、図3の回路を「AC/DC電圧測定回路」として開示しているので、演算処理部15は入力電圧31の直流成分の電圧及び交流成分の電圧を測定することを目的としており、Edc=(V1+V2)/2なる演算で得た値を前記DC成分の測定電圧とするとともに、(V1-V2)/2√2なる演算で得た値を前記AC成分の測定電圧(実効値)としている。
【0007】
【発明が解決しようとする課題】図4の最大値検出回路11及び最小値検出回路12ではピークホールド用コンデンサC1及びC2に最大値電圧53及び最小値電圧54を保持することにより、最大値ピーク電圧V1及び最小値ピーク電圧V2を検出している。最大値検出回路11または最小値検出回路12といった極値検出回路が最大値ピーク電圧V1又は最小値ピーク電圧V2といったピーク値(極値)を検出し、そのピーク値をAD変換器36に入力するためには、ピークホールド用コンデンサがピーク値に充電されてから、そのピーク値がスイッチ35によりAD変換器36へ導かれるまで、ピークホールド用コンデンサはそのピーク値を保持することが必要である。
【0008】ところが、一定周期のうねり運動をする人工衛星などの運動体に搭載された加速度計の出力信号の如く、例えば数十秒というような極めて長い周期で変動する信号の直流成分(信号バイアス)を検出するときには、図4の回路でピーク値を検出する図3の極値検出回路では、検出されたピーク値に大きな誤差が生じる。図3の回路では、入力電圧31における交流成分の周期が長いと、最大値検出用コンデンサにピーク値が充電され、最小値検出用コンデンサにピーク値が充電される間に、ICの入力バイアス電流およびコンデンサの漏れ電流により、充電された最大値検出用コンデンサが放電するので、AD変換器36へ取り込まれる値はもはやピーク値から相当にずれたものとなるからである。従って、図3の回路における演算処理部15から得られるバイアス電圧は、入力電圧31における交流成分の周期が長いときには、大きな誤差を含むことになる。また、このバイアス電圧を入力電圧31から減じて、交流成分を検出する信号検出回路を構成したならば、この信号検出回路から得られる交流成分も大きな誤差を含む。
【0009】そこで、本発明は、信号バイアスを検出しようとする信号の周期が数十秒という長いときでも、信号バイアスが高い精度で検出できる信号バイアス検出回路およびこの信号バイアス検出回路を利用した信号検出回路の提供にある。
【0010】
【課題を解決するための手段】前述の課題を解決するために本発明は次の手段を提供する。
【0011】A.入力されるアナログ信号Vinにおける一定の微小時間Δt毎のアナログ値をディジタル値に変換することにより、デジタル信号Vdを生成するA/D変換器と、時点tにおける前記デジタル信号VdをVaとし、時点t+kΔtにおける該デジタル信号VdをVb とするとき(kは1又はそれ以上の正数)、該VaとVbとの比較をし、該デジタル信号Vd においてVa<VbからVa>Vbへの転換が生ずる時点を極大値時点とし、Va>VbからVa<Vbへの転換が生ずる時点を極小値時点として検出する極値時点検出手段と、前記極大値時点および極小値時点における前記デジタル信号Vdを極大値Vmax及び極小値Vminとしてそれぞれ抽出する極値抽出手段と、前記極大値Vmax及び極小値Vminの加算演算から前記アナログ信号Vinにおけるバイアス成分を生成する演算手段とからなることを特徴とする信号バイアス検出回路。
【0012】B.前記A/D変換器は、前記微小時間Δt内における所定のタイミング毎にA/D変換タイミング信号を生成し、前記極値時点検出手段は、前記A/D変換タイミング信号に時間kΔtだけ遅延を与えることにより、遅延A/D変換タイミング信号を生成する遅延回路と、該遅延A/D変換タイミング信号を受けた時における前記デジタル信号Vdを前記信号Vbとして保持する第1のラッチ回路と、前記A/D変換器から出力される前記デジタル信号Vdを受け、該デジタル信号Vdを前記Vaとし、該Vaと該Vbとの比較をし、前記Va<VbからVa>Vbへの転換が生ずる時点を前記極大値時点して判定し、Va>VbからVa<Vbへの転換が生ずる時点を前記極小値時点と判定し、該極大値時点および該極小値時点を表す極値時点信号を生成する比較器とでなり、前記極値抽出手段は、前記デジタル信号Vdおよび前記極値時点信号を受け、前記極大値時点における前記デジタル信号Vdを前記極大値Vmaxとして保持する第2のラッチ回路と、前記極小値時点における前記デジタル信号Vdを前記極小値Vminとして保持する第3のラッチ回路とでなり、前記演算手段は、第2のラッチ回路から前記極大値Vmaxを受け、前記第3のラッチ回路から前記極小値Vminを受け、(Vmax+Vmin)/2なる演算をし、該演算で得た値を前記バイアス成分とすることを特徴とする前記A項に記載の信号バイアス検出回路。
【0013】C.前記A/D変換器へ前記アナログ信号Vinを導く信号線路へ低域フィルターが直列に挿入してあり、A/D変換タイミング信号は前記A/D変換器における各回のアナログディジタル変換の終了時点を表すアナログディジタル変換終了信号であり、前記kは1であることを特徴とする前記A項又はB項に記載の信号バイアス検出回路。
【0014】D.交流の信号成分と直流のバイアス成分とが重畳されたアナログ信号Vinを入力信号として受け、前記交流信号成分を表すディジタル信号Voutを生成する信号検出回路において、前記A乃至Cに記載の信号バイアス検出回路と、該信号バイアス検出回路におけるA/D変換器の出力のディジタル信号Vdと該信号バイアス検出回路における演算手段の出力のバイアス成分との差を演算することにより前記ディジタル信号Voutを生成する第2の演算手段とを有することを特徴とする信号検出回路。
【0015】
【発明の実施の形態】次に本発明の実施の形態を挙げ、本発明を一層詳しく説明する。
【0016】図1は、本発明の一実施の形態を示す回路ブロック図である。図2は、図1の回路でバイアスを検出しようとする信号Vaccと図1における比較器7の極値時点信号107のタイミング図である。図において、1は低域フィルター(low-passfilter)、2はA/D変換器 (アナログディジタル変換器,analog-to-digital converter)、3は遅延回路、4,5,6はラッチ回路、7は比較器、8,9は加算器、10は信号バイアス演算部、11は反転増幅器(インバータ)である。図1において、A/D変換器2、ラッチ回路4,5及び6並びに加算器8および9の出力は2本線で表現してあるが、2本線はこれらの出力信号が複数ビットのパラレル信号であることを示している。
【0017】遅延回路3、ラッチ回路4及び比較器7でなる構成は前述の極値時点検出手段に相当し、ラッチ回路5並びにラッチ回路6及び反転増幅器11でなる構成は前述の極値抽出手段に対応し、加算器8は前述の演算手段に対応する。また、ラッチ回路4及び5は前述の第1及び第2のラッチ回路にそれぞれ対応し、ラッチ回路6及び反転増幅器11でなる構成は前述の第3のラッチ回路に対応する。以上の符号1乃至8で示す手段は前述の信号バイアス検出回路の一実施の形態を構成する。そして、符号9の加算器が前述の第2の演算手段に対応する。
【0018】入力信号Vinは、一定周期のうねりを生じている人工衛星に搭載された加速度計の出力信号である。そのうねりの周期は、通信用の電気信号などの通常の交流信号の周期に比べて極めて長く、数十秒という超長周期である。その人工衛星に格別な推力が加えられていないときには、加速度計は、人工衛星のうねり運動に基づく加速度の信号α1に、オフセット成分である一定の直流成分Vcが重畳された信号Vacc(=α1+Vc)を出力する。姿勢制御などのための推力が人工衛星に加えられたときには、加速度計は、信号Vaccに、その推力に基づく加速度の信号α2を重畳した信号α(=Vacc+α2)を出力する。そこで、推力に基づく加速度の信号α2を求めるには、信号Vaccを加速度信号αから減じる演算式α2=α−Vacc=α−(α1+Vc)を実行する必要がある。図1の実施の形態は、信号Vaccを入力とし、オフセット成分である一定の直流成分Vcを該信号Vaccから求め、さらに信号Vaccから直流成分Vcを減じることにより、そのうねり運動に基づく加速度の信号α1を求めるための回路である。
【0019】入力信号Vinは、その加速度計の出力信号であり、人工衛星のうねり運動に基づく加速度の信号α1と、オフセット成分である一定の直流成分Vcとが重畳された信号Vacc(=α1+Vc)に、更に雑音が混入した信号である。低域フィルター1は、入力信号Vinにおける雑音成分を除去する回路である。したがって、低域フィルター1の出力信号は、人工衛星のうねり運動に基づく加速度の信号α1にオフセット成分である一定の直流成分Vcが重畳された信号Vaccである。信号Vaccの一例を図2(A)に波形図で示す。本図では、信号Vaccの波形は正弦波として例示したが、図1の実施の形態で信号バイアスを検知できる信号は正弦波にかぎらない。
【0020】A/D変換器2は、微小時間Δt毎に信号Vaccをディジタル信号Vaに変換するとともに、各アナログディジタル変換ごとに、即ちΔt毎に、各変換の終了時点を表す信号(変換終了信号)Eoc( End of Conversion)を出力する。変換終了信号Eocは前述のアナログディジタル変換終了信号に相当する。微小時間Δtは、A/D変換器2の変換周期であり、ここでは10マイクロ秒(μs)である。
【0021】遅延回路3は、変換終了信号Eocを変換周期Δtだけ遅延し、遅延変換終了信号103として出力する。遅延変換終了信号103は前述の遅延アナログディジタル変換タイミング信号に相当する。
【0022】ラッチ回路4は、遅延変換終了信号103をラッチ信号として受けた時におけるA/D変換器2の出力のディジタル信号Vaを取り込み、変換周期Δtの後に次の遅延変換終了信号103が入力されるまでΔtの期間だけそのディジタル信号Vaを保持しつつ、Δtの期間にわたって遅延ディジタル信号Vbとして出力する。そこで、遅延ディジタル信号Vbは、A/D変換器2から出力されるディジタル信号であって、現時点tにおけるA/D変換器2の出力Vaより変換周期Δtだけ後の時点t+Δtにおけるそのディジタル信号である。図2(A)では変換周期Δtは図示を容易にするために、信号Vaccの周期Tの1/20に描いてある。但し、実際は、この実施の形態では、信号Vaccの周期Tは20秒程度であり、変換周期Δtは10マイクロ秒であるから、変換周期Δtは信号Vaccの周期Tの1千万分の5程度である。
【0023】比較器7は、信号Vaと信号Vbとの比較をし、極値時点信号107を生成する。極値時点信号107は、図2(B)に示すように、Va<Vbの期間では低電位(Low Level)であり、Va>Vbの期間では高電位(high Level)である。比較器7は、信号Vaと信号Vbとの関係が Va<VbからVa>Vbへ転移する時を極大値時点と判定し、極値時点信号107のレベルを低電位から高電位へ変位させる。他方、比較器7は、信号Vaと信号Vbとの関係がVa>VbからVa<Vbへ転移する時を極小値時点と判定し、極値時点信号107のレベルを高電位から低電位へ変位させる。図2(A),(B)において、信号Vaccが極大値Vmaxをとる時点が極大値時点であり、信号Vaccが極小値Vminをとる時点が極小値時点である。図2(B)の極値時点信号107において、極大値時点は上向きの矢印で、極小値時点は下向きの矢印でそれぞれ表してある。
【0024】ラッチ回路5は、極値時点信号107を受け、極大値時点のディジタル信号Vaを取り込み、次の極大値時点が到来するまでそのディジタル信号Vaを極大値Vmaxとして保持しつつ、保持している期間には極大値Vmaxを出力する。
【0025】反転増幅器11は、極値時点信号107の極性を反転する。ラッチ回路6は、反転増幅器11の出力(極値時点信号107の反転信号)を受け、極小値時点のディジタル信号Vaを取り込み、次の極小値時点が到来するまでそのディジタル信号Vaを極小値Vminとして保持しつつ、保持している期間には極小値Vminを出力する。
【0026】加算器8は、極大値Vmaxと極小値Vminとの和を2で除した値(Vmax+Vmin)/2を演算し、その値を信号バイアスVc(直流電圧)として出力する。信号バイアスVcは、本実施の形態が検出しようとしている値である。かくして、入力信号Vinにおけるオフセット直流電圧である信号バイアスVcが検出された。前述のとおり、入力信号Vinは人工衛星に搭載された加速度計の出力信号であり、人工衛星のうねり運動に基づく加速度の信号α1に、オフセット成分である一定の直流成分Vcが重畳された信号Vacc(=α1+Vc)であり、いま加速度計の出力信号におけるオフセット成分である一定の直流成分が信号バイアスVcとして加算器8から出力された。
【0027】加算器9は、A/D変換器2の出力のディジタル信号Vaから信号バイアスVcを減じた値Va−Vcを出力信号Vout(=Va−Vc)として生成する。本実施の形態では、人工衛星のうねり運動に基づく加速度の信号α1にオフセット成分である一定の直流成分Vcが重畳された信号Vacc(=α1+Vc)のディジタル変換信号がディジタル信号Vaである。即ち、Va=Vacc=α1+Vcである。したがって、Vout=Va−Vc=α1である。かくして、加算器9の出力Voutとして、加速度計で計測した人工衛星のうねり運動に基づく加速度の信号α1が得られた。
【0028】以上に説明した図1の実施の形態では、極大値Vmaxおよび極小値Vminを検出し、これらの値を保持する手段として、コンデンサではなくラッチ回路5,6を用いている。ラッチ回路5,6の入力信号Vaおよび出力信号Vmax,Vminはディジタル信号であるから、ラッチ回路5,6はディジタル回路で実現でき、極大値Vmaxおよび極小値Vminを保持時間に拘わらず正確に保持できる。したがって、極大値Vmaxおよび極小値Vminの平均値として検出される信号バイアスVcは、入力信号Vinの周期が数十秒という程に長くても正確に値となる。また、入力信号から信号バイアス成分を取り除くことは、入力信号の2周期目より可能となる。
【0029】また、ディジタル回路で実現できるラッチ回路5,6は、小型化が極めて容易であり、コンデンサC1及びC2に最大値および最小値をそれぞれ保持する図4の従来の最大値検出回路11および最小値検出回路12に比べ、格段に小型に実現できる。
【0030】図1の実施の形態に関する以上の説明では、入力信号Vinが人工衛星に搭載された加速度計の出力信号であるとき、入力信号Vinにおけるオフセット直流電圧である信号バイアスVcが加算器8の出力Vcとして検出され、人工衛星のうねり運動に基づく加速度の信号α1が加算器9の出力Voutとして得られることを詳述した。
【0031】なお、図1の実施の形態では、入力信号Vinは、その加速度計の出力信号であって、人工衛星のうねり運動に基づく加速度の信号α1と、オフセット成分である一定の直流成分Vcとが重畳された信号Vacc(=α1+Vc)に、更に雑音が混入した信号であるとしたが、本発明で信号バイアスを検出できる対象の信号は、このような加速度計の出力信号に限られることはなく、信号周期が長い方の信号については格別の制限はなく、また信号周期の短い方の信号については、A/D変換器における変換周期Δtと同じ周期の信号まで、信号バイアスVcを検出できる。入力信号Vinに実質上雑音成分がないときは、低域フィルター1を省略しても差し支えない。
【0032】また、図1の実施の形態では、各回路の作用について具体例を挙げて説明したが、本発明はそれらの値に限定されるものでないことは勿論である。例えば、遅延回路3における遅延時間をA/D変換器2における変換時間Δtとしたが、この遅延時間は変換時間Δtに限られず、kΔtであっても差し支えない(kは1又はそれ以上の正数)。また微小時間Δt内における所定のタイミング毎に発生するA/D変換タイミング信号として変換終了信号Eocを実施の形態では用いたが、A/D変換タイミング信号はEocに限らず、Δt内において所定のタイミングで生成されればよく、例えばA/D変換の開始時点に生成されても差し支えない。
【0033】本発明の演算手段として、前述の実施の形態では加算器8を用いたが、本発明の演算手段は名称が加算器であるか、或いは減算器であるかを問わず、極大値Vmaxおよび極小値Vminの和を生成できれば足りる。同様に、本発明の第2の演算手段として、前述の実施の形態では加算器9を用いたが、本発明の第2の演算手段は名称が加算器であるか、或いは減算器であるかを問わず、A/D変換器2の出力デジタル信号Vaと信号バイアスVcとの差を生成できれば足りる。
【0034】
【発明の効果】本発明によれば、以上に実施の形態を挙げ詳しく説明したように、信号バイアスを検出しようとする信号の周期が数十秒という長いときでも、信号バイアスが高い精度で検出できる信号バイアス検出回路を提供でき、しかも入力信号から信号バイアス成分を取り除くことは、入力信号の2周期目より可能である。また、本発明の信号バイアス検出回路は、信号バイアスを検出しようとする信号をまずディジタル信号に変換し、ディジタル信号から極値を得ているから、回路全体の小型化が容易であり、また安価に製造できる。さらに、本発明の信号検出回路は、前述の本発明の信号バイアス検出回路で得た信号バイアスを用いて入力信号における交流成分を検出するから、交流成分の周期が数十秒という長いときでも、交流成分を高い精度で検出できる。また、本発明の信号検出回路は小型化が容易で、安価に製造できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013