米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 測定; 光学 -> 横河電機株式会社

発明の名称 半導体試験方法及び試験装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−74810(P2001−74810A)
公開日 平成13年3月23日(2001.3.23)
出願番号 特願平11−248705
出願日 平成11年9月2日(1999.9.2)
代理人
発明者 土井 英夫
要約 目的


構成
特許請求の範囲
【請求項1】被検査デバイスの測定データを取り込んで所定のメモリに格納するとともに該メモリに格納した測定データを読み出し、該読み出した測定データに基づいて前記被検査デバイスの合否の判定をするようにしたことを特徴とする半導体試験方法。
【請求項2】被検査デバイスの測定データを取り込むデジタイザと、該デジタイザで得た測定データに基づいて前記被検査デバイスの合否を判定するDSPモジュールとからなり、前記デジタイザには、前記被検査デバイスから所定の測定データを取り込んでいる最中に、該取り込んだ測定データをDSPモジュールに送出する送出制御手段を備えたことを特徴とする被検査デバイスの試験装置。
【請求項3】前記送出制御手段は、前記測定データを格納するためのメモリの読み出し/書き込みを制御するメモリコントロール部に備えたことを特徴とする請求項2に記載の被検査デバイスの試験装置。
【請求項4】被検査デバイスの測定データを取り込むデジタイザと、該デジタイザで得た測定データに基づいて前記被検査デバイスの合否を判定するDSPモジュールとからなり、前記デジタイザは、測定データを格納するメモリと、該メモリに前記被検査デバイスの測定データを格納するための第1のバッフアと、前記メモリへの測定データの格納をスタートさせるためのトリガー信号を生成するトリガー制御部と、前記メモリに記憶されている測定データを前記DSPモジュールに送出する第2のバッフアと、前記メモリの読み出し/書き込みを制御するメモリコントロール手段とからなり、前記メモリコントロール手段は、前記第1のバッフアからの測定データを前記メモリに書き込む時と、前記DSPモジュールからの要求により前記メモリから測定データを読み出す時とが競合した場合は、前記被検査デバイスからの測定データを前記メモリへ書き込むことを優先するようにしたことを特徴とする被検査デバイスの試験装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、半導体試験方法及び試験装置に関するもので、特にIC等の被検査デバイスの測定データを取り込むデジタイザに関する。
【0002】
【従来の技術】従来技術における半導体試験装置は、図3に示すように、IC等の半導体被検査デバイス(DUT)11から出力される測定データをデジタイザ12で取り込み、この取り込んだ測定データに基づいてDSP(Digital Signal Processor)モジュール13で演算処理した後に、被検査デバイス11のPASS/FAILの判定がなされる。
【0003】デジタイザ12は、被検査デバイス(DUT)11の測定データを入力するための入力部14と、入力部14で入力したアナログ信号をデジタル信号に変換するA/Dコンバータ15と、スタートトリガにより取り込んだ測定データをメモリに格納する制御をするトリガ制御部16と、測定データをメモリに入力するための第1のアドレス/データバッフア17A、17Bと、DSPモジュール13に測定データを送出するための第2のアドレス/データバッフア18A、18Bと、アドレズカウンタ19を備えたメモリコントロール部20と、アドレスポート21とデータポート22とを備えたアクイジションメモリ23とから構成されている。
【0004】第1及び第2のアドレス/データバッフア17A、17B、18A、18Bはそれぞれ制御端子を備えており、例えば第1のバッフア17A、17Bはハイイネーブル制御され、第2のバッフア18A、18Bはローイネーブル制御される。
【0005】メモリコントロール部20は、内部にアドレスカウンタ19を持ち、アクイジションメモリ23に対してメモリアドレス、書き込み(ライト)などのコントロール信号を出力して測定データのメモリへの格納を制御する。
【0006】このような構成におけるデジタイザ12の動作について、図3及び図4のタイミングチャートを参照して説明する。先ず、デジタイザ12が被検査デバイス11から測定データを取り込むことを停止中の時は、第1のアドレス/データバッフア17A、17Bはデイセーブル(Disable)、第2のアドレス/データバッフア18A、18Bはイネーブル(Enable)の状態で、DSPモジュール13からアクイジションメモリ23へアクセス可能な状態にある。即ち、DSPモジュール13から第2のアドレスバッフア18A、18Bを介してアドレスデータをアクイジションメモリ23のアドレスポート21に入力すると、所望のアドレスの測定データがデータポート22から第2のデータバッフア18A、18Bを介してDSPモジュール13に取り込まれ、該測定データを演算処理することができる。
【0007】一方、スタートトリガをオンにして被検査デバイス11の測定を開始すると、トリガ制御部16は第1のアドレス/データバッフア17A、17Bをイネーブルにし、第2のアドレス/データバッフア18A、18Bをデイセーブルにして、メモリコントロール部20の制御に基づく測定データの取り込みを可能にする。
【0008】この状態で、被検査デバイス(DUT)11からの測定データは、入力部14、A/Dコンバータ15を経由しデジタル信号に変換された後に、第1のデータバッフア17Bを介してデータポート22に到達する。この時、メモリコントロール部20は、第1のアドレスバッフア17Aを介してアドレスデータをアドレスポート21に送るため、アクイジションメモリ23の所望のアドレスに測定データが格納記憶されることになる。
【0009】測定が終了すると、トリガ制御部16は停止中となり、第1のアドレス/データバッフア17A、17Bはデイセーブル、第2のアドレス/データバッフア18A、18Bがイネーブルとなる。そうすると、アクイジションメモリ23は、第2のバッフア18A、18Bを介してDSPモジュール13よりアクセス可能な状態となる。従って、DSPモジュール13は上述したように、第2のアドレス/データバッフア18A、18Bを介してアクイジションメモリ23を直接アクセスできるようになり、アクイジションメモリ23に格納されている測定データを読み出して取り込み、取り込んだ測定データに基づいて所定のルールに従った演算をした後に被検査デバイス11に対するPASS/FAILを判定する。
【0010】
【発明が解決しようとする課題】しかしながら、上記説明した従来技術におけるデジタイザは、一旦測定データを取り込んだ後にDSPモジュールで演算するという2ステップの行程が必ず必要であり、その分測定に費やす時間を短縮できないという問題がある。
【0011】従って、デジタイザを使用して被検査デバイスの測定に要する時間を短縮することに解決しなければならない課題を有する。
【0012】
【課題を解決するための手段】上記課題を解決するために、本発明に係る半導体試験方法は、被検査デバイスの測定データを取り込んで所定のメモリに格納するとともに該メモリに格納した測定データを読み出し、該読み出した測定データに基づいて前記被検査デバイスの合否の判定をするようにしたことである。
【0013】被検査デバイスの試験装置は、被検査デバイスの測定データを取り込むデジタイザと、該デジタイザで得た測定データに基づいて前記被検査デバイスの合否を判定するDSPモジュールとからなり、前記デジタイザには、前記被検査デバイスから所定の測定データを取り込んでいる最中に、該取り込んだ測定データをDSPモジュールに送出する送出制御手段を備えたことである。また、前記送出制御手段は、前記測定データを格納するためのメモリを制御するメモリコントロール部に備えたことである。
【0014】又、被検査デバイスの試験装置は、被検査デバイスの測定データを取り込むデジタイザと、該デジタイザで得た測定データに基づいて前記被検査デバイスの合否を判定するDSPモジュールとからなり、前記デジタイザは、測定データを格納するメモリと、該メモリに前記被検査デバイスの測定データを格納するための第1のバッフアと、前記メモリへの測定データの格納をスタートさせるためのトリガー信号を生成するトリガー制御部と、前記メモリに記憶されている測定データを前記DSPモジュールに送出する第2のバッフアと、前記メモリの読み出し/書き込みを制御するメモリコントロール手段とからなり、前記メモリコントロール手段は、前記第1のバッフアからの測定データを前記メモリに書き込む時と、前記DSPモジュールからの要求により前記メモリから測定データを読み出す時とが競合した場合は、前記被検査デバイスからの測定データを前記メモリへ書き込むことを優先することである。
【0015】このように、デジタイザで被検査デバイスの測定データを取り込んでいる最中にDSPモジュールによる検査を行うようにしたことにより、検査に要する時間を短縮できるばかりでなく、そのコストの低減を図ることが可能になる。
【0016】
【発明の実施の形態】次に、本発明に係る半導体試験方法及び試験装置の実施の形態について図面を参照して説明する。尚、従来技術と同一のものに対しては同一符号を付与して説明する。
【0017】本願発明に係る半導体試験方法を具現化した試験装置は、図1に示すように、従来技術で説明したことと同様に、IC等の被検査デバイス(DUT)11から出力される測定データをデジタイザ12で取り込み、その取り込み中に取り込んだ測定データをDSP(Digital Signal Processor)モジュール13に送出し、演算処理を施した後に、被検査デバイス11のPASS/FAILの判定をするものである。
【0018】デジタイザ12は、被検査デバイス(DUT)11の測定データを取り込むための入力部14と、この入力部14で入力したアナログ信号をデジタル信号に変換するA/Dコンバータ15と、A/Dコンバータ15によりデジタル値に変換された測定データをメモリに格納する制御及びDSPモジュール13に送信する制御をするメモリコントロール部20Aと、被検査デバイス11からの測定データをメモリに格納するための第1のアドレス/データバッフア17A、17Bと、DSPモジュール13にメモリの測定データを送出するための第2のアドレス/データバッフア18A、18Bと、被検査デバイス11からの測定データを格納し且つDSPモジュール13に送出するアクイジションメモリ23と、メモリコントロール部20Aに対して被検査デバイス11からの測定データを取り込むスタートを開始するためのトリガー制御部16Aとから構成されている。
【0019】メモリコントロール部20Aは、アクイジションメモリ23への測定データの読み出し/書き込みをするアドレスをコントロールするアドレスカウンタ19と、第1のアドレス/データバッフア17A、17Bと第2のアドレス/データバッフア18A、18Bを制御するバッフア制御回路24とから構成されている。
【0020】アドレスカウンタ19は、第1のアドレスバッフア17Aを介して被検査デバイス11から取り込んだ測定データをアクイジションメモリ23に格納するためのアドレスを指定するものである。
【0021】バッフア制御回路24は、第1のアドレス/データバッフア17A、17Bと第2のアドレス/データバッフア18A、18Bを制御するするものであり、被検査デバイス11から取り込んだ測定データをアクイジションメモリ23に格納する際は、第1のアドレス/データバッフア17A、17Bをイネーブルに制御し、DSPモジュール13にアクイジションメモリ23の測定データを送出する際には、第2のアドレス/データバッフア18A、18Bをイネーブルに制御する。この被検査デバイス11からの測定データは、アクイジションメモリ23に格納した後に、DSPモジュール13が読み出して送出するというタイミングで流れるのが理想的である。この点については後述の動作の説明で詳細に検討する。
【0022】次に、上記説明をした構成からなる被検査デバイスの試験装置の動作について、図1及び図2のタイミングチャートを参照して説明する。
【0023】先ず、トリガ制御部16Aにおいてスタートトリガの信号を検出すると、メモリコントロール部20Aに測定データの取り込みの開始、即ち、被検査デバイス11の検査がスタートし測定を開始する。
【0024】測定が開始されると、被検査デバイス11の測定データは、入力部14、A/Dコンバータ15を介して第1のデータバッフア17Bに取り込まれる。この時、バッフア制御回路24は第1のアドレス/データバッフア17A、17Bの制御端子をイネーブルに制御するため、第1のデータバッフア17Bに入力した測定データはアクイジションメモリ23のデータポート22に入力され、その時のメモリアドレスはアドレスカウンタ19からのアドレスデータが第1のアドレスバッフア17Aを介してアドレスポート21に入力され、所定のアドレスに測定データが記憶される。
【0025】このようにして測定データを取り込んだ後に、DSPモジュール13からリクエスト信号を受け取ると、バッフア制御回路24は、第2のアドレス/データバッフア18A、18Bをイネーブルに操作する。そうすると、DSPモジュール13からのアドレスデータが第2のアドレスバッフア18Aを介してアドレスポート21に入力され、アクイジションメモリ23をアクセスして、測定データが第2のデータバッフア18Bを介してDSPモジュール13に取り込まれる。このように、被検査デバイス11の測定データを取り込んでいる最中であっても、DSPモジュール13からのリクエストがあれば、随時メモリに記憶されている測定データを提供することができるのである。
【0026】ところで、上述したように、被検査デバイスの測定データを取り込んだ後に、DSPモジュール13のリクエスト信号の要求により測定データを提供するというタイムラグがあれば問題ないが、両者共に優劣の関係又は一定のプロトコルに従って動作しているわけではないため、どちらが先になるか、又は競合状態になるかは、測定状態や演算処理状態によって適宜変化する。
【0027】従って、本願発明においては、第1及び第2のアドレス/データバッフア17A、17B、18A、18Bを制御するバッフア制御回路24に、両者が競合した場合に優劣を付ける機能を付加して、両者が競合する不都合を回避するようにしている。即ち、もし競合が発生した場合には、第1のアドレス/データバッフア17A、17Bの制御を優先するようにして、先ず被検査デバイス11の測定データを取り込むようにしている。その他の制約はなく、被検査デバイス11が送り込んで来る測定データを円滑に取り込み、且つDSPモジュール13からのリクエストがあれば随時測定データを提供するようにしている。結果的に、図2に示すタイミングチャートで示すように、被検査デバイス11から測定データを取り込んでいる最中に、DSPモジュール13での演算処理が可能になり、あたかも同時進行することができ、測定データの取り込み(吸い上げ)と演算処理とを同時に行い、試験に要するトータル時間を従来と比べて略半分で済むことになる。
【0028】
【発明の効果】以上説明したように、本願発明に係る半導体試験方法及び試験装置は、デジタイザで被検査デバイスの測定データを取り込み中にDSPモジュールが当該測定データを読み出し演算を行うという同時進行して処理することが可能となったため、被検査デバイスに搭載されているIC等のテスト時間の短縮、テストコストの削減が実現できるという効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013