Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
エピタキシャル成長方法及び成膜用ウエハ - ソニー株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 化学;冶金 -> ソニー株式会社

発明の名称 エピタキシャル成長方法及び成膜用ウエハ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2001−114592(P2001−114592A)
公開日 平成13年4月24日(2001.4.24)
出願番号 特願平11−290390
出願日 平成11年10月13日(1999.10.13)
代理人
発明者 今西 大介 / 河角 孝行
要約 目的


構成
特許請求の範囲
【請求項1】 基板となるウエハ上に化合物半導体層をエピタキシャル成長させる方法であって、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第1の溝を相互に平行にウエハの成膜基板面に形成する溝形成工程と、第1の溝を形成した成膜基板面上に化合物半導体層をエピタキシャル成長させる工程とを備えていることを特徴とするエピタキシャル成長方法。
【請求項2】 溝形成工程では、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第2の溝を、相互に平行に、かつ第1の溝に交差する方向でウエハの成膜基板面に形成することを特徴とする請求項1に記載のエピタキシャル成長方法。
【請求項3】 請求項1に記載のエピタキシャル成長方法の溝形成工程では、第1の溝をエッチングにより形成し、請求項2に記載のエピタキシャル成長方法の溝形成工程では、第1の溝及び第2の溝をエッチングにより形成することを特徴とするエピタキシャル成長方法。
【請求項4】 第1の溝及び第2の溝の溝深さは、それぞれ、化合物半導体層の膜厚の1倍以上1.5倍以下で、第1の溝及び第2の溝の溝幅は、それぞれ、第1の溝及び第2の溝の溝深さの2倍以上3倍以下で、第1の溝及び第2の溝の溝ピッチは、それぞれ、第1の溝及び第2の溝の溝幅の2倍以上4倍以下であることを特徴とする請求項3に記載のエピタキシャル成長方法。
【請求項5】 エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第1の溝が成膜基板面に形成されているか、又は第1の溝に加えて、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第2の溝が、相互に平行に、かつ第1の溝に交差する方向で成膜基板面に形成されていることを特徴とするエピタキシャル成長層の成膜用ウエハ。
【請求項6】 第1の溝及び第2の溝の溝深さは、それぞれ、化合物半導体層の膜厚の1倍以上1.5倍以下で、第1の溝及び第2の溝の溝幅は、それぞれ、第1の溝及び第2の溝の溝深さの2倍以上3倍以下で、第1の溝及び第2の溝の溝ピッチは、それぞれ、第1の溝及び第2の溝の溝幅の2倍以上4倍以下であることを特徴とする請求項5に記載のエピタキシャル成長層の成膜用ウエハ。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、ウエハ上に化合物半導体層をエピタキシャル成長させる方法、及びエピタキシャル成長層の成膜用ウエハに関し、更に詳細には、ウエハと異なる格子定数で良好な結晶性の化合物半導体層を、格子定数差に起因する変形を生じさせることなく、ウエハ上にエピタキシャル成長させる方法及びそのための成膜用ウエハに関するものである。
【0002】
【従来の技術】半導体レーザ素子等の化合物半導体装置は、通常、化合物半導体基板上に、化合物半導体基板と格子整合する複数層の化合物半導体層をエピタキシャル成長させ、その積層構造を加工することにより作製される。例えば、赤色可視光系の半導体レーザ素子では、GaAs基板上にGaAlAs系の複数層の化合物半導体層をエピタキシャル成長させてダブルヘテロ(DH)接合構造の積層構造を形成し、それを劈開して作製される。
【0003】一般に、化合物半導体基板上に良好な結晶構造を有する化合物半導体層をエピタキシャル成長させるためには、化合物半導体基板と化合物半導体層との格子定数がほぼ一致して、格子整合することが望ましい。化合物半導体基板及び化合物半導体層の格子定数が相互に異なると、格子変形、或いは転位が、エピタキシャル成長させた化合物半導体層に生じて、特性の優れた化合物半導体装置を作製することが難しくなる。
【0004】そこで、従来、化合物半導体層をエピタキシャル成長させる基板として、所望の化合物半導体層とほぼ同じ格子定数を有する化合物半導体基板を選定しているものの、化合物半導体装置のエピタキシャル成長層の積層構造の構成は、化合物半導体装置の用途により大きく異なる。例えば、半導体レーザ装置では、化合物半導体層の積層構造の構成が、レーザ光の発振波長により大きく異なるので、所望の化合物半導体装置に必要なエピタキシャル成長層とほぼ同じ格子定数を有する基板を選定することは、現実には、難しい。そこで、実際には、格子定数が相互に近い基板を使用している。
【0005】従来、化合物半導体基板とエピタキシャル成長層との格子定数差を小さく出来ない場合には、化合物半導体基板とエピタキシャル成長層間の相互作用を小さくするため、化合物半導体基板及びエピタキシャル成長層とは異質の材料膜、例えばSiO2膜を化合物半導体基板とエピタキシャル成長層との間に導入するラテラル成長法などが用いられ、格子定数差により生じるエピタキシャル成長層の結晶性の低下を緩和する方策を取っている。
【0006】
【発明が解決しようとする課題】しかし、ラテラル成長は成長条件の条件設定幅がせまく、設定したエピタキシャル成長条件では良好なプロセス制御性を確保することが難しくなるために、安定して良好なエピタキシャル成長を持続させることが難しかった。従って、従来は、例えばGaAs基板上にAlGaInP層を成膜する場合のように、化合物半導体基板とエピタキシャル成長層との間に比較的大きな格子定数差がある場合にも、格子不整合が生じることを認める前提で、GaAs基板上にそのままAlGaInP層のエピタキシャル成長を行っていたために、結晶性の良好なエピタキシャル成長層を形状歪みなくウエハ上に形成することが難しかった。
【0007】例えば、図4(a)に示すように、格子定数がAS の化合物半導体基板60上に格子定数がAe のエピタキシャル成長層62を成長させる時、エピタキシャル成長層の格子定数Ae が化合物半導体基板の格子定数AS より大きいときには、図4(b)に示すように、化合物半導体基板及びエピタキシャル成長層がエピタキシャル成長層側に凸状に反る変形を引き起こす。また、エピタキシャル成長層の格子定数Ae が化合物半導体基板の格子定数AS より小さいときには、図4(c)に示すように、化合物半導体基板及びエピタキシャル成長層が化合物半導体基板側に凸状に反る変形を引き起こす。これでは、結晶性の良好なエピタキシャル成長層の積層構造をウエハ上に高いウエハ面内均一性で形成することが難しい。
【0008】そこで、本発明の目的は、格子定数差のある基板上に化合物半導体層を通常のプロセス条件でエピタキシャル成長させる方法及びその方法に供する成膜用ウエハを提供することである。
【0009】
【課題を解決するための手段】上記目的を達成するために、本発明に係るエピタキシャル成長方法は、基板となるウエハ上に化合物半導体層をエピタキシャル成長させる方法であって、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第1の溝を相互に平行にウエハの成膜基板面に形成する溝形成工程と、第1の溝を形成した成膜基板面上に化合物半導体層をエピタキシャル成長させる工程とを備えていることを特徴としている。
【0010】本発明方法では、溝を設けたウエハ上に化合物半導体層をエピタキシャル成長させると、溝と溝との間の平坦なウエハ成膜面にエピタキシャル成長した化合物半導体層は、溝内に成長した化合物半導体層によって隣の平坦なウエハ成膜面にエピタキシャル成長した化合物半導体層から結晶構造的に区画され、隣合う溝間の化合物半導体層同士が強く結合しない構造になる。その結果、溝に直交する方向での格子定数差による不整合が解消し、反りや歪み等の変形が生じなくなる。本発明方法は、基板及びエピタキシャル成長層の材料を問わず、格子定数が異なる基板上にエピタキシャル成長層をエピタキシャル成長させるプロセスに適用できる。例えば、基板とは組成の異なる異種膜のエピタキシャル成長、化合物半導体層のヘテロエピタキシャル成長等に適用できる。また、ウエハ上に化合物半導体層をエピタキシャル成長させる場合に限らず、既に別の化合物半導体層を成膜しているウエハの別の化合物半導体層上に格子定数の異なる化合物半導体層をエピタキシャル成長させる場合にも適用できる。化合物半導体層をエピタキシャル成長させるプロセス及び条件はMOCVD法等の既知のものである。
【0011】好適には、溝形成工程では、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第2の溝を、相互に平行に、かつ第1の溝に交差する方向でウエハの成膜基板面に形成する。溝形成工程で、溝を形成する方法には制約はないが、例えば請求項1に記載のエピタキシャル成長方法の溝形成工程では、第1の溝をエッチングにより形成し、請求項2に記載のエピタキシャル成長方法の溝形成工程では、第1の溝及び第2の溝をエッチングにより形成する。
【0012】本発明方法では、ウエハに形成する溝の溝深さはエピタキシャル成長層の厚さよりも深くする。溝の溝幅、溝ピッチ(溝の間隔)は、その上に成長させるエピタキシャル成長層の層厚に依存する。好適には、第1の溝及び第2の溝の溝深さは、それぞれ、化合物半導体層の膜厚の1倍以上1.5倍以下で、第1の溝及び第2の溝の溝幅は、それぞれ、第1の溝及び第2の溝の溝深さの2倍以上3倍以下で、第1の溝及び第2の溝の溝ピッチは、それぞれ、第1の溝及び第2の溝の溝幅の2倍以上4倍以下である。
【0013】本発明に係るエピタキシャル成長層の成膜用ウエハは、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第1の溝が成膜基板面に形成されているか、又は第1の溝に加えて、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第2の溝が、相互に平行に、かつ第1の溝に交差する方向で成膜基板面に形成されていることを特徴としている。
【0014】
【発明の実施の形態】以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例本実施形態例は、本発明に係る化合物半導体層のエピタキシャル成長方法及びその方法に供する化合物半導体ウエハの実施形態の一例であって、図1は本実施形態例の方法を実施するMOCVD装置の構成を示すフローシート、図2(a)は化合物半導体ウエハの平面図、図2(b)及び(c)はそれぞれ図2(a)の化合物半導体ウエハの線I−I及び線II−IIでの断面図である。
【0015】本実施形態例の方法を実施するMOCVD装置10は、GaAs基板上にAlGaInP層をMOCVD法によりエピタキシャル成長させる装置であって、図1に示すように、内部にウエハステージ11を有し、ウエハステージ11上のGaAsウエハ40上にAlGaInP層をエピタキシャル成長させる石英反応管12と、エピタキシャル成長のための反応ガスを石英反応管12に供給するガス供給装置14とを備えている。石英反応管12は、円筒状の反応器であって、ガス供給装置14に接続された一方の端部から反応ガスを導入し、排ガス吸引装置(図示せず)に接続された他方の端部から排ガスを排出する。ウエハステージ11は、石英反応管12のほぼ中央に配置され、その内部には、ウエハ40を所定の成膜温度に加熱する加熱ヒータ16が設けてある。
【0016】ガス供給装置14は、高純度水素ガス(H2 )を石英反応管12に供給する第1水素ガス供給管18と、それぞれ、第2水素ガス供給管20から高純度水素ガスを導入してバブリングさせ、Al原料ガス、Ga原料ガス、In原料ガス及びZn原料ガスを発生させる第1バブラーから第4バブラー22、24、26、28を有し、第1水素ガス供給管18を介して石英反応管12に各原料ガスを送入する系とを備えている。第2水素ガス供給管20から第1バブラーから第4バブラー22、24、26、28にそれぞれ高純度水素ガスを導入する各枝管には、マスフローコントローラMFCが設けてあって、それぞれのガス流量が制御される。
【0017】更に、ガス供給装置14は、それぞれ、AsH3 ガス、PH3 ガス及びH2 Seガスを収容するガスボンベ30、32、34を有し、各ボンベからAsH3 ガス、PH3 ガス及びH2 Seガスを流出させ、キャリアガスとして第3水素ガス供給管36から導入した高純度水素ガスに同伴させて石英反応管12に導入する系を備えている。各ガスボンベ30、32、34からそれぞれAsH3 ガス、PH3 ガス及びH2 Seガスを第3水素ガス供給管36に流出させる各枝管には、マスフローコントローラMFCが設けてあって、それぞれのガス流量が制御される。
【0018】本実施形態例方法に従ってGaAsウエハ40にAlGaInP層をエピタキシャル成長させる際には、GaAsウエハ40の基板成膜面に細く浅い溝を形成する。即ち、GaAsウエハ40には、図2(a)及び(b)に示すように、ウエハ40の主オリエンテーション・フラット42に平行に幅W1 が10μmで深さD1 が5μmの上向き″コ″字状の溝、即ちチャンネル状の第1の溝44が100μmのピッチP1 で基板成膜面に形成されている。
【0019】更に、ウエハ40の同じ成膜面には、図2(a)及び(c)に示すように、主オリエンテーション・フラット42と直交する副オリエンテーション・フラット46と平行に、幅W2 が10μmで深さD2 が5μmの上向きN コN の字状の溝、又はチャンネル状の第2の溝48が100μmのピッチP2 で形成されている。尚、反り等のウエハ変形がそれほど大きくないと考えられるときには、溝44及び溝48の一方のみを形成しても良い。
【0020】上述のMOCVD装置10を使って、GaAsウエハ40上にAlGaInP層をエピタキシャル成長させる際には、既知の一般的なプロセス条件、例えば次のエピタキシャル成長条件で成膜する。
エピタキシャル成長条件成膜温度:650℃石英反応管内の圧力:6650kPaガス流量:100LM【0021】本実施形態例では、図3(a)に示すように、溝44(48)を設けたGaAsウエハ40上に、図3(b)に示すように、AlGaInP層50を成膜すると、溝44(48)を挟んで溝44(48)の左側の溝間の平坦なウエハ成膜面にエピタキシャル成長したAlGaInP層50aが、溝44(48)内に成長したAlGaInP層50bによって、溝44(48)の右側の溝間の平坦なウエハ成膜面にエピタキシャル成長したAlGaInP層50cから結晶構造的に区画され、AlGaInP層50aとAlGaInP層50cとが強く結合しない構造になる。その結果、横方向での格子定数差による不整合が解消し、反りや歪み等の変形が生じなくなる。
【0022】本実施形態例では、GaAsウエハ上にAlGaInP層をエピタキシャル成長させる例を挙げているが、本発明方法は、基板及びエピタキシャル成長層の材料を問わず、格子定数が異なる基板上にエピタキシャル成長層をエピタキシャル成長させるプロセスに適用できる。例えば、InGaAs系の積層構造を形成するためにInP基板又はGaAs基板上にInGaAs層をエピタキシャル成長させるプロセス、InGaAsP系の積層構造を形成するためにInP基板上にInGaAsP層をエピタキシャル成長させるプロセス、GaN系の積層構造を形成するために、Al23基板上にGaN層をエピタキシャル成長させるプロセス等の格子不整合系のエピタキシャル成長プロセスに広く適用できる。また、Si基板上に、Ge層、又はGaAs層をエピタキシャル成長させるプロセスにも適用できる。
【0023】また、使用する基板ウエハは、GaAs基板やSi基板などのバルク基板である必要はなく、本発明は、基板ウエハ上に既にエピタキシャル成長層を成長させた基板ウエハの既存エピタキシャル成長層上に、別のエピタキシャル成長層を成長させる際にも適用できる。
【0024】
【発明の効果】本発明方法によれば、エピタキシャル成長させる化合物半導体層の膜厚より深い溝深さの複数本の第1の溝を相互に平行にウエハの成膜基板面に形成することにより、溝を挟んで溝の左側の溝間の平坦面にエピタキシャル成長した化合物半導体層と、溝の右側の溝間の平坦面にエピタキシャル成長した化合物半導体層とが、溝内に成長した化合物半導体層で結晶構造的に区画され、強く結合が出来ない構造となっている。そのために、溝に対する横方向での格子定数差による不整合が緩和、解消され、反りや歪み等の変形が生じ難くなる。第1の溝に直交する方向に第2の溝を形成することにより、第1の溝及び第2の溝に囲まれた領域には反りや歪み等の変形が一層生じ難くなる。反りや歪み等の変形が生じていないウエハの場合、ウエハに露光処理を施す際に、従来のようにステッパやコンタクトアライナによる露光ムラなどの問題が生じることがない。また、プロセス工程でウエハのハンドリングが容易になって、生産性が向上する。更には、エピタキシャル成長した化合物半導体層に反りや、歪みによるストレスが生じないので、半導体装置の信頼性が向上することが期待できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013