米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 株式会社東芝

発明の名称 保護リレー
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平11−32425
公開日 平成11年(1999)2月2日
出願番号 特願平9−182684
出願日 平成9年(1997)7月8日
代理人 【弁理士】
【氏名又は名称】三好 秀和 (外3名)
発明者 石田 哲 / 中村 誠一
要約 目的


構成
特許請求の範囲
【請求項1】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、前記主回路系統をON/OFFする遮断器のON状態を検出し、該遮断器のON状態時に零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行するように構成してなることを特徴とする保護リレー。
【請求項2】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、前記主回路系統をON/OFFする遮断器のON状態以外を検出し、該遮断器がON状態以外であれば零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を行わないように構成してなることを特徴とする保護リレー。
【請求項3】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、零相電流又は零相電圧の監視に関する整定回路を設け、該整定回路により前記零相電流又は零相電圧の監視を実行または非実行に整定することで、当該零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行制御するように構成してなることを特徴とする保護リレー。
【請求項4】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、外部からのテスト情報を入力するテスト入力情報入力端子を設け、該テスト入力情報入力端子からの前記テスト情報に基づいて前記零相電流又は零相電圧の監視を実行または非実行に制御することで、当該零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行制御するように構成してなることを特徴とする保護リレー。
【請求項5】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、外部からの零相保護動作有りの信号により、零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視をロックする機能を有することを特徴とする保護リレー。
【請求項6】 多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、リレー内部に零相保護動作に関する零相保護動作検出回路を有し、該零相保護動作検出回路が動作した場合に、零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視をロックする機能を有することを特徴とする保護リレー。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明は、受変電制御機器、特に保護リレーに関する。
【0002】
【従来の技術】スイッチギヤシステムにおける受変電制御機器、特に保護リレーにおいて、アナログ検出回路が正常に機能することは必要不可欠な条件である。そのアナログ検出回路の機能が正常か異常かを判定する方法として、零相電流又は零相電圧の監視による方法が存在する。この監視方法は、保護リレー及びその周辺環境が正常であれば、零相電流や零相電圧は生じないため、もし零相電流や零相電圧を検出するようであれば、そのアナログ検出回路が何らかの異常を来していることがわかる。
【0003】
【発明が解決しようとする課題】保護リレーにおけるアナログ検出回路の健全性を監視する方法として零相電流や零相電圧による監視方法を実施していると、保護リレー試験時に単相入力で試験を行うと、この零相電流や零相電圧監視による相電流/相電圧の不平衡により監視異常を検出、つまりアナログ検出回路の誤異常を検出してしまうことがある。
【0004】本発明は、上記に鑑みてなされたもので、単相入力による保護リレー試験等の際のアナログ検出回路の誤異常検出を防止して、アナログ検出回路の健全性を正確に監視することができる保護リレーを提供することを目的とする。
【0005】
【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、前記主回路系統をON/OFFする遮断器のON状態を検出し、該遮断器のON状態時に零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行するように構成してなることを要旨とする。この構成により、負荷運転時には、常に零相電流又は零相電圧の監視、即ち零相監視によるアナログ検出回路の健全性監視が実行される。
【0006】請求項2記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、前記主回路系統をON/OFFする遮断器のON状態以外を検出し、該遮断器がON状態以外であれば零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を行わないように構成してなることを要旨とする。この構成により、負荷運転時以外には、零相監視によるアナログ検出回路の健全性監視は中止される。
【0007】請求項3記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、零相電流又は零相電圧の監視に関する整定回路を設け、該整定回路により前記零相電流又は零相電圧の監視を実行または非実行に整定することで、当該零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行制御するように構成してなることを要旨とする。この構成により、整定回路を操作することで、零相監視によるアナログ検出回路の健全性監視が強制的にロック(非実行状態)される。
【0008】請求項4記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、外部からのテスト情報を入力するテスト入力情報入力端子を設け、該テスト入力情報入力端子からの前記テスト情報に基づいて前記零相電流又は零相電圧の監視を実行または非実行に制御することで、当該零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視を実行制御するように構成してなることを要旨とする。この構成により、保護リレーに対する外部からのテスト情報入力を検出した場合には、零相監視によるアナログ検出回路の健全性監視がロック(非実行状態)される。
【0009】請求項5記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、外部からの零相保護動作有りの信号により、零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視をロックする機能を有することを要旨とする。この構成により、外部から、地絡故障電流に対する保護機能である零相保護動作有りの信号が入力したときには、零相保護動作を優先させるため、零相監視によるアナログ検出回路の健全性監視はロックされる。
【0010】請求項6記載の発明は、多相の主回路系統の相電流を検出するアナログ検出回路を備え、該主回路系統の異常状態を検出して保護動作を行う保護リレーにおいて、リレー内部に零相保護動作に関する零相保護動作検出回路を有し、該零相保護動作検出回路が動作した場合に、零相電流又は零相電圧の監視による前記アナログ検出回路の健全性監視をロックする機能を有することを要旨とする。この構成により、地絡故障電流に対する保護機能である零相保護動作が、内部に設けた零相保護動作検出回路で検出されたときは、上記と同様に、零相保護動作を優先させるため、零相監視によるアナログ検出回路の健全性監視はロックされる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。
【0012】図1は、本発明の第1の実施の形態を示す図である。同図において、3相の主回路系統1の各相電流が変流器2a,2b,2cでそれぞれ取り出され、補助変成器3a,3b,3cを介して保護リレー10に入力されている。保護リレー10における4a,4b,4cは高域ノイズ等をカットするフィルタ回路、5a,5b,5cは入力信号をCPUの演算レベルまで増幅する信号増幅器、6はマルチプレクサであり、増幅された複数の入力信号を切換えて順次A/D変換器7に送出する。上記のフィルタ回路4a,4b,4c、信号増幅器5a,5b,5c、マルチプレクサ6及びA/D変換器7によりアナログ検出回路が構成されている。8はCPUであり、フィルタ、増幅及びA/D変換された各相電流を入力して計測データ作成等の演算を実行する。CPU8の出力側にはリレー接点9及び表示部11が接続されている。そして、保護リレー10は、主回路系統1に過電流が流れた時等の異常状態時に、これを検出し、リレー接点9の接点出力により主回路系統1の遮断等を行って保護動作を実行する。表示部11は、アナログ検出回路等に異常が検出されたときのエラー表示等を行う。
【0013】このような構成、作用を有する保護リレー10において、本実施の形態では、主回路系統1をON/OFFする遮断器のON/OFF状態を示す信号を入力する遮断器ON/OFF状態入力端子12が付設されている。そして遮断器ON/OFF状態入力端子12から入力される遮断器のON状態をCPU8で検出し、遮断器がON状態、即ち負荷運転時であれば、零相電流又は零相電圧の監視(以下、単に零相監視とも云う)によるアナログ検出回路の健全性監視を実行するようになっている。また同じ遮断器ON/OFF状態入力端子12から入力される遮断器のON状態以外をCPU8で検出し、ON状態以外、即ち負荷運転時以外には、零相監視によるアナログ検出回路の健全性監視をロックする(行わない)。
【0014】上述したように、本実施の形態によれば、負荷運転時以外には零相監視によるアナログ検出回路の健全性監視をロックすることで、単相入力による保護リレー10試験の際のアナログ検出回路の誤異常検出を防止することができる。そして、負荷運転時には、常に零相監視によるアナログ検出回路の健全性が正確に監視されて保護リレー10の正常動作が保証される。
【0015】図2には、本発明の第2の実施の形態を示す。本実施の形態では、保護リレー10に零相監視に関する整定回路13が設けられてCPU8に接続されている。整定回路13を操作することで、ハード的、強制的に零相監視によるアナログ検出回路の健全性監視のロック(実行しない)/アンロック(実行する)が行われる。零相監視によるアナログ検出回路の健全性監視はアナログ信号の検出・演算中でも行われるが、場合により演算バランスのくずれ等により誤異常を検出することがある。このような場合、整定回路13を操作して健全性監視をロックすることで、アナログ検出回路の誤異常検出を防止することができる。
【0016】図3には、本発明の第3の実施の形態を示す。本実施の形態では、保護リレー10に、外部から、その保護リレー10に対するテスト情報を入力するテスト入力情報入力端子14が設けられてCPU8に接続されている。そして、外部からテスト情報入力(主回路入力)ありを検出した場合に、零相監視によるアナログ検出回路の健全性監視をロックするようになっている。これにより、単相入力による保護リレー10試験の際のアナログ検出回路の誤異常検出を防止することができる。
【0017】図4には、本発明の第4の実施の形態を示す。本実施の形態では、保護リレー10に対し、外部からの零相保護動作有りの情報を入力する零相保護動作情報入力端子15が設けられてCPU8に接続されている。また保護リレー10内部に零相保護動作検出回路16が設けられてCPU8に接続されている。そして、零相保護動作情報入力端子15から、地絡故障電流に対する保護機能である零相保護動作有りの入力を受け付けた場合、もしくは内部にある零相保護動作検出回路16により、零相保護動作有りを検出した場合に、零相保護動作を優先させるため零相監視によるアナログ検出回路の健全性監視をロックするようになっている。これにより、零相保護動作の際のアナログ検出回路の誤異常検出を防止することができる。
【0018】
【発明の効果】以上説明したように、請求項1記載の発明によれば、主回路系統をON/OFFする遮断器のON状態を検出し、該遮断器のON状態時に零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視を実行するようにしたため、負荷運転時には、常に零相監視によるアナログ検出回路の健全性が正確に監視されて、保護リレーの正常動作が保証される。
【0019】請求項2記載の発明によれば、主回路系統をON/OFFする遮断器のON状態以外を検出し、該遮断器がON状態以外であれば零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視を行わないようにしたため、負荷運転時以外には、零相監視によるアナログ検出回路の健全性監視を中止することで、単相入力による保護リレー試験の際のアナログ検出回路の誤異常検出を防止することができる。
【0020】請求項3記載の発明によれば、零相電流又は零相電圧の監視に関する整定回路を設け、該整定回路により零相電流又は零相電圧の監視を実行または非実行に整定することで、当該零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視を実行制御するようにしたため、零相監視によるアナログ検出回路の健全性監視はアナログ信号の検出・演算中でも行われるが、場合により演算バランスのくずれ等により誤異常を検出することがある。このような場合、整定回路を操作することで、アナログ検出回路の誤異常検出を防止することができる。
【0021】請求項4記載の発明によれば、外部からのテスト情報を入力するテスト入力情報入力端子を設け、該テスト入力情報入力端子からの前記テスト情報に基づいて零相電流又は零相電圧の監視を実行または非実行に制御することで、当該零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視を実行制御するようにしたため、テスト情報入力ありのときに、零相監視によるアナログ検出回路の健全性監視をロック(非実行状態)することで、単相入力による保護リレー試験の際のアナログ検出回路の誤異常検出を防止することができる。
【0022】請求項5記載の発明によれば、外部からの零相保護動作有りの信号により、零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視をロックする機能を具備させたため、外部から、零相保護動作有りの信号が入力したときに、零相監視によるアナログ検出回路の健全性監視をロックすることで、アナログ検出回路の誤異常検出を防止することができる。
【0023】請求項6記載の発明によれば、リレー内部に零相保護動作に関する零相保護動作検出回路を有し、該零相保護動作検出回路が動作した場合に、零相電流又は零相電圧の監視によるアナログ検出回路の健全性監視をロックする機能を具備させたため、内部に受けた零相保護動作検出回路で零相保護動作が検出されたときは、上記と同様に、零相監視によるアナログ検出回路の健全性監視をロックすることで、アナログ検出回路の誤異常検出を防止することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013