Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
ディジタル信号識別回路 - ソニー株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> ソニー株式会社

発明の名称 ディジタル信号識別回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平11−4264
公開日 平成11年(1999)1月6日
出願番号 特願平9−155475
出願日 平成9年(1997)6月12日
代理人 【弁理士】
【氏名又は名称】佐藤 隆久
発明者 吉中 忠昭
要約 目的


構成
特許請求の範囲
【請求項1】識別すべき信号から基準クロック信号を発生するクロック発生手段と、前記識別すべき信号を積分等化し、該積分等化信号をパーシャルレスポンス等化する等化手段と、該等化手段で等化した信号を所定のサンプリングクロック信号でディジタル信号に変換するA/D変換手段と、該A/D変換した結果から位相誤差を算出し、該位相誤差に応じて前記クロック信号を位相調整し、該位相調整したクロック信号を前記A/D変換手段のサンプリングクロック信号として提供するクロック信号調整手段と、前記A/D変換手段でA/D変換した結果を2値識別する2値識別手段とを具備するディジタル信号識別回路。
【請求項2】前記クロック発生手段は、前記識別すべき信号を積分等化する積分等化器と、該積分等化信号を所定の基準レベルで比較し、前記積分等化信号が所定レベルを越えていると第1の論理値を有する比較結果信号を出力する比較器と、該比較結果を基に位相同期方式でクロック信号を発生するクロック発振回路とを有する請求項1記載のディジタル信号識別回路。
【請求項3】前記クロック発振回路は、位相比較手段と、該位相比較手段からの位相差を積分する積分手段と、該積分手段で積分した結果に応じた発振周波数のクロック信号を発生する電圧制御型発振回路とを有し、前記位相比較手段は、前記比較手段で算出した比較結果信号と前記電圧制御型発振回路からの信号との位相差を算出する請求項2記載のディジタル信号識別回路。
【請求項4】前記等化手段は、前記識別すべき信号を積分等化する積分等化器と、該積分等化信号を所定のパーシャルレスポンス等化するパーシャルレスポンス等化器とを有する請求項1記載のディジタル信号識別回路。
【請求項5】前記クロック発生手段における積分等化器と、前記等化手段における積分等化器とが両者に共用されている請求項4記載のディジタル信号識別回路。
【請求項6】前記積分等化手段はナイキスト等化を行う、請求項5記載のディジタル信号識別回路。
【請求項7】前記パーシャルレスポンス等化手段はPR(1,−1)のパーシャルレスポンス等化を行う、請求項4記載のディジタル信号識別回路。
【請求項8】前記パーシャルレスポンス等化手段はPR(1,0,−1)のパーシャルレスポンス等化を行う、請求項4記載のディジタル信号識別回路。
【請求項9】前記パーシャルレスポンス等化手段はPR(1,1,−1,−1)のパーシャルレスポンス等化を行う、請求項4記載のディジタル信号識別回路。
【請求項10】前記クロック信号調整手段は、前記比較手段からの比較結果信号を前記クロック信号に応じて同期化する同期化手段と、該同期化手段からの同期化信号と該同期化信号を1クロック分遅延して信号とのAND論理を取ったイネーブル信号を発生させる位相誤差算出イネーブル信号発生手段と、前記加算イネーブル信号がイネーブル状態のとき、前記A/D変換信号から位相誤差を検出する位相誤差検出手段と、該位相誤差検出手段で検出した位相誤差に基づき、前記クロック信号発生手段で発生させたクロック信号の位相を変調する位相変調手段とを有し、該位相変調したクロック信号を、前記A/D変換手段のサンプリングクロック信号および前記2値識別手段のクロック信号として用いる請求項1記載のディジタル信号識別回路。
【請求項11】前記位相誤差検出手段は、前記イネーブル信号に応答して前記A/D変換手段から出力されたディジタル信号を積分する積分手段と、該積分手段で積分した信号をアナログ信号に変換するD/A変換手段と、該D/A変換手段で変換したアナログ信号の低域成分を通過させるフィルタ手段とを有する請求項10記載のディジタル信号識別回路。
【請求項12】前記位相変調手段は、前記クロック発生手段からのクロック信号から所定周期の鋸歯状波を発生させる鋸歯状波発生手段と、該鋸歯状波信号と前記位相誤差検出手段からの位相誤差信号と比較して、前記位相誤差信号より鋸歯状波の振幅が高いときハイレベル信号を出力する比較手段とを具備する請求項10記載のディジタル信号識別回路。
【請求項13】前記2値識別手段は、前記パーシャルレスポンス等化に応じたNRZI処理手段を有する請求項1記載のディジタル信号識別回路。
【請求項14】前記2値識別手段は、前記パーシャルレスポンス等化に応じたビタビ復号手段を有する、請求項1記載のディジタル信号識別回路。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明はディジタル信号を識別するディジタル信号識別回路に関する。より特定的には、本発明は、パーシャルレスポンス等化を行う振幅検出方式(微分方式)によるディジタル信号識別を改良したディジタル信号識別回路に関する。本発明のディジタル信号識別回路は、たとえば、ディジタル・ビデオ信号記録再生装置、光ディスク装置、データ伝送系統またはデータ通信系統などにおけるディジタル再生信号を識別して復号する回路に用いられる。
【0002】
【従来の技術】近年、ディジタル・ビデオ信号記録再生装置(ディジタルVTR装置)または光ディスク装置などにおける再生信号の2値識別をディジタル的に行うことが多い。2値識別のために種々の方法が提案されている。それらのいずれのディジタル値識別方法においても、記録媒体、たとえば、ビデオ・テープなどから読みだした2値識別対象の再生信号を、パーシャルレスポンスの手法を用いて符号間干渉が存在しないか又はその符号間干渉が予め知れているように波形等化し、波形等化した信号から2値識別を行う。そのような識別方法の代表的な方法として、ナイキスト等化を行う積分検出方法と、微分系の等化基準を用いる振幅検出方法(微分法)が知られている。
【0003】図7〜図8(A)〜(E)を参照して積分検出方法について述べる。図7は積分検出方法のディジタル信号識別回路の回路構成図である。図8(A)〜(E)は図7のディジタル信号識別回路の動作を示す信号波形図である。図9は横軸に周波数をとり縦軸に振幅をとったときの再生信号のナイキスト第1基準の波形等化信号を示すグラフである。図10は図9に示したナイキスト等化された信号のアイパターンを示すグラフである。図7に示した積分検出方式のディジタル信号識別回路は、積分等化器1、コンパレータ2、クロック発生器3、同期化回路4Aによって構成されている。積分等化器1は、たとえば、積分等化器1はコンサインイコライザー等で構成され、ディジタルVTR装置におけるビデオ・テープ(記録媒体)から読みだしたビデオ再生信号を積分等化する。積分等化信号を図8(B)に示す。積分等化器1においてナイキスト等化された信号はコンパレータ2において基準レベル信号、この例では大地電位(0V)と比較されて2値化される。2値化された信号を図8(C)に示す。コンパレータ2において2値化された信号は同期化回路4Aにおいてクロック発生器3からのクロック信号によって同期化される。すなわち、図8(D)に示すクロック発生器3からのクロック信号で、コンパレータ2において2値化された信号(図8(C))を同期化回路4Aにおいてラッチすれば、クロック信号に同期した正確な同期化が得られる(図8(E))。この同期化信号が復号信号となる。
【0004】クロック発生器3におけるクロック信号の発生について説明する。クロック発生器3は位相比較器31、積分器32、電圧制御型発振回路(VCO)33からなる位相同期型発振回路(PLL回路)として構成されている。コンパレータ2の出力信号が位相比較器31においてVCO33の出力信号と位相比較されて、位相比較器31において算出された位相誤差が積分器32で積分され、VCO33はその積分された電圧に応じた周波数で発振してクロック信号を発生する。以上の動作が位相比較器31においてコンパレータ2の出力信号とVCO33の信号との位相差がなくなるように反復される。なおビデオ再生信号のノイズの影響を軽減するためにVCO33の制御電圧は、積分器32において適切に積分されている。なお、積分器32に代えてローパスフィルタを用いることもできる。
【0005】上述した積分検出方法によるディジタル信号2値識別回路の動作内容を要約すると、ビデオ再生信号を積分等化器1において図9に示すような曲線で示されるナイキスト第1基準に波形等化し、波形等化した信号をコンパレータ2で基準レベル信号と比較し、その結果を同期化回路4Aで同期化して2値識別信号を復号する。積分等化器1における等化信号のアイパターンを図10に示す。図10に図解のアイパターンから明らかなようにアイパターンは明瞭に開いており、簡単な比較回路であるコンパレータ2によって2値識別は容易である。
【0006】しかしながら、積分検出方法による2値識別は、図9に示す周波数特性曲線から明らかなように低域成分(直流成分:DC成分)を多く必要とする。そのため、ビデオ再生信号のDC成分の再生ができないという不利益がある。また、アジマス効果のない低域のクロストークが多いという不利益がある。これを改善するためには、たとえば、ディジタルVTR装置内の磁気記録再生系では過度の低域強調(エンファシス)を行う必要がある。しかしながら、過度の低域強調を行うと、クロストーク等の低域ノイズの問題に遭遇する。また積分検出方法においては、図7におけるコンパレータ2の出力の位相が±T/2以上ずれると誤った復号が行われる。
【0007】図11〜図14(A)〜(E)を参照して、振幅検出方法(微分法)について述べる。振幅検出方法では、通常、パーシャルレスポンス等化を行い、最短記録波長を1周期とするクロック信号でパーシャルレスポンス等化信号をA/D変換し、ディジタル信号に変換した信号をディジタル演算して2値識別を行う。図11は振幅検出方法のディジタル信号識別回路の回路構成図である。図12(A)〜(F)は図11のディジタル信号識別回路の動作を示す信号波形図である。図13は横軸に周波数をとり縦軸に振幅をとった時のビデオ再生信号のパーシャルレスポンスの波形等化信号を示すグラフである。図14は図13に示した信号のアイパターンを示すグラフである。図11に示す振幅検出方法のディジタル信号識別回路は、ナイキスト等化を行う積分等化器1、コンパレータ2、クロック発生器3、パーシャルレスポンス等化器5、2つのコンパレータ6A、6B、J−K型フリップ・フロップ7を有する。積分等化器1、コンパレータ2、クロック発生器3は図7に示した積分検出方法における回路と同様である。積分等化器1は、上記同様、ナイキスト等化を行う。
【0008】この例においては、パーシャルレスポンス等化器5は、パーシャルレスポンス(1,−1)(以下、PR(1 ,−1)とも表す)を行う例を述べる。PR(1、−1)とはデータ1の孤立波形が入力された場合に、その応答が次のビットに−1の符号間干渉を与えることを示す。従ってその出力信号は3値となる。
【0009】図11の回路において、ビデオ再生信号は積分等化器1においてナイキスト等化され、パーシャルレスポンス等化器5における〔sin(πf/fb)〕のフィルタでPR(1、−1)の特性に波形等化される。fは再生信号の周波数を表し、fbはビット周波数を表す。パーシャルレスポンス等化した信号を図12(B)に示す。このように振幅検出方式における等化基準は、前述した積分検出方法におけるナイキスト等化基準に、パーシャルレスポンス等化器5において〔sin(πf/fb)〕で表される伝達特性をかけたものである。パーシャルレスポンス等化器5において、PR(1,−1)等化した3値信号は、図12(C)、(D)に示すように、2つのコンパレータ6A、6Bで3値識別され、その結果をJ−K型フリップ・フロップ7でクロック発生器3からのクロック信号(図12(E))で同期化して2値識別した復号信号(図12(F))を得る。
【0010】上述した振幅検出方法によれば、図13にパーシャルレスポンス等化信号を図解したように、積分検出方法におけるような直流成分を必要とせず、低域成分をあまり必要とせず、上述した積分検出方式の不利益を克服できる。図13において横軸は規格化周波数を示し、縦軸は振幅を示す。
【0011】
【発明が解決しようとする課題】微分系の等化基準(パーシャルレスポンス等化基準)を用いる振幅検出方法は積分検出方法に対して、DC成分が少なくてよいという利点がある。しかし、図14に示したアイパターンから明らかなように、振幅検出方式の波形等化信号は3値信号となる。そのためコンパレータ6A、6Bを用いて2値より複雑な3値の識別(1、0、−1)を行う必要があり、識別回路が複雑になる。
【0012】また、図10のアイパターンと図14のアイパターンの比較から明らかなように、図14のアイパターンは十分開いていないから、振幅検出方法における3値識別はレベル変動に弱く、不安定になる。もちろん、3値識別の不安定を克服するため、高速応答式自動利得制御(AGC)などの技術を適用しているが、温度変化に起因する回路の特性変化、経時変化などが起こると充分ではなく、さらに改善することが要望されている。特に、A/D変換器8におけるサンプリングタイミングが重要になる。
【0013】本発明の目的は、振幅検出方法における位相ずれおよびノイズの影響に対して耐用性のあるサンプリング方式を改善し、正確にディジタル信号を2値識別可能なパーシャルレスポンス等化式のディジタル信号2値識別回路を提供することにある。
【0014】
【課題を解決するための手段】本発明は、パーシャルレスポンス等化方式のディジタル信号識別回路においてパーシャルレスポンス等化信号の位相誤差を算出し、その位相誤差からサンプリングクロック信号の位相を調整して、位相誤差のないサンプリングクロック信号でパーシャルレスポンス等化信号をA/D変換した結果を、2値識別するという構想に基づく。
【0015】したがって、本発明によれば、識別すべき信号から基準クロック信号を発生するクロック発生手段と、前記識別すべき信号を積分等化し、該積分等化信号をパーシャルレスポンス等化する等化手段と、該等化手段で等化した信号を所定のサンプリングクロック信号でディジタル信号に変換するA/D変換手段と、該A/D変換した結果から位相誤差を算出し、該位相誤差に応じて前記クロック信号を位相調整し、該位相調整したクロック信号を前記A/D変換手段のサンプリングクロック信号として提供するクロック信号調整手段と、前記A/D変換手段でA/D変換した結果を2値識別する2値識別手段とを具備するディジタル信号識別回路が提供される。
【0016】好適には、前記クロック発生手段は、前記識別すべき信号を積分等化する積分等化器と、該積分等化信号を所定の基準レベルで比較し、前記積分等化信号が所定レベルを越えていると第1の論理値を有する比較結果信号を出力する比較器と、該比較結果を基に位相同期方式でクロック信号を発生するクロック発振回路とを有し得る。また好適には、上記前記クロック発振回路は、位相比較手段と、該位相比較手段からの位相差を積分する積分手段と、該積分手段で積分した結果に応じた発振周波数のクロック信号を発生する電圧制御型発振回路とを有し、前記位相比較手段は、前記比較手段で算出した比較結果信号と前記電圧制御型発振回路からの信号との位相差を算出する。
【0017】前記等化手段は、前記識別すべき信号を積分等化する積分等化器と、該積分等化信号を所定のパーシャルレスポンス等化するパーシャルレスポンス等化器とを有する。
【0018】好適には、前記クロック発生手段における積分等化器と、前記等化手段における積分等化器とが両者に共用させる。好適には、前記積分等化手段はナイキスト等化を行う。
【0019】前記パーシャルレスポンス等化手段は、PR(1,−1)のパーシャルレスポンス等化、PR(1,0,−1)のパーシャルレスポンス等化、PR(1,1,−1,−1)のパーシャルレスポンス等化などのいずれかを行う。
【0020】好適には、前記クロック信号調整手段は、前記比較手段からの比較結果信号を前記クロック信号に応じて同期化する同期化手段と、該同期化手段からの同期化信号と該同期化信号を1クロック分遅延して信号とのAND論理を取ったイネーブル信号を発生させる位相誤差算出イネーブル信号発生手段と、前記加算イネーブル信号がイネーブル状態のとき、前記A/D変換信号から位相誤差を検出する位相誤差検出手段と、該位相誤差検出手段で検出した位相誤差に基づき、前記クロック信号発生手段で発生させたクロック信号の位相を変調する位相変調手段とを有し、該位相変調したクロック信号を、前記A/D変換手段のサンプリングクロック信号および前記2値識別手段のクロック信号として用いる。
【0021】特定的には、前記位相誤差検出手段は、前記イネーブル信号に応答して前記A/D変換手段から出力されたディジタル信号を積分する積分手段と、該積分手段で積分した信号をアナログ信号に変換するD/A変換手段と、該D/A変換手段で変換したアナログ信号の低域成分を通過させるフィルタ手段とを有する。
【0022】また特定的には、前記位相変調手段は、前記クロック発生手段からのクロック信号から所定周期の鋸歯状波を発生させる鋸歯状波発生手段と、該鋸歯状波信号と前記位相誤差検出手段からの位相誤差信号と比較して、前記位相誤差信号より鋸歯状波の振幅が高いときハイレベル信号を出力する比較手段とを具備する。
【0023】前記2値識別手段は、前記パーシャルレスポンス等化に応じたNRZI処理手段を有する、または、前記パーシャルレスポンス等化に応じたビタビ復号手段を有する。
【0024】
【発明の実施の形態】本発明のディジタル信号識別回路の実施の形態として、ディジタル・ビデオ信号記録再生装置(ディジタルVTR装置)に適用したディジタル信号2値識別回路について述べる。もちろん、本発明のディジタル信号識別回路はビデオ信号の再生復号に適用が限定されるものではなく、データ伝送系、データ通信系などにおけるディジタル信号の復号に広く適用できる。しかしながら、以下の記述においては、記述を明瞭にするため、ディジタルVTR装置の再生系統において記録媒体から読みだされたビデオ再生信号(識別対象信号)の復号を行う場合について例示する。
【0025】本発明のディジタル信号識別回路の実施の形態としてのディジタル信号2値識別回路について述べる。図1は本発明の実施の形態としてのディジタル信号2値識別回路の構成図である。図2(A)〜(C)はパーシャルレスポンス(1,−1)に等化された信号の2T,3T,4Tのパルスの応答波形図である。図3(A)〜(C)はパーシャルレスポンス(1,1,−1,−1)に等化された信号の2T,3T,4Tのパルスの応答波形図である。
【0026】図1に図解したディジタル信号2値識別回路の構成について述べる。本実施の形態のディジタル信号2値識別回路は、振幅検出方法(微分系)のディジタル信号2値識別回路であるから、積分等化器1、パーシャルレスポンス等化器5、A/D変換器8および2値識別回路20を有する。積分等化器1とパーシャルレスポンス等化器5およびA/D変換器8の回路構成は、図11に図解した振幅検出方式(微分系)の回路構成の一部と同じである。積分等化器1およびパーシャルレスポンスPR(1、−1)等化器5が本発明の等化手段として機能する。
【0027】ディジタル信号2値識別回路はさらに、積分等化器1、コンパレータ2、クロック発生器3を有する。これらの回路の目的を述べる。A/D変換器8においてパーシャルレスポンス等化信号をA/D変換するにはサンプリングクロック信号が必要であるが、図13の曲線から明瞭なように、パーシャルレスポンス等化信号からはクロック信号が抽出できない。そこで、本実施の形態においては、積分等化器1、コンパレータ2、クロック発生器3を用いてクロック信号を抽出する。積分等化器1、コンパレータ2およびクロック発生器3は本発明のクロック信号発生手段として機能する。積分等化器1、コンパレータ2およびクロック発生器3は、図7に図解した積分検出方法のディジタル信号2値識別回路の一部と同様である。積分等化器1は、たとえば、本実施の形態においてはコンサインイコライザー等で構成され、クロック信号発生手段と等化手段の両者に共用されている。クロック発生器3は好適には、図7に図解した回路構成と同様、位相同期方式(PLL方式)のクロック発生回路である。クロック信号S3の発生は、上述した積分検出方法の回路において述べた方法と同じである。
【0028】さらにディジタル信号2値識別回路は、同期化回路4、加算イネーブル信号発生器25、位相誤差検出器29、位相変調器27を有する。これらの回路がクロック信号S3の位相を調整してA/D変換器8に正確なサンプリングクロックを提供する本発明のサンプリングタイミング調整手段を構成している。これらの回路の目的について述べる。上述したクロック信号S3は積分等化信号から発生させたものであるから、パーシャルレスポンス等化信号の位相と一致するとは限らない。この位相の不一致を、仮に、オープンループの位相調整回路で調整することも可能であるが、温度変化に起因する回路定数の変化、経時変化に起因する回路の動作条件の変化は起こりうる。そこで、本実施の形態においては、クロック信号S3をパーシャルレスポンス等化信号の位相に合わせて、正確なタイミングでA/D変換器8を動作させるため、クロック信号S3の位相を調整する。
【0029】以下、クロック信号の位相調整の原理について図2(A)〜(C)および図3(A)〜(C)を参照して述べる。図2(A)〜(C)はパーシャルレスポンス(1,−1)に等化された信号の2T,3T,4Tのパルスの応答波形図である。図3(A)〜(C)はパーシャルレスポンス(1,1,−1,−1)に等化された信号の2T,3T,4Tのパルスの応答波形図である。図2(A)〜(C)および図3(A)〜(C)から、それぞれの波形がゼロクロス点を基準として奇対称であることが判る。位相誤差は下記の条件から得られる。
【0030】2T信号:図2(A)および図3(A)のデータBピーク・ピーク間(正のピークと負のピークまたは、負のピークと正のピーク)のデータ3T信号:図2(B)および図3(B)のデータB,Cピーク・ピーク間(正のピークと負のピークまたは、負のピークと正のピーク)のデータ4T信号:図2(C)および図3(C)のデータB,C,Dピーク・ピーク間(正のピークと負のピークまたは、負のピークと正のピーク)のデータ【0031】なお、1Tの信号は位相誤差からは得られないが、位相変動は温度変化、経時変化など比較的長時間に渡る変化であるから、1Tの位相誤差を使用しなくも実用上は問題ない。
【0032】以上のように、本実施の形態においては、パーシャルレスポンス等化信号のピーク・ピーク間のデータを演算して位相誤差を得る。そのためには、ピーク位相を得る必要がある。図11に図解したように、積分等化器1において積分等化された信号のゼロクロス点が微分系の等化基準に等化された信号のピーク位相を示すことが判る。そこで、この信号を用いて微分系の等化信号のピーク位相を知る。
【0033】したがって、同期化回路4においてクロック信号S3の立ち下がりエッジに同期して比較結果信号S2をラッチして同期化信号S4を得る。同期化信号S4は図6(C)、(E)に図解したように、比較結果信号S2より最大、1クロック信号S3分だけ遅延している。タイミングによっては、同期化信号S4のパルス幅は、比較結果信号S2より最大、1クロック信号S3だけ短くなることもある。加算イネーブル信号発生器25において、同期化信号S4とこの同期化信号S4を1クロック信号S3だけ遅延した信号とAND演算して、図6(E)、(F)に図解したように、位相誤差を算出するイネーブル信号、すなわち、タイミング信号を算出する。
【0034】図4は図1に示したディジタル信号2値識別回路における位相誤差検出器29の回路構成図である。位相誤差検出器29は、積算器291、D/A変換器292、ローパスフィルタ293で構成されている。積算器291は、パーシャルレスポンス等化器5のPR等化信号S5をA/D変換器8においてA/D変換したデータS8を加算イネーブル信号発生器25からの加算イネーブル信号S25がハイレベル(イネーブル)のとき積算する。図6(H)に図解した例示においては、A/D変換データS8のうち、太線で示したB,C:G:L,Mのタイミングのデータが積算されて位相誤差算出に用いられる。D/A変換器292は算出されたディジタル位相誤差をアナログ信号に変換する。ローパスフィルタ293はアナログ形式の位相誤差信号を低域成分を通過させる。ローパスフィルタ293の出力は、位相誤差信号S29として位相変調器27に印加される。位相誤差信号S29は、A/D変換器8に印加されるサンプリングクロック信号がクロック信号S3より位相が進むと大きな値を示し、サンプリングクロック信号がクロック信号S3より遅れると小さな値になる。
【0035】位相変調器27は、位相誤差検出器29で検出した位相誤差信号S29に応じてクロック信号S3の位相を変調して、A/D変換器8のサンプリングクロックとして提供する。この位相変調方法としては、種々の方法が可能であるが、図5にその回路構成例を示す。図5は図1に示したディジタル信号2値識別回路における位相変調器の回路構成図である。位相変調器27は、鋸歯状波発生回路271、コンパレータ272、パルス整形回路273で構成されており、クロック信号S3から鋸歯状波を生成し、この鋸歯状波を位相誤差信号S29でスライスして、位相誤差に基づいて位相変調したクロック信号S27を発生する。この回路例においては、位相誤差が大きくなると(サンプリングクロック信号がクロック信号S3より位相が進むと)、サンプリングクロック信号の位相を遅延する。鋸歯状波発生回路271は、クロック信号S3がハイレベルのとき積分し、クロック信号S3/ローレベルになると急速に0レベルまで放電する積分回路を有している。したがって、鋸歯状波発生回路271はクロック信号S3に応じた周期の鋸歯状波形の信号を発生する。この鋸歯状信号は、コンパレータ272に印加される。コンパレータ272は、位相誤差検出器29からの位相誤差信号S29と鋸歯状波発生回路271からの鋸歯状波信号S271とを比較して、鋸歯状波信号S271が位相誤差信号S29よりハイレベルのとき、ハイレベルの比較結果信号S272を出力する。パルス整形回路273は、コンパレータ272の比較結果信号S272をパルス整形する。このように位相誤差に基づいて位相変調したクロック信号S27をサンプリングクロック信号として、A/D変換器8、2値識別回路20に印加する。
【0036】図6(A)〜(H)は図1のディジタル信号2値識別回路の各部における信号波形を示すグラフである。図1に図解したディジタル信号2値識別回路の動作を図6(A)〜(H)の波形図を参照して述べる。
積分等化器1〜同期化回路4の動作図6(A)に図示したディジタル・ビデオ記録信号は、ディジタルVTR装置における記録時に、ディジタルVTR装置の記録系統において、変調・シャフリング、誤り訂正符号の付加などの種々の信号処理を施されてビデオ・テープに記録される。再生時に、ビデオ・テープに記録されたビデオ信号は、ディジタルVTR装置の再生系統においてビデオ・テープから読みだされ、記録時と逆の種々の信号処理を施されてビデオ再生信号として積分等化器1に入力される。積分等化器1に印加されるビデオ再生信号は図6(A)に準じた波形を示すが、ノイズが重畳されたり、位相ずれなどがある場合がある。積分等化器1は、ディジタルVTR装置のビデオテープ(記録媒体)から読みだしたビデオ再生信号を、たとえば、ナイキスト第1基準に基づいて、積分等化する。積分等化信号S1は図6(B)に示す曲線で示される波形になる。コンパレータ2は積分等化器1からの積分等化信号S1を基準レベル信号(本実施例では大地電圧、0V)と2値比較して、図6(C)に図解したように、基準レベルより積分等化信号S1が高いとき「ハイ(H)」レベルの信号(これを比較結果信号S2という)を出力する。
【0037】クロック発生器3は、比較結果信号S2から位相同期方式でクロック信号S3を発生させる。クロック発生器3の回路構成は、図7に図解した回路と同等の位相同期型回路(Phase Locked Loop 回路:PLL回路)である。すなわち、クロック発生器3は、位相比較器31、積分器32、電圧制御型発振回路(VCO)33からなり、コンパレータ2の比較結果信号S2がクロック発生器3の位相比較器31においてVCO33の発振出力信号と位相比較されて、位相比較器31で算出された位相誤差が積分器32で積分され、VCO33はその積分電圧に応じた周波数で発振してクロック信号S3を発生する。以上の動作が位相比較器31においてコンパレータ結果信号S2とVCO33の信号との位相差がなくなるように反復される。なお、積分等化器1に入力されるビデオ再生信号のノイズの影響を軽減するためにVCO33の制御電圧は、積分器32において適切に積分されている。図6(D)はクロック信号S3の波形を示すグラフである。クロック発生器3において発生させたクロック信号S3は、同期化回路4、加算イネーブル信号発生器25、位相誤差検出器29、位相変調器27のクロック信号として用いられる。
【0038】同期化回路4は、図6(E)に図解したように、クロック信号S3に同期して比較結果信号S2をラッチする。図6(C)に図解した比較結果信号S2と図6(E)に図解した同期化信号S4とを比較すると、同期化信号S4はクロック信号S3に同期しているが、比較結果信号S2よりも幾分遅延している。このように、図1における同期化回路4からの同期化信号S4は、1クロック分の時間の不確定要素を持つ。換言すれば、同期化回路4において同期化されたビデオ再生信号(同期化信号S4)は積分等化器1に印加されるビデオ再生信号のS/Nが悪くても所定位相の1クロック以内にほとんどが収まる。クロック信号S3と同期化信号S4とのタイミングによっては比較結果信号S2の波形より同期化信号S4が短くなることもある。図7を参照して述べた同期化回路4Aにおいては、コンパレータ2からの比較結果信号S2が最も安定にラッチできるようにクロック発生器3からのクロック信号S3の位相を設定していたが(図8(D)参照)、本発明の実施の形態としての図1に示すディジタル信号2値識別回路においては、クロック発生器3で発生するクロック信号S3の位相はコンパレータ2からの比較結果信号S2と同位相に設定する。
【0039】積分等化器1、パーシャルレスポンス等化器5〜2値識別回路20の動作積分等化器1からの積分等化信号S1をパーシャルレスポンス等化器5でパーシャルレスポンス等化、たとえば、PR(1、−1)等化することは、図11を参照して述べた振幅検出方法の一部と同じである。本実施の形態においては、パーシャルレスポンス等化器5は、パーシャルレスポンス(1,−1)(以下、PR(1 ,−1)とも表す)を行う例を述べる。PR(1、−1)とはデータ1の孤立波形が入力された場合に、その応答が次のビットに−1の符号間干渉を与えることを示す。従ってその出力信号は3値となる。ビデオ再生信号は積分等化器1においてナイキスト等化され、パーシャルレスポンス等化器5における〔sin(πf/fb)〕のフィルタでPR(1、−1)の特性に波形等化される。fは再生信号の周波数を表し、fbはビット周波数を表す。パーシャルレスポンス等化した信号を図6(G)に示す。このように振幅検出方式における等化基準は、前述した積分検出方法におけるナイキスト等化基準に、パーシャルレスポンス等化器5において〔sin(πf/fb)〕で表される伝達特性をかけたものである。
【0040】A/D変換器8は、位相変調器27からの位相誤差に基づいて位相変調したクロック信号S27をサンプリングクロック信号として、パーシャルレスポンス等化器5におけるPR等化信号S5をサンプリングしてディジタル信号に変換する(図6(H))。上述したように、位相誤差に基づいて位相変調したクロック信号S27は位相誤差がないから、パーシャルレスポンス等化信号に対して正確なタイミングがA/D変換できる。
【0041】2値識別回路20はA/D変換データS8を2値識別する。パーシャルレスポンス等化器5におけるPR等化信号S5は図6(G)または図13に例示した波形となり、そのアイパターンは図14に示したように、通常は、3値識別を必要とするものとなる。本実施の形態においては、位相誤差に基づいて位相変調したクロック信号S27を用いてPR等化信号S5をA/D変換しているので、位相ずれなどが起きない。
【0042】パーシャルレスポンス等化器5においてPR(1,−1)等化した場合2値識別回路20における2値識別について述べる。PR(1,−1)は、1Tの孤立波形が与えられたとき、〔1,−1〕の応答をする等化基準である。また、2Tのパルスは1Tの孤立波形を足し合わせたものと考えられるから、下記の応答波形になる。

【0043】さらに、3Tのパルスは下記の応答波形になる。

【0044】以上から、2値識別回路20において、〔1,0,−1〕を検出し、−1を1にして、NRZI変換すれば、それぞれ、1T,2Tの復調が可能である。
【0045】以上のように、本発明の実施の形態によれば、A/D変換器8において位相ずれがないので、ビデオ信号再生信号を正確に2値識別できる。
【0046】なお2値識別回路20としては、ビタビ復号方式によって3値データを2値識別することもできる。ビタビ復号方式は、データの系列から最も確からしいものを選択する復号方式である。
【0047】パーシャルレスポンス等化器5においては、上述したPR(1,−1)だけでなく、その他、種々のパーシャルレスポンス等化を行うことができる。パーシャルレスポンス等化としては、実際にはPR(1、−1)等化よりも信号帯域を狭められる他のパーシャルレスポンス等化を用いることが好ましい。本発明においては、そのような他のパーシャルレスポンス等化においても有効である。他のパーシャルレスポンス等化の例として、たとえば、図3(A)〜(C)に図解したPR(1,1,−1,−1)を行うことができる。この場合、2値識別回路20としては、このPR(1,1,−1,−1)に応じた2値識別処理を行う。もちろん、2値識別回路20をビタビ復号回路で実現することができる。
【0048】また、他のパーシャルレスポンス等化の例として、PR(1,0,−1)のパーシャルレスポンス等化を行うこともできる。2値識別回路20としては、このPR(1,0,−1)に応じた2値識別処理を行う。もちろん、2値識別回路20をビタビ復号回路で実現することができる。
【0049】上述したディジタル信号識別回路は、ディジタル・ビデオ信号記録再生装置(ディジタルVTR装置)におけるビデオ再生信号の復号を例示したが、本発明のディジタル信号識別回路はディジタルVTR装置に限定されず、種々のディジタル信号識別回路、たとえば、光ディスク装置などにおけるディジタル信号識別回路などもな適用できる。
【0050】
【発明の効果】本発明によれば、微分系の等化を行う利点を活かしながら、正確なサンプリングクロックによって、位相ずれ、レベル変動の影響を受けず、かつ、温度変化または経年変化の影響を受けない、精度のよい迅速な2値復号が行える。従って高速レート/高密度の記録が実現できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013