Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
ケース収納型電子部品 - アルプス電気株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> アルプス電気株式会社

発明の名称 ケース収納型電子部品
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平8−213270
公開日 平成8年(1996)8月20日
出願番号 特願平7−42525
出願日 平成7年(1995)2月7日
代理人 【弁理士】
【氏名又は名称】野▲崎▼ 照夫
発明者 蛸島 武広
要約 目的
チップ素子がケースに収納されて回路基板に自動実装可能に構成されるケース収納型電子部品において、誘電体損の小さい構造の静電容量素子などの特殊な構造のチップ素子をケースに収納可能とする。

構成
液晶ポリマなどで形成されたケース30には凹部33が形成され、凹部33の一側面33aに形成された電極層34と35が、ケース30の両側面36,37および底面に延びている。チップ素子20は一側面側に第1の電極24と第2の電極25が形成されたものであり、このチップ素子20が、凹部33に収納され、電極24,25が電極層34,35に半田付けされる。チップ素子20が静電容量素子の場合、基板21の表面に誘電体層と、この誘電体層の表裏面に導通する電極24,25を配置したものとなり、基板21の誘電体損失の影響を受けない素子を構成することが可能である。
特許請求の範囲
【請求項1】 第1の電極と第2の電極とが同一面側に形成されたチップ素子と、このチップ素子を収納するケースとを有し、前記ケースには凹部と、この凹部の一側面からケースの別々の外面に延びる一対の電極層とが形成され、前記第1の電極と第2の電極とが前記凹部の一側面に向けられた姿勢で前記チップ素子が前記凹部に挿入され、チップ素子の両電極と、ケースに形成された一対の電極層とがそれぞれ導通接続されていることを特徴とするケース収納型電子部品。
【請求項2】 チップ素子は、基板と、基板の一表面に形成された誘電体層と、誘電体層の表面および裏面に導通するもので且つ前記一表面に並んで配置された第1の電極と第2の電極とを有する静電容量素子である請求項1記載のケース収納型電子部品。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、静電容量素子などを構成するチップ素子がケースに収納されたケース収納型電子部品に係り、特に、同一面側に電極が配置されたチップ素子をケースに収納し、プリント基板などへの実装を可能としたケース収納型電子部品に関する。
【0002】
【従来の技術】図5は従来のケース収納型電子部品の斜視図、図6はこのケース収納型電子部品のケースに収納される静電容量素子となるチップ素子を示している。図5に示すケース収納型電子部品は、例えば電子音響機器などに使用されるものである。
【0003】このケース収納型電子部品1は、チップ素子2とこのチップ素子2が収納されるケース4とから構成されている。チップ素子2は静電容量素子であり、その両面2aと2bに電極3,3が形成されている。ケース4は液晶ポリマなどのプラスチック材料により形成されており、ケース4の上面にはチップ素子2が挿入される凹部5が形成されている。ケース4の表面には電極層6,6が形成されている。この電極層6,6の接続端6a,6aは前記凹部の対向する内側面に延びており、電極層6,6の端子端6b,6bは、ケース4の両側面に延びさらにはケース4の底面にまで延びている。
【0004】チップ素子2は、前記凹部5内に挿入され、チップ素子2の両面2a,2bに形成された電極3,3が、ケース4側の電極層6,6の接続端6a,6aに半田付けされる。チップ素子2がケース4に収納されたこのケース収納型電子部品1は、回路基板への自動実装が可能になる。
【0005】
【発明が解決しようとする課題】図5に示す従来のケース収納型電子部品1では、ケース4に形成された電極層6,6の接続端6a,6aが、凹部5の対向するそれぞれ別々の内側面に延びている。したがって、このケース4に収納できるチップ素子2は、両面2aと2bにそれぞれ電極3,3が形成された構造のものに限られる。両面2aと2bに電極3,3が形成されたチップ素子2としては、マイカ(雲母)を使用した静電容量素子がある。マイカを使用した静電容量素子は、周波数特性に優れ、電子音響機器などに好適なものとなる。しかしマイカは高価な材料でありチップ素子の製造コストが高くなる。また、最近では良質のマイカの入手が困難となっている。
【0006】そこで、図6(A)に示すチップ素子のように、シリコンなどの基板7の表面2aにSiO2、Si34、Al23などの誘電体層8が形成され、誘電体層8の表面と基板7の裏面2bに電極3,3が形成されたものが、前記マイカを使用した静電容量素子の代替品として考えられている。しかし、この静電容量素子は、基板7が電気抵抗を有するものであるため、図6(B)に示すような回路と等価なものとなる。すなわち静電容量と抵抗(誘電体損失)とが直列に接続されたものとなり、誘電体損が大きく、誘電正接(tanδ)が大きく、周波数特性上にてQ値(尖鋭度)の劣るものとなる。したがって、図6(A)に示すチップ素子をマイカを使用した静電容量素子の代替品として使用し、図5に示すケース4に収納してケース収納型電子部品を構成しても、電気的性能の低いものしかできないのが現状である。
【0007】本発明は、上記従来の課題を解決するものであり、シリコン基板などを使用した静電容量素子などのチップ素子をケースに収納したものにおいて、静電容量素子などとして高い特性を得ることを可能としたケース収納型電子部品を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明によるケース収納型電子部品は、第1の電極と第2の電極とが同一面側に形成されたチップ素子と、このチップ素子を収納するケースとを有し、前記ケースには凹部と、この凹部の一側面からケースの別々の外面に延びる一対の電極層とが形成され、前記第1の電極と第2の電極とが前記凹部の一側面に向けられた姿勢で前記チップ素子が前記凹部に挿入され、チップ素子の両電極と、ケースに形成された一対の電極層とがそれぞれ導通接続されていることを特徴とするものである。
【0009】上記において、ケースに形成された電極層の端子端は、ケースの対向する側面に延びさらにはケースの側面から底面に延びている。また、チップ素子の第1および第2の電極と、ケースの電極層とは半田付けにより導通接続され、さらにチップ素子が封止樹脂に覆われる構造となる。
【0010】また、チップ素子は、基板と、基板の一表面に形成された誘電体層と、誘電体層の表面および裏面に導通するもので且つ前記一表面に並んで配置された第1の電極と第2の電極とを有する静電容量素子となる。
【0011】
【作用】上記手段では、ケースに形成された一対の電極層の接続端が、凹部の一側面に延びている。したがって、このケースの凹部に挿入されるチップ素子は、同一面側に第1と第2の電極が形成されたものとなる。すなわち、同一面側に第1と第2の電極が形成されたチップ素子をケースに収納可能となり、このチップ素子を使用して回路基板に自動実装可能なケース収納型電子部品を構成できる。
【0012】上記の、同一面側に第1と第2の電極が形成されたチップ素子としては、例えばシリコン(Si)などの基板の一表面に誘電体層が形成され、この一表面に前記誘電体層の表裏両面に導通する電極を並べて配置したものとして構成できる。このチップ素子は、基板の電気抵抗(誘電体損失)が電極間に挟まれなくなり、誘電体損が小さく、Q値の高い静電容量素子となる。よって、マイカを使用した静電容量素子と遜色のない、基板への自動実装が可能な電子部品を構成できる。
【0013】
【実施例】以下、本発明について図面を参照して説明する。図1は、本発明のケース収納型電子部品の一実施例を示す分解斜視図、図2は図1に示すチップ素子をII側から見た斜視図、図3は、チップ素子の電極とケース側の電極層との接続構造を示す部分斜視図、図4(A)はチップ素子の側面図、同図(B)はチップ素子の等価回路図である。図1に示すケース収納型電子部品10は、静電容量素子となるチップ素子20と、このチップ素子20を収納するケース30とから構成されている。
【0014】上記ケース30に収納可能なチップ素子20は、同一面側に第1の電極と第2の電極とが形成されているものである。このケース30は、プラスチック材料により形成されている。チップ素子20が静電容量素子である場合、ケース30を構成するプラスチック材料は、浮遊容量の増大するおそれのない液晶ポリマなどを使用することが好ましい。また、ケース30は回路基板に対しリフロー処理にて半田付けされるものとなるため、耐熱性の液晶ポリマが好ましく使用される。
【0015】ケース30の上面31には、凹状の傾斜面32が形成されており、この凹状の傾斜面の底部に矩形状に開口する凹部33が形成されている。ケース30の表面には銅、金、銀などの箔材料による一対の電極層34と35が形成されている。両電極層34,35の接続端34aと35aは、前記凹部33のひとつの内側面33aに形成されている。さらに電極層34と35は、ケース30の上面31から両側面36と37に延びている。さらに電極層34と35の基端である端子端34bと35bは、ケース30の底面に延びている。
【0016】図2と図4(A)に示すように、チップ素子20は矩形状の基板21を有している。この基板21は、加工が容易で鏡面仕上げしやすく且つ低コストにて製造が可能なシリコン(Si)が使用される。基板21の一表面21aには電極層(導電層)22が形成されている。この電極層22は、基板21の表面21aに銅、金、銀などの低抵抗の金属材料をスパッタリングまたは蒸着して薄膜状に形成してもよいし、あるいは、基板21の表面にリン、ホウ素などをドーピングして、基板21の表面21aに導電層を形成してもよい。
【0017】前記電極層22の表面には、誘電体層23が形成されている。この誘電体層23は、酸化珪素(SiO2)、窒化珪素(Si34)、酸化アルミニウム(Al23)などあるいは酸化チタンやチタン酸ストロンチウムなどの誘電材料が成膜されたものである。電極層22の表面には第1の電極24が形成され、誘電体層23の表面には第2の電極25が形成される。基板21のひとつの表面21aに誘電体層23の表裏両面に導通する電極層24と25が設けられた構造である。
【0018】図2および図4(A)に示す構造のチップ素子20は、その等価回路を図4(B)に示すように、基板21の抵抗(誘電体損失)が電極24と25間に現れず、誘電体損が小さく、Q値(尖鋭度)の高い、周波数特性に優れた静電容量素子となる。
【0019】図1と図3に示すように、上記チップ素子20は、第1の電極24と第2の電極25が形成された表面21aが前記内側面33aに向けられた状態で、前記凹部33内に挿入される。そして、第1の電極24と、ケース30の電極層35の接続端35aとが半田付けされて導通接続され、第2の電極25と、電極層34の接続端34aとが半田付けされて導通接続される。そして、凹部33に挿入されたチップ素子20の上方が封止樹脂により覆われ、ケース収納型電子部品10が完成する。
【0020】このケース収納型電子部品10は、自動機を用いて、回路基板に自動実装することが可能である。そしてリフロー処理の半田付け作業により、ケース30の底面に現れる各電極層34,35の端子端34b,35bが、回路基板表面の導電パターンに半田付けされる。上記実施例では、回路基板への自動実装が可能なケース収納型電子部品として、誘電体損失の少ない構造の静電容量素子をチップ素子として収納できることになる。
【0021】本発明では、ケース30に形成された電極層34と35の接続端34a,35aが、凹部33の一内側面33aに配置されていることにより、一側面に電極24と25が形成された特殊な構造のチップ素子20の収納が可能になる。したがって、図4に示したような静電容量素子に限られず、例えばL−C(インダクタンス−容量)素子などの薄膜形成されたものであって、同一面側に第1と第2の電極が現れるような特殊な形状(構造)のチップ素子を用いて、回路基板に自動実装可能なケース収納型電子部品を構成することが可能になる。
【0022】
【発明の効果】以上のように本発明では、一側面側に第1と第2の電極が形成された構造のチップ素子を用いて回路基板への自動実装が可能なケース収納型電子部品を構成できる。
【0023】よって、例えば基板の表面に誘電体層が形成され、且つ同一面に第1と第2の電極とが設けられた、誘電体損失が少なく周波数特性の優れた静電容量素子を使用して、ケース収納型電子部品を構成することが可能になる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013