米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> アルプス電気株式会社

発明の名称 対数増幅回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平8−32387
公開日 平成8年(1996)2月2日
出願番号 特願平6−168248
出願日 平成6年(1994)7月20日
代理人 【弁理士】
【氏名又は名称】武 顕次郎 (外2名)
発明者 岡崎 三也
要約 目的
ダイナミックレンジに影響を与えない発振防止のための発振防止回路部6を設けるようにした対数増幅回路を提供する。

構成
オペアンプ1からなる増幅回路部と、オペアンプ1の反転入力端(−)と出力端間に接続された非線形入出力特性を有するトランジスタ2からなる帰還回路部と、オペアンプ1の反転入力端(−)と接地点間に接続された周波数依存性を有する発振防止回路部6とを備える。この場合、発振防止回路部6は、抵抗7とキャパシタ8の直列接続回路からなるもので、オペアンプ1とトランジスタ2とで構成される帰還経路系において、正帰還利得が1以上に増大する高周波領域で比較的低インピーダンスになり、それによって前記高周波領域の正帰還利得を1以下に低下させ、対数増幅回路のダイナミックレンジを狭めることなく、発振の発生を防止することができる。
特許請求の範囲
【請求項1】 増幅回路部と、前記増幅回路部の入出力端間に接続された非線形入出力特性を有する帰還回路部と、前記増幅回路部の入力端と接地間に接続された周波数依存性を有する発振防止回路部とを備えることを特徴とする対数増幅回路。
【請求項2】 前記増幅回路部は、エミッタが相互結合された差動接続トランジスタ増幅段と、前記差動接続トランジスタ増幅段のいずれかのトランジスタの出力に接続されたエミッタ接地トランジスタ反転増幅段とからなり、前記差動結合トランジスタ増幅段の一方のトランジスタのベースに前記入力端が結合され、前記エミッタ接地トランジスタ反転増幅段のトランジスタのコレクタに前記出力端が接続されていることを特徴とする請求項1に記載の対数増幅回路。
【請求項3】 前記帰還回路部は、ベースが接地され、コレクタ及びエミッタが前記増幅回路部の前記入力端及び出力端に接続されたトランジスタによって構成されていることを特徴とする請求項1乃至2のいずれかに記載の対数増幅回路。
【請求項4】 前記帰還回路部は、アノード及びカソードが前記増幅回路部の前記入力端及び出力端に接続されたダイオードによって構成されていることを特徴とする請求項1乃至2のいずれかに記載の対数増幅回路。
【請求項5】 前記発振防止回路部は、少なくとも容量性素子を含んでいることを特徴とする請求項1乃至4のいずれかに記載の対数増幅回路。
【請求項6】 前記発振防止回路部は、抵抗とコンデンサとの直列接続によって構成されていることを特徴とする請求項1乃至5のいずれかに記載の対数増幅回路。
【請求項7】 前記発振防止回路部は、前記抵抗の抵抗値をr0 、前記コンデンサの容量値をc0 、前記増幅回路部の使用上限角周波数をωとしたとき、r0 0 ≪(1/ω2 )を満たすように選ばれていることを特徴とする請求項6に記載の対数増幅回路。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、対数増幅回路に係わり、特に、ダイナミックレンジが広く、動作が安定したトランジスタ対数増幅回路に関する。
【0002】
【従来の技術】一般に、対数増幅回路は、増幅回路部と、その増幅回路部の入出力端子間に接続され、入出力特性が指数関数的に変化する非線形素子を有する非線形帰還回路部とによって構成されており、この対数増幅回路によれば、対数増幅回路に入力される信号振幅に対して、その信号振幅の対数値に比例した振幅の出力信号が得られるものである。
【0003】ここで、図4は、かかる既知の対数増幅回路における基本的な回路構成の一例を示す回路構成図である。
【0004】図4において、41はオペアンプ(増幅回路部)、42は非線形入出力特性を有するトランジスタ(非線形帰還回路部)、43は入力抵抗、44は入力端子、45は出力端子である。
【0005】そして、オペアンプ41は、反転入力端(−)がトランジスタ42のコレクタに、非反転入力端(+)が接地点にそれぞれ接続され、出力端がトランジスタ42のエミッタに接続される。トランジスタ42は、ベースが接地点に接続され、エミッタがオペアンプ41の出力端とともに出力端子45に接続される。入力抵抗43は、一端が入力端子44に接続され、他端がトランジスタ42のコレクタとオペアンプ41の反転入力端(−)に接続される。
【0006】前記構成において、いま、入力端子44に印加される入力信号電圧をVi、この入力信号電圧Viの印加に対応して入力抵抗43に流れる入力信号電流をIiとし、また、トランジスタ42におけるコレクタ電流をIc、エミッタ電流をIe、ベース・エミッタ接合電圧をVbe、ベース接地電流増幅率をαとし、さらに、出力端子45に供給される出力信号電圧をVo、入力抵抗43の抵抗値をRとすれば、入力信号電圧Vi、入力信号電流Ii、入力抵抗43の抵抗値をRとの間において、【0007】
【数1】

【0008】の関係が成立する。一方、トランジスタ42におけるコレクタ電流Ic、エミッタ電流Ie、ベース接地電流増幅率αの間においては、【0009】
【数2】

【0010】の関係が成立する。この場合、入力信号電流Iiとコレクタ電流Icとは略等しいことから、前記(1)式と(2)式との間において、【0011】
【数3】

【0012】が成立する。そして、出力信号電圧Voはトランジスタ42におけるベース・エミッタ接合電圧(−Vbe)に等しいことから、【0013】
【数4】

【0014】となり、入力信号電圧Viと出力信号電圧Voとの間において、入力信号電圧Viの対数値に比例した出力信号電圧Voが得られるものである。
【0015】ところで、図4に図示された既知の対数増幅回路においては、一応、入力信号電圧Viの対数値に比例した出力信号電圧Voが得られるものの、トランジスタ42のベース・エミッタ間の逆方向ダイオード電流Isの温度依存性の影響を受けるので、特性の優れた対数増幅回路を実現することはできない。
【0016】図5は、Isの温度依存性の影響を取り除き、かつ、発振防止手段を設けた対数増幅回路の構成の一例を示すもので、例えば、特開昭64−37111号に開示のものである。
【0017】図5において、46は温度補償回路、47は第1のキャパシタ、48は第2のオペアンプ、49は第2のトランジスタ、50は第2のキャパシタ、51は第2の抵抗、52はバイアス電源であり、その他、図4に示された構成要素と同じ構成要素については同じ符号を付けている。
【0018】そして、温度補償回路46は、トランジスタ42のベース・エミッタ間の逆方向ダイオード電流Isにおける温度依存性を補償するために設けたもので、オペアンプ41に略等しい第2のオペアンプ48と、トランジスタ42に略等しい第2のトランジスタ49と、入力抵抗43に略等しい第2の抵抗51と、入力端子44に供給される入力信号電圧に略等しい電圧を発生するバイアス電源52等を含んでおり、トランジスタ42のエミッタからトランジスタ42側を見たときの回路と、第2のトランジスタ49のエミッタから第2のトランジスタ49側を見たときの回路とが略同じになるように構成される。即ち、トランジスタ42のエミッタと第2のトランジスタ49のエミッタとの接続点において、トランジスタ42側と第2のトランジスタ49側とが互いに回路的に鏡像関係になるように構成されているものである。
【0019】前記構成にすれば、トランジスタ42のベース・エミッタ間の逆方向ダイオード電流Isにおける温度依存性は、温度補償回路46内の第2のトランジスタ49のベース・エミッタ間の逆方向ダイオード電流Is’における温度依存性によって回路的に打ち消されるようになり、前記逆方向ダイオード電流Isの温度依存性の影響を取り除くことができる。この場合、オペアンプ41の反転入力端(−)と出力端との間に接続されている第1のキャパシタ47は発振防止のための位相補償素子であり、この第1のキャパシタ47を接続することによって、オペアンプ41の出力端から反転入力端(−)に帰還される帰還信号の位相回転を防ぎ、対数増幅回路の動作が不安定になるのを防いでいる。また、温度補償回路46内の第2のオペアンプ48の反転入力端(−)と出力端との間に接続されている第2のキャパシタ50も、第1のキャパシタ47と同様に、発振防止のための位相補償素子であって、この第2のキャパシタ50の接続により、温度補償回路46の動作が不安定になるのを防いでいる。
【0020】このように、特開昭64−37111号に開示の対数増幅回路によれば、温度補償回路46の接続によって、トランジスタ42のベース・エミッタ間の逆方向ダイオード電流Isにおける温度依存性の影響を除くことができる。
【0021】
【発明が解決しようとする課題】ところで、前記特開昭64−37111号に開示の対数増幅回路において、オペアンプ41の反転入力端(−)と出力端との間に接続されるトランジスタ42は、ベース電圧とコレクタ電流との関係から、出力信号電圧Voが小さいとき、即ち、入力信号電圧Viが小さいときは、信号帰還量を圧縮し、一方、出力信号電圧Voが大きいとき、即ち、入力信号電圧Viが大きいときは、信号帰還量を伸長しているもので、それにより入力信号電圧Viに応じて信号帰還量を指数関数的に変化させ、入力信号電圧Viと出力信号電圧Voとの間で、前記式(4)に示すように、入力信号電圧Viの対数値に比例した出力信号電圧Voが得られるものである。また、同じくオペアンプ41の反転入力端(−)と出力端との間に接続される発振防止のための第1のキャパシタ47は、入力信号電圧Viと出力信号電圧Voとの間の帰還量の割合がトランジスタ42のように入力信号電圧Viに依存するものでない上に、前記帰還量の割合が入力信号周波数に依存して変化してしまうものである。
【0022】従って、前記特開昭64−37111号に開示の対数増幅回路においては、オペアンプ41の反転入力端(−)と出力端との間に、機能を異にする2つの素子、即ち、トランジスタ42と第1のキャパシタ47を接続しているので、入力信号電圧Viのレベルに応じて対数増幅回路の応答速度が変化するようになり、それにより、対数増幅回路のダイナミックレンジが狭くなるという問題がある。
【0023】本発明は、かかる問題点を除去するものであって、その目的は、ダイナミックレンジに影響を与えない発振防止のための発振防止回路部を設けるようにした対数増幅回路を提供することにある。
【0024】
【課題を解決するための手段】前記目的の達成のために、本発明は、増幅回路部と、前記増幅回路部の入出力端間に接続された非線形入出力特性を有する帰還回路部と、前記増幅回路部の入力端と接地間に接続された周波数依存性を有する発振防止回路部とを備えた手段を具備する。
【0025】
【作用】前記手段によれば、増幅回路部の入出力端間には、非線形入出力特性を有する帰還回路部を接続しているだけであるので、この帰還回路部の非線形入出力特性により、対数増幅回路の入力信号電圧Viと出力信号電圧Voとの間で、入力信号電圧Viの対数値に比例した出力信号電圧Voを得ることができる。
【0026】また、前記手段によれば、増幅回路部の入力端と接地間に、周波数依存性を有する発振防止回路部を接続しているので、この発振防止回路部の働きにより、対数増幅回路の動作が不安定になるのを防いでいる。そして、この発振防止回路部は、増幅回路部の入出力端間に接続されていないので、発振防止回路部の接続により、対数増幅器回路のダイナミックレンジが狭められることはない。
【0027】
【実施例】以下、本発明の実施例を図面を用いて詳細に説明する。
【0028】図1は、本発明による対数増幅回路の第1の実施例の構成を示す回路構成図である。
【0029】図1において、1はオペアンプ(増幅回路部)、2は非線形入出力特性を有するトランジスタ(非線形帰還回路部)、3は入力抵抗、4は入力端子、5は出力端子、6は発振防止回路(発振防止回路部)、7は抵抗値r0 の抵抗、8は容量値c0 のキャパシタであり、Viは入力端子4に供給される入力信号電圧、Voは出力端子5から取り出される出力信号電圧を表わす。
【0030】そして、オペアンプ1は、反転入力端(−)がトランジスタ2のコレクタ、入力抵抗3の他端、発振防止回路6の一端にそれぞれ接続され、非反転入力端(+)が接地点に接続され、出力端がトランジスタ2のエミッタ、出力端子5にそれぞれ接続される。トランジスタ2はベースが接地点に接続され、入力抵抗3は一端が入力端子4に接続される。発振防止回路6は、抵抗7とキャパシタ8の直列接続回路で構成され、他端が接地点に接続される。
【0031】前記構成による本実施例の対数増幅回路の動作は、次のとおりである。
【0032】まず、オペアンプ1とトランジスタ2とからなる構成部分の動作は、既に述べたところの図4及び図5に図示された既知の対数増幅回路のオペアンプ41とトランジスタ42とからなる構成部分の動作と殆んど同じであるので、この点についての動作説明は、省略する。ただし、本実施例の対数増幅回路においても、オペアンプ1の反転入力端(−)と出力端との間に接続されているトランジスタ2の非線形特性によって、入力信号電圧Viと出力信号電圧Voとの間で、前記式(4)に示すように、入力信号電圧Viの対数値に比例した出力信号電圧Voが得られる。
【0033】次に、オペアンプ1と発振防止回路6とからなる部分の動作は、抵抗7とキャパシタ8の直列接続回路からなる発振防止回路6を、オペアンプ1の反転入力端(−)と接地点間に接続したことにより、オペアンプ1の出力端からトランジスタ2を介して反転入力端(−)に帰還される周波数成分の中で、位相回転により正帰還になるような高周波成分が、この発振防止回路6を介して接地点に流れ易くなり、それにより対数増幅回路の発振を防いで、動作の不安定さを排除することが可能になる。即ち、発振防止回路6は、オペアンプ1とトランジスタ2とからなる帰還回路系の正帰還利得が1以上に増大する高周波領域において、その正帰還利得を低下させ、帰還回路系の正帰還利得が1以上に増大しないようにしているものである。
【0034】ここにおいて、オペアンプ1とトランジスタ2とからなる帰還回路系が正帰還に転じるときの角周波数をωo(ただし、対数増幅回路の高域使用角周波数をωhとしたとき、ωo>ωhの関係を有する)、発振防止回路6を接続した場合におけるオペアンプ1の反転入力端(−)と接地点のアドミッタンスをY、そのアドミッタンスYの抵抗分をR1 、容量分をC1 としたとき、【0035】
【数5】

【0036】となり、図1に図示された対数増幅回路は、等価的に図2に図示のような回路になる。前記式(5)に示すように、抵抗分R1 の大きさは、周波数(角周波数)ωoの増大によって小さくなり、同時に、容量分C1 のリアクタンス値も周波数(角周波数)ωoの増大によって小さくなるので、高周波になるにしたがって発振防止回路6のインピーダンス値を小さくして、もって、オペアンプ1とトランジスタ2とからなる帰還回路系の正帰還利得を減らすようにし、対数増幅回路の発振条件が成り立つのを回避させるようにしている。
【0037】この場合、発振防止回路6におけるキャパシタ8の容量値c0 は、オペアンプ1自体が有する位相関係も考慮して決めるようにする。
【0038】なお、図1に図示の第1の実施例においては、発振防止回路6をオペアンプ1の反転入力端(−)と接地点間に接続した例を示すものであるが、この発振防止回路6をトランジスタ2のコレクタとベース間に接続するようにしてもよく、このときの発振防止回路6の機能は、第1の実施例における発振防止回路6の機能と全く同一である。
【0039】続く、図3は、本発明による対数増幅回路の第2の実施例の構成を示す回路構成図である。
【0040】図3において、9、10は差動接続された第1、第2のトランジスタ、11、12はカレントミラー回路を構成する第1、第2のトランジスタ、13はエミッタ接地トランジスタ、14は電流源、15は第2の発振防止回路、16は抵抗、17はキャパシタ、18はバイアス電源であり、その他、図1に図示されている構成要素については同じ符号を付けている。
【0041】そして、オペアンプ1は、差動接続された第1、第2のトランジスタ9、10及びカレントミラー回路を構成する第1、第2のトランジスタ11、12それに電流源14とからなる差動接続トランジスタ増幅段と、エミッタ接地トランジスタ13からなるエミッタ接地トランジスタ反転増幅段とで構成される。エミッタ接地トランジスタ13は、ベース・コレクタ間に、抵抗16とキャパシタ17の直列接続回路からなる第2の発振防止回路15が接続される。差動接続された第1のトランジスタ9のベースは、トランジスタ2のコレクタ、入力抵抗3の他端にそれぞれ接続され、差動接続された第2のトランジスタ10のベースはトランジスタ2のベースとともにバイアス電源18の一端に接続され、バイアス電源18の他端は接地点に接続される。差動接続された第1、第2のトランジスタ9、10の共通接続されたエミッタは電流源14の一端に接続され、電流源14の他端は接地点に接続される。差動接続された第1、第2のトランジスタ9、10のコレクタはそれぞれカレントミラー回路を構成する第1、第2のトランジスタ11、12のコレクタに接続され、これら第1、第2のトランジスタ11、12のベースは共通接続され、同時に第1のトランジスタ11のコレクタにも共通接続される。カレントミラー回路を構成する第1、第2のトランジスタ11、12のエミッタは共通に電源端子に接続され、第2のトランジスタのコレクタはエミッタ接地トランジスタ13のベースに接続される。エミッタ接地トランジスタ13のコレクタは、トランジスタ2のエミッタ、出力端子5にそれぞれ接続され、エミッタ接地トランジスタ13のエミッタは電源端子に接続される。
【0042】前記構成による本実施例の対数増幅回路は、次のように動作する。
【0043】始めに、オペアンプ1とトランジスタ2とからなる構成部分の動作は、既に述べたところの図1に図示された第1の実施例の対数増幅回路のオペアンプ1とトランジスタ2とからなる構成部分の動作、または、図4及び図5に図示された既知の対数増幅回路のオペアンプ41とトランジスタ42とからなる構成部分の動作と同じであるので、この点についての動作説明も、省略する。この場合、本実施例の対数増幅回路においても、オペアンプ1の反転入力端(−)と出力端との間に接続されているトランジスタ2の非線形特性によって、入力信号電圧Viと出力信号電圧Voとの間で、前記式(4)に示すように、入力信号電圧Viの対数値に比例した出力信号電圧Voが得られる。
【0044】次いで、オペアンプ1と発振防止回路6とからなる構成部分の動作も、既に述べたところの図1に図示された第1の実施例のオペアンプ1と発振防止回路6とからなる構成部分(本実施例においては、発振防止回路6がトランジスタ2のコレクタ・ベース間に接続した回路になっているが、この回路は、オペアンプ1の反転入力端(−)と接地点間に発振防止回路6を接続したものと回路的に全く等価である)の動作と殆んど同じであるので、この点についての動作説明も、省略する。この場合、本実施例においても、発振防止回路6は、高周波領域においてインピーダンス値が小さくなり、それにより、オペアンプ1とトランジスタ2とからなる帰還回路系の正帰還利得を減らし、対数増幅回路の発振条件が成り立つのを回避させている。
【0045】さらに、本実施例においては、発振防止回路6を接続する他に、エミッタ接地トランジスタ13のベース・コレクタ間に第2の発振防止回路15を設けている。この第2の発振防止回路15を設けないとき、対数増幅回路はVHF帯の低周波領域において発振する場合があったが、この第2の発振防止回路15を設けることにより、その発振の発生を防止することができるようになった。この場合、第2の発振防止回路15は、抵抗16の抵抗値を1KΩ、キャパシタ17の容量値を30pFに選んだものであるが、それら抵抗値や容量値は限定的のものではなく、他の値を選んでもよいことは当然である。また、この第2の発振防止回路15は、実質的に、オペアンプ1とトランジスタ2とからなる帰還回路系に含まれないので、第2の発振防止回路15を接続したことにより、対数増幅回路のダイナミックレンジが狭くなることはない。
【0046】このように、本実施例においても、第1の実施例と同じ作用効果を達成することができる。
【0047】なお、前記各実施例においては、非線形帰還回路部を構成する非線形入出力特性を有する素子として、トランジスタ2を用いた例を挙げて説明したが、本発明における非線形入出力特性を有する素子はトランジスタ2に限定されるものではなく、他の非線形入出力特性を有する素子、例えばダイオードを用いてもよい。
【0048】また、前記各実施例においては、発振防止回路6として、抵抗7とキャパシタ8の直列接続回路を用いた例を挙げて説明したが、本発明における発振防止回路6は抵抗7とキャパシタ8の直列接続回路に限定されるものではなく、容量性の素子を含むものであれば、他の回路構成のものを用いてもよい。
【0049】さらに、前記第2の実施例においては、オペアンプ1として、差動接続トランジスタ増幅段とエミッタ接地トランジスタ反転増幅段とからなる構成のものの例を挙げて説明したが、本発明におけるオペアンプ1の構成は差動接続トランジスタ増幅段とエミッタ接地トランジスタ反転増幅段とからなるものに限定されるものではなく、勿論、他の回路構成を有するオペアンプ1を用いてもよいものである。
【0050】
【発明の効果】以上のように、本発明によれば、増幅回路部1の入出力端間には、非線形入出力特性を有する帰還回路部2を接続しているだけであるので、帰還回路部2の非線形入出力特性により、対数増幅回路の入力信号電圧Viと出力信号電圧Voとの間で、入力信号電圧Viの対数値に比例した出力信号電圧Voを得ることができるという効果がある。
【0051】また、本発明によれば、増幅回路部1の入力端と接地間に、周波数依存性を有する発振防止回路部6、即ち、増幅回路部1と帰還回路部2とからなる帰還回路系において、正帰還利得が1以上になるような高周波領域において比較的低インピーダンスを呈する発振防止回路部6を接続しているので、前記高周波領域における正帰還利得が1以上に上昇することはなく、対数増幅回路の動作が不安定になることがないという効果がある。この場合、発振防止回路部6は、増幅回路部1の入出力端間の帰還回路部2内に接続されていないので、発振防止回路部6の接続によって、対数増幅器回路のダイナミックレンジが狭められることがないという効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013