米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ローム株式会社

発明の名称 ツェナーダイオードの製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平8−64843
公開日 平成8年(1996)3月8日
出願番号 特願平6−201850
出願日 平成6年(1994)8月26日
代理人
発明者 仁科 俊之
要約 目的
本発明の目的は、ツェナー電圧が1〜2V程度となるツェナーダイオードの製造方法を提供することにある。

構成
本発明のツェナーダイオード製造方法は、一導電型の半導体基板1上に前記半導体基板1と不純物濃度が同程度の一導電型のエピタキシャル層7を形成する工程と、前記エピタキシャル層7の表面に設けた絶縁膜6に開口部10を形成する工程と、前記開口部10に他導電型の不純物を添加した多結晶シリコン膜8を堆積した後、前記多結晶シリコン膜8中の前記不純物を前記エピタキシャル層7内に拡散させ他導電型の拡散領域2を形成する工程と、前記多結晶シリコン膜8上及び半導体基板1の裏面に電極4,5を被着する工程を具備することを特徴とするものである。
特許請求の範囲
【請求項1】 一導電型の半導体基板上に前記半導体基板と不純物濃度が同程度の一導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の表面に設けた絶縁膜に開口部を形成する工程と、前記開口部に他導電型の不純物を添加した多結晶シリコン膜を堆積した後、前記多結晶シリコン膜中の前記不純物を前記エピタキシャル層内に拡散させ他導電型の拡散領域を形成する工程と、前記多結晶シリコン膜上及び半導体基板の裏面に電極を被着する工程を具備することを特徴とするツェナーダイオードの製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、ツェナーダイオードの製造方法に関し、特に低電圧のツェナーダイオードの製造方法に関する。
【0002】
【従来の技術】ツェナーダイオードは、PN接合に逆バイアスを印可することで生じる降伏現象(ツェナー降伏)を利用したダイオードである。ツェナー降伏を生じている範囲では、電圧が一定値に保持される特性を有することからツェナーダイオードは定電圧素子として使用されている。
【0003】一般にツェナーダイオードの構造は、図3に示すように、高濃度の例えば、N+ 型の半導体基板1の表層部の選択箇所にP型の拡散領域2を設けると共に、拡散領域2の周辺にP+ 型のガードリング3を設けている。そして、拡散領域2上にはAl,Ag等のアノード用の電極4が形成されており、半導体基板1の裏面にはカソード用の電極5が形成されている。なお、半導体基板1の表面は、拡散領域2上に形成された電極4の部分を除き、絶縁膜6で覆われている。
【0004】上述の構造を有するツェナーダイオードのツェナー電圧は、N+ 型半導体基板1に形成されるP型の拡散領域2の深さと、N+ 型半導体基板1の不純物濃度によって所定の値に決定される。その値は、拡散領域2の深さを浅くし、かつ半導体基板1の不純物濃度を高くするほど低く(低電圧化)することができ、現在では、ツェナー電圧が3〜50Vのものが一般に量産されている。
【0005】ところで、近年の電子機器の駆動電圧の低電圧化に伴いツェナー電圧が1〜2Vのツェナーダイオードが求められている。この要望に答えるため、P型の拡散領域2の深さとN+ 型半導体基板1の不純物濃度を調整することで、ツェナー電圧が1〜2V程度となるツェナーダイオードの開発若しくは製造が進められている。
【0006】
【発明が解決しようとする課題】しかしながら、ツェナーダイオードのツェナー電圧を1〜2V程度にするには、次の点から非常に困難であった。まず、ツェナー電圧を決定する一つの要因である、高濃度のN+ 型の半導体基板は、不純物を添加しながら種結晶を回転させて引き上げる方法(CZ法)で作成されたシリコン単結晶棒をスライス加工することで製造されている。しかし、CZ法では、種結晶を回転しながら引き上げるので、不純物濃度がシリコン単結晶棒内でばらつき、この結果、これをスライス加工した半導体基板も不純物濃度がらつくという問題を生じていた。このため、特に、CZ法による半導体基板を用いてツェナー電圧を1〜2Vの範囲に精度よく制御することは非常に困難なものとなっていた。さらには、CZ法による半導体基板の表面層はダイオードの製造過程で結晶欠陥等の不具合を生じ易く、PN接合の形成に悪影響を与えツェナー電圧を1〜2Vに精度よく制御する妨げとなっていた。
【0007】また、ツェナー電圧を決定する他の要因である、P型の拡散領域は、通常イオン打込みにより形成されるが、この方法では拡散領域を一定以下に浅くすることは困難であり、ツェナー電圧を1〜2Vの範囲に相当する深さに制御するのは困難であった。仮に、拡散領域を非常に浅くできたとしても、この拡散領域上に電極を形成した際に生じるアロイスパイクによるショートを充分に防止することはできなかった。
【0008】本発明の目的は、上述した問題点を除去したツェナーダイオードの製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明は、上記の目的を達成するために次のような構成をとる。すなわち、本発明のツェナーダイオードの製造方法は、一導電型の半導体基板上に前記半導体基板と不純物濃度が同程度の一導電型のエピタキシャル層を形成する工程と、前記エピタキシャル層の表面に設けた絶縁膜に開口部を形成する工程と、前記開口部に他導電型の不純物を添加した多結晶シリコン膜を堆積した後、前記多結晶シリコン膜中の前記不純物を前記エピタキシャル層内に拡散させ他導電型の拡散領域を形成する工程と、前記多結晶シリコン膜上及び半導体基板の裏面に電極を被着する工程を具備することを特徴とするものである。
【0010】
【作用】本発明では、高不純物濃度の半導体基板上にさらに前記半導体基板と同程度の濃度のエピタキシャル層を成長させているので、高濃度のエピタキシャル層には結晶欠陥が少なく、しかも不純物濃度のばらつきもほとんどないので精度よく半導体基板の不純物濃度を制御できる。
【0011】また、本発明では、多結晶シリコン膜を形成して該膜中の不純物をエピタキシャル層内に拡散領域を形成しているのでその深さを浅くすることができる。さらに、拡散領域の形成に利用した多結晶シリコン膜を残して該膜上に電極を形成しているのでアロイスパイクによるショートを防止することができる。このような方法を利用することでツェナー電圧が1〜2V程度のツェナーダイオードを得ることができる。
【0012】
【実施例】以下、本発明の実施例を図1を参照しつつ説明する。尚、従来と同一部分や相当部分には同一の符号を付している。まず、図1(a)に示すように、比抵抗5〜18mΩ・cmのN型のシリコンからなる半導体基板1上に、これと同程度の比抵抗3〜6mΩ・cmで厚さの15〜25μmのエピタキシャル層7を成長させる。この半導体基板1は比抵抗5〜18mΩ・cmとするためCZ法で製造されたシリコン単結晶棒をスライス加工したものが使用されている。エピタキシャル層7を成長させることにより該層中には結晶欠陥がなく、しかも不純物濃度のばらつきもない半導体基板を得ることができる。
【0013】次に、図1(b)に示すように、エピタキシャル層7の表面に熱酸化により形成した酸化膜9に選択的に窓を開け、P型不純物を拡散してガードリング3を形成する。このガードリング3は、ツェナー降伏をできるだけ半導体基板の内部で起こさせるために設けられている。次に、酸化膜9を除去した後、図1(c)に示すように、エピタキシャル層7の表面に絶縁膜6を設け、フォトレジストプロセスで開口部10を形成する。この後、CVD法により温度約600〜750℃で、開口部10を覆うようにP型の不純物、例えばボロンを添加した多結晶シリコン膜8を厚さ約1μm程度に堆積する。
【0014】次に、図1(d)に示すように、図示しないポリボロンフィルムを多結晶シリコン膜8上に塗布した後、8温度約800〜850℃のN2 雰囲気中で熱処理することにより多結晶シリコン膜8に含まれているP型の不純物がエピタキシャル層7中に拡散し、深さ0.2〜0.3μmの拡散領域2が形成される。ここでP型の不純物は多結晶シリコン膜8から拡散させているので、非常に浅い拡散領域2を形成することができるとともに、多結晶シリコン膜8は電極を形成する際に発生するアロイスパイクに対するバッファ層として利用できる。
【0015】最後に、図1(e)に示すように、蒸着等により多結晶シリコン膜8上にAgまたはAl等の金属を被着しバンプ用、またはワイヤボンディング用の電極4を形成するとともに、半導体基板1の裏面に電極5を形成する。本実施例では、アロイスパイクによるショートをより確実に防止するため、多結晶シリコン膜8と電極4の間に厚さ500〜4000オングストロームのTiのバッファ層11を設けている。
【0016】次に、図2は本発明の方法により製造されたツェナーダイオードのツェナー電圧を測定した結果を示したグラフである。本測定ではIZ=20mAを流したときのツェナー電圧(VZ )のばらつきを示している。本測定から明らかなように本発明により製造されたツェナーダイオードは、従来のツェナーダイオードに比較して低いツェナー電圧にすることができる。
【0017】
【効果】上述のように、本発明の製造方法によれば、結晶欠陥がほとんどなく、しかも不純物濃度のばらつきのない高濃度の半導体基板を得ることができる。また、多結晶シリコン膜から不純物を拡散してエピタキシャル層内に拡散領域を形成しているのでその深さを浅くすることができる。さらに、拡散領域の形成に利用した多結晶シリコン膜を残して電極を形成しているので、多結晶シリコン膜がアロイスパイクに対するバッファ層となりショートを防止することができる。
【0018】そして、上記の効果により低いツェナー電圧のツェナーダイオードを得ることができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013