米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ソニー株式会社

発明の名称 受光装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−8271
公開日 平成9年(1997)1月10日
出願番号 特願平8−46147
出願日 昭和62年(1987)1月30日
代理人 【弁理士】
【氏名又は名称】松隈 秀盛
発明者 野口 隆 / 林 久雄 / 前川 敏一
要約 目的


構成
特許請求の範囲
【請求項1】 絶縁基板上に600℃以下で多結晶シリコン膜を成膜する工程と、該多結晶シリコン膜をアニールする工程と、前記多結晶シリコン膜をスイッチングトランジスタが形成される走査回路部のみに残す工程と、前記走査回路部の多結晶シリコン膜の所定の位置にスイッチングトランジスタを形成する工程と、センサー部となる領域に非結晶シリコン膜を成膜する工程と、電極により走査回路部とセンサー部を電気的に接続する工程とから成ることを特徴とする受光装置の製造方法。
発明の詳細な説明
【0001】
【発明の属する技術分野】本発明はファクシミリ送信装置等に使用して好適な受光装置の製造方法に関する。
【0002】
【従来の技術】従来、ファクシミリ送信装置に使用される受光装置として、図9及び図10に夫々その電気回路図及び要部断面図を示す様なものが提案されている。
【0003】この受光装置は、石英ガラス基板1上に半導体受光素子であるPINフォト・ダイオード2‥‥2と、このPINフォト・ダイオード2‥‥2を所定の周期で充電するためのスイッチング用のnチャンネル絶縁ゲート型電界効果トランジスタ(以下、nMOS FETという)3‥‥3と、このnMOS FET3‥‥3のゲート電極に走査用のパルスを供給するためのスキャナー部4とを設けて構成される。
【0004】ここにPINフォト・ダイオード2は、図10に示す様に、石英ガラス基板1上に一方の電極である下地電極を構成するクロムCrからなる金属層5と、高抵抗真性半導体層をなす水素化アモルファス・シリコン(a−Si−;H)層6と、透明導電膜をなす酸化インジウム(ITO)膜7とを順次積層すると共に、この酸化インジウム層7にSiO2 層8の開口8Aを介して他方の電極をなすアルミニウム電極9を接続することによって構成される。また、この場合、アルミニウム電極9は、所定の負の直流電圧−V0 が供給される直流負電圧入力端子10に接続され、PINフォト・ダイオード2を逆方向にバイアスする様になされる。
【0005】またスイッチング用のnMOS FET3は石英ガラス基板1上に単結晶シリコン層11を形成し、この単結晶シリコン層11の中央部をチャンネル領域11Cとなし、このチャンネル領域11C上にSiO2 層12を介して多結晶シリコン層よりなるゲート電極3Gを設けると共に、チャンネル領域11Cの両側の単結晶シリコン層に砒素イオンAs+ をイオン注入してチャンネル領域11Cの一側及び他側に夫々N+ 型領域からなるドレイン領域11D及びソース領域11Sを形成し、またSiO2 層13の開口14及び15を介して夫々ドレイン領域11D及びソース領域11Sと接続するアルミニウムよりなるドレイン電極3D及びソース電極3Sを設けることによって構成される。この場合、ドレイン電極3Dは出力端子16に接続されると共にソース電極3Sはアルミニウム配線層17を介してPINフォト・ダイオード2の下地電極5に接続される。
【0006】またスキャナー部4は、スイッチング用のnMOS FET3に対応してcMOS構成の、即ち、pチャンネル絶縁ゲート型電界効果トランジスタ(以下、pMOS FETという)18とnMOS FET19とからなるインバータ20を設けることによって構成される。
【0007】この場合、pMOS FET18は石英ガラス基板1上に単結晶シリコン層21を形成し、この単結晶シリコン層21の中央部をチャンネル領域21Cとなし、このチャンネル領域21C上にSiO2 層22を介して多結晶シリコン層よりなるゲート電極18Gを設けると共にチャンネル領域21Cの両側にホウ素イオンB+ をイオン注入してチャンネル領域21Cの一側及び他側に夫々P+ 型領域からなるドレイン領域21D及びソース領域21Sを形成し、またSiO2 層13の開口23及び24を介して夫々ドレイン領域21D及びソース領域21Sと接続するアルミニウムよりなるドレイン電極18D及びソース電極18Sを設けることによって構成される。
【0008】またnMOS FET19は、石英ガラス基板1上に単結晶シリコン層25を形成し、この単結晶シリコン層25の中央部をチャンネル領域25Cとなし、このチャンネル領域25C上にSiO2 層26を介して多結晶シリコン層よりなるゲート電極19Gを設けると共にチャンネル領域25Cの両側に砒素イオンAs+ をイオン注入してチャンネル領域25Cの一側及び他側に夫々N+ 型領域からなるドレイン領域25D及びソース領域25Sを形成し、またSiO2 層13の開口27及び28を介して夫々ドレイン領域25D及びソース領域25Sと接続するアルミニウムよりなるドレイン電極19D及びソース電極19Sを設けることによって構成される。
【0009】この場合、pMOS FET18のソース電極18Sは所定の直流電圧VDDが供給される直流電圧入力端子29に接続され、またnMOS FET19のソース電極19Sは接地端子30に接続される。またpMOS FET18のゲート電極18GとnMOS FET19のゲート電極19Gとは共通接続されてシフトレジスタ(図示せず)からの出力信号が供給される端子31に接続され、またpMOS FET18のドレイン電極18DとnMOS FET19のドレイン電極19Dとはアルミニウム配線層32によって共通接続されてスイッチング用のnMOS FET3のゲート電極3Gに接続される。尚、33は保護膜をなすSiO2 層である。
【0010】斯る受光装置は、スキャナー部4からスイッチング用のnMOS FET3‥‥3に順次所定の走査パルスを供給し、これらnMOS FET3‥‥3を順次にスイッチングさせることによって入射光量に応じた充電電流をPINフォト・ダイオード2に供給し、この充電電流から画像信号を得ようとするものである。
【0011】
【発明が解決しようとする課題】しかしながら、斯る従来の受光装置を製造するときは、PINフォト・ダイオード2の下地電極5をクロム層によって構成しており、斯る従来の受光装置の製造においては、下地電極5以外にクロム層を形成することはないので、このクロム層の形成を独立の工程として行わなければならず、他の領域の形成と同時に行うことができないため、製造効率の向上を図ることができないという不都合があった。
【0012】この場合、下地電極5を水素化アモルファス・シリコン層にN型不純物であるリンイオンP+ をイオン注入することによって形成し、続いて、このリン含有水素化アモルファス・シリコン層上に高抵抗真性半導体層をなす水素化アモルファス・シリコン層を形成することによって製造効率を向上させる様にすることが考えられる。
【0013】しかしながら、この場合、下地電極を形成するための水素化アモルファス・シリコン層に対するリンイオンP+ のイオン注入と、高抵抗真性半導体層をなす水素化アモルファス・シリコン層の形成とを別のガス室で行わなければならず、結局、この場合も製造効率の向上を図ることはでいないという不都合があった。本発明は、斯る点に鑑み、製造効率の向上を図るようにできる様にした受光装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明に依る受光装置の製造方法は例えば図2〜図8に示す如く、絶縁基板1上に600℃以下で多結晶シリコン膜36,37,38,39を成膜する工程と、この多結晶シリコン膜36,37,38,39をアニールする工程と、この多結晶シリコン膜をスイッチングトランジスタが形成される走査回路部のみに残す工程と、この走査回路部の多結晶シリコン膜の所定の位置にスイッチングトランジスタを形成する工程と、センサー部となる領域に非結晶シリコン膜を成膜する工程と、電極により走査回路部とセンサー部を電気的に接続する工程とからなるものである。
【0015】斯る本発明に依れば、半導体受光素子の一方の電極とスイッチング・トランジスタの基体領域とは同一工程で形成されるので、製造工程を削減でき、製造効率を向上させることができる。
【0016】
【発明の実施の形態】以下、図面を参照して本発明受光装置の製造方法の一実施例につき説明しよう。尚、この図1において、図10に対応する部分には同一符号を付し、その詳細説明は省略する。
【0017】先ず、本例においては、図2に示す様に、石英ガラス基板1を用意し、この石英ガラス基板1上に膜厚800Åの多結晶シリコン層36,37,38及び39を化学的気相成長法(CVD)によって形成する。この場合、これら多結晶シリコン層36,37,38及び39はPINフォト・ダイオード34、スイッチング用のnMOS FET3、スキャナー部4のpMOS FET18及びスキャナー部4のnMOS FET19を形成すべき領域に夫々形成する。
【0018】次に図3に示す様に、これら多結晶シリコン層36,37,38及び39にシリコン・イオンSi+ を打ち込み、これら多結晶シリコン層36,37,38及び39をアモルファス・シリコン層40,41,42及び43となす様にし、続いて、N2 雰囲気中において600℃の条件の下にこれらアモルファス・シリコン層40,41,42及び43をアニールし、図4に示す様に、これらアモルファス・シリコン層40,41,42及び43を単結晶シリコン層44,11,21及び25となす様にする。
【0019】次に図5に示す様に、単結晶シリコン層11,21及び25上にSiO2 膜よりなるゲート酸化膜12,22及び26を介して多結晶シリコン層によりなるゲート電極3G,18G及び19Gを形成する。
【0020】この場合、これらゲート電極3G,18G及び19Gは不純物を打ち込んで低抵抗化する。また、ゲート電極18G及び19Gは共通接続して、シフトレジスタ(図示せず)の出力信号が供給される端子31に接続する様にする。
【0021】次に図6に示す様に、単結晶シリコン層44にN型不純物をなす砒素イオンAs+ をイオン注入してPINフォト・ダイオード34の下地電極35を形成すると共に単結晶シリコン層11及び25にゲート電極3G及び19Gをマスクとして自己整合的に砒素イオンAs+ をイオン注入してスイッチング用のnMOSFET3のドレイン領域11D及びソース領域11Sとスキャナー部4のnMOS FET19のドレイン領域25D及びソース領域25Sとを形成し、続いて単結晶シリコン層21に対しゲート電極18Gをマスクとして自己整合的にホウ素イオンB+ をイオン注入してスキャナー部4のpMOS FET21のドレイン領域21Dとソース領域21Sとを形成する。
【0022】次に図7に示す様に、SiO2 層13を形成した後、このSiO2 層13に開口14,15,23,24,27及び28を形成し、開口24を介してpMOSFET18のソース電極18Sをアルミニウムによって形成し、このソース電極18Sを直流電圧入力端子29に接続すると共に開口28を介してnMOSFET19のソース電極19Sをアルミニウムによって形成し、このソース電極19Sを接地端子30に接続する。また開口23を介してpMOS FET18のドレイン電極18Dをアルミニウムによって形成すると共に開口27を介してnMOS FET19のドレイン電極19Dをアルミニウムによって形成し、これらドレイン電極18D及び19Dを共通接続してスイッチング用のnMOSFET3のゲート電極3Gに接続する。
【0023】次に図8に示す様に、下地電極35上に水素化アモルファス・シリコン層6、酸化インジウム層7を順次積層し、これらをSiO2 層8で被覆した後、このSiO2 層8に開口8Aを形成する。この場合、SiO2 層8とSiO2 層13との間にも開口45が形成される様にする。
【0024】次に開口8A,14及び15を介してPINフォト・ダイオード34の他方の電極9、nMOS FET3のドレイン電極3D及びnMOS FET3のソース電極3Sを夫々アルミニウムによって形成すると共に、開口45を介して下地電極35とnMOS FET3のソース電極3Sとを接続するアルミニウム配線層17を形成する。この場合、PINフォト・ダイオード34の他方の電極9は直流負電圧入力端子10に接続する様にし、またnMOS FET3のドレイン電極3Dは出力端子16に接続する様にする。そして次にスキャナー部4にSiO2 よりなる保護膜33を形成する。
【0025】この様にすることによって図1に示す、単結晶シリコン層にN型不純物をなす砒素イオンAs+ をイオン注入して一方の電極をなす下地電極35を形成し、この下地電極35上に高抵抗真性半導体層をなす水素化アモルファス・シリコン層6及び透明導電膜をなす酸化インジウム層7を積層すると共に、この酸化インジウム層7にSiO2 層8の開口8Aを介して他方の電極をなすアルミニウム電極9を接続することによって半導体受光素子をなす所謂ショットキー型のPINフォト・ダイオード34を構成した受光装置を得ることができる。
【0026】斯る本実施例に依れば、スイッチング用のnMOS FET3の基体領域をなす単結晶シリコン層11とPINフォト・ダイオード34の下地電極35の基体をなす単結晶シリコン層44とを図2〜図4に示す様に同一工程で形成できると共に図6に示す様にこのnMOS FET3の基体領域をなす単結晶シリコン層11への砒素イオンAs+ のイオン注入と下地電極35を形成するための単結晶シリコン層44への砒素イオンAs+ のイオン注入とを同一工程で行うことができるので、図10の従来例に比し製造工程が削減され、その分、製造効率を向上させることができる。
【0027】また本実施例に依れば、表面を平坦化し易い多結晶シリコン層36を形成し、この多結晶シリコン層36から単結晶シリコン層44を形成し、この単結晶シリコン層44に砒素イオンAs+ をイオン注入して下地電極35を形成する様にしているので、この下地電極35上に膜質の良好な水素化アモルファス・シリコン層7を形成でき、青感度特性の向上及び応答速度の高速化を図ることができる。
【0028】尚、上述実施例においては半導体受光素子としてショットキー型PINフォト・ダイオード34を形成する様にした場合につき述べたが、本発明は上述実施例に限らず、バルク型、リーチスルー型等のPINフォト・ダイオードのほか、種々の半導体受光素子を形成する場合にも適用でき、この場合にも上述同様の作用効果を得ることができる。
【0029】また本発明は、上述実施例に限らず、本発明の要旨を逸脱することなく、その他種々の構成が取り得ることは勿論である。
【0030】
【発明の効果】本発明に依れば、半導体受光素子34の一方の電極35とスイッチング・トランジスタ3の基体領域11とを同一工程で形成することができるので、製造効率を向上させることができるという利益がある。
【0031】更に絶縁基板1上に表面を平坦化し易い多結晶シリコン層36を形成した後、この多結晶シリコン層36をアモルファス化してアモルファス・シリコン層40となし、その後、このアモルファス・シリコン層40をアニールして単結晶シリコン層44となし、この単結晶シリコン層44に不純物、例えば砒素イオンAs+ をイオン注入することによって半導体受光素子34の一方の電極35を形成するときは、この一方の電極35の表面を平坦化できるので、この一方の電極35上に膜質の良好な高抵抗真性半導体層、例えばアモルファス・シリコン層6を形成でき、これによって、青感度特性の向上と応答速度の高速化とを図ることができるという利益がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013