Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体装置の製造方法 - ソニー株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ソニー株式会社

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−8145
公開日 平成9年(1997)1月10日
出願番号 特願平7−157287
出願日 平成7年(1995)6月23日
代理人
発明者 倉野内 厚志
要約 目的
容量素子を有するポリシリコンエミッタバイポーラトランジスタの半導体集積回路の製造方法において、イオン注入工程での汚染物質による半導体集積回路の特性劣化を防止し、簡単な製法による容量素子形成が可能な半導体装置の製造方法を提供する。

構成
ポリシリコンエミッタ電極23となるポリシリコン膜へイオン注入する際に、ポリシリコン膜上に絶縁膜を堆積し、絶縁膜を通してイオン注入し、容量素子1部を除いた他の部分の前記絶縁膜を除去後に、ポリシリコン膜の不純物を熱処理にて拡散させエミッタ層24を形成する。また、前記絶縁膜を容量絶縁膜33として使用し、ポリシリコン容量電極34と絶縁薄膜22と不純物拡散層17を一体として容量素子1の一方の電極37とする。
特許請求の範囲
【請求項1】 半導体基板表面に、絶縁薄膜を介して不純物を含む半導体膜を堆積し、熱処理することにより、前記半導体膜に含まれる不純物を前記半導体基板の表面に拡散させ、前記半導体膜を電極として用いる半導体装置の製造方法において、前記不純物を含む半導体膜の形成を、前記半導体基板上の絶縁薄膜上に前記半導体膜を堆積し、さらに前記半導体膜上に絶縁膜を設け、その後前記絶縁膜を介して前記半導体膜にイオン注入して形成することを特徴とする半導体装置の製造方法。
【請求項2】 イオン注入による不純物を含む半導体膜より、熱処理にて前記半導体膜に含まれる不純物を半導体基板に拡散する時に、前記半導体膜上の前記絶縁膜を除去した後に不純物を拡散することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】 半導体膜を1方の電極とし、前記半導体膜上の絶縁膜上に形成する導電体を他方の電極とした容量素子を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】 半導体膜と絶縁薄膜と不純物拡散層を一体として一方の電極とし、前記半導体膜上の前記絶縁膜上に形成する導電体を他方の電極とした容量素子を形成することを特徴とする請求項1記載の半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法に関し、さらに詳しくは、ポリシリコンエミッタバイポーラトランジスタと容量素子等を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、バイポーラトランジスタの半導体集積回路は、高速化、高集積化を目指し、不純物をドープしたポリシリコン膜より不純物を拡散してエミッタとし、このポリシリコン膜をパターニング後、そのままエミッタ電極とするポリシリコンエミッタバイポーラトランジスタで構成されたものが使用されている。また、バイポーラトランジスタによるアナログの半導体集積回路では、バイポーラトランジスタと共に容量素子も入れて集積した半導体集積回路が一般的である。この様なバイポーラトランジスタと容量素子を含む半導体集積回路の概略断面図を図5に示す。以下、この半導体集積回路の製造方法を、図5を参照して説明する。
【0003】まず、P型半導体基板11の一主面にバイポーラトランジスタ1のコレクタ埋め込み領域12を選択的に形成し、このP型半導体基板11上にN型エピタキシャル層13を形成する。次に、N型エピタキシャル層13に素子分離用拡散層14を形成するためのP型不純物をイオン注入した後、半導体集積回路のフィールド領域部に選択酸化を行って形成する酸化膜、所謂LOCOS酸化膜15を形成する。その後、コレクタ電極取り出し領域16および容量素子の一方の電極となる不純物層17を、N型不純物のイオン注入と拡散とにより、コレクタ電極取り出し領域16は埋め込み領域12に接する様に形成する。更にその後、P型不純物のイオン注入と拡散によりバイポーラトランジスタ1のべース部の電極取り出し領域18を形成し、次に酸化膜19を形成し、この酸化膜19に開口20をパターニングして形成して、この開口20をイオン注入のマスクとしてP型不純物のイオン注入し、活性化の熱処理をしてバイポーラトランジスタ1のべース領域21を形成する。
【0004】次に、ベース領域21を形成する際に開口20のベース領域21の表面に形成されてしまう極薄い酸化膜をウェットエッチ法により除去した後、新たに0.5〜2nmの絶縁薄膜22を形成し、その後N型不純物をドープしたポリシリコン膜を堆積するか、又はポリシリコン膜を堆積した後にN型不純物をイオン注入するかしたポリシリコン膜をパターニングしてポリシリコンエミッタ電極23を形成する。その後、ポリシリコンエミッタ電極23のポリシリコン膜の不純物を熱処理により、絶縁薄膜22を通してべース領域21の表面に拡散し、エミッタ層24を形成する。このエミッタ形成法は、ポリシリコン電極によるウォッシュドエミッタ法と言われているものである。
【0005】次に、容量素子を形成するため、酸化膜19をパターニングして開口25を開け、その後SiN等の絶縁膜を堆積し、パターニングして容量絶縁膜26を形成する。更にその後、バイポーラトランジスタ1や容量素子2等の電極形成のため、酸化膜19に開口をもうけ、導電体膜を堆積し、パターニングしてバイポーラトランジスタ1の電極27a、27b、27cや容量素子2の電極27d等を形成する。
【0006】上記のような容量素子を含むポリシリコンエミッタバイポーラトランジスタ1の半導体集積回路の製造方法におけるエミッタ形成において、不純物をイオン注入したポリシリコン膜より拡散によりエミッタ層を形成する方法はエミッタ不純物濃度の制御性が良い為に、この方法が一般的である。しかし、ポリシリコン膜への不純物をイオン注入の際に、イオン注入装置内の残留ガスの成分元素やイオン注入装置内の電極等よりスパッタされた元素等がポリシリコン膜の極浅い表面に入り、これら元素がポリシリコン膜の不純物を拡散する際に、半導体基板に同時に拡散し、バイポーラトランジスタ1の接合耐圧劣化やリーク電流増加等の特性劣化を起こすと言う問題が起こる。また、上記の方法にて容量素子2を形成すると、酸化膜19の開口25の形成や、容量絶縁膜26の堆積等の工程数の増加を伴うと言う問題が生じる。更に、不純物拡散層を一方の電極とする容量素子においては、容量素子の導電体電極より見た不純物拡散層の分布抵抗が容量素子の性能に影響すると言う問題がある。
【0007】
【発明が解決しようとする課題】本発明は、上述したように、バイポーラトランジスタの特性劣化を引き起こす、ポリシリコンへのイオン注入工程で導入されてしまう汚染物質のバイポーラトランジスタ部への拡散をさけて、特性劣化の課題を解決するための半導体装置の製造方法を提供することを目的とする。また、本発明は、容量素子を含むポリシリコンエミッタバイポーラトランジスタの半導体集積回路において、容量素子を形成のために製造工程数が増加するという課題を解決する半導体装置の製造方法を提供することを目的とする。更に、不純物拡散層を一方の電極とする容量素子において、容量素子の導電体電極より見た不純物拡散層の分布抵抗を低減した、高性能の容量素子を有する半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置の製造方法は、上記の目的を達成するために、エミッタ層形成の不純物を含む半導体膜を、絶縁薄膜上に半導体膜を堆積し、さらにこの半導体膜上に絶縁膜を設け、その後この絶縁膜を介して半導体膜にイオン注入して形成することを特徴とするものである。また、本発明の半導体装置の製造方法は、イオン注入による不純物を含む半導体膜より、熱処理にて前記半導体膜に含まれる不純物を前記半導体基板に拡散する時に、半導体膜上の絶縁膜を除去した後に不純物を拡散することを特徴とするものである。
【0009】更にまた、本発明の半導体装置の製造方法は、半導体膜を容量素子の一方の電極とし、半導体膜へイオン注入する際に設けた絶縁膜を容量素子の絶縁膜とし、この絶縁膜上に形成する導電体を他方の電極として容量素子を形成することを特徴とするものである。また、本発明の半導体装置の製造方法は、半導体膜と絶縁薄膜と不純物拡散層を一体として容量素子の一方の電極とし、半導体膜上の絶縁膜上に形成する導電体を他方の電極として容量素子を形成することを特徴とするものである。
【0010】
【作用】本発明の半導体装置の製造方法では、ポリシリコンエミッタ形成時の不純物をドープした半導体膜の形成において、この半導体膜上に絶縁膜を形成した後にエミッタ層を形成するための不純物をイオン注入し、この半導体膜の不純物をエミッタ層形成のため拡散する際に、エミッタ領域の半導体膜上の絶縁膜を除去した後、エミッタ拡散をする。このため、半導体膜にイオン注入する際、イオン注入装置内の残留ガスが、注入しようとするイオンビームにより、イオン化した分子または原子となって、注入されるターゲットである半導体基板に向かうが、一般にこのイオンは低エネルギーであるので、半導体膜上の絶縁膜内に打ち込まれるか、絶縁膜表面に付着する程度となる。また、イオン注入装置内の加速電極等に注入しようとする不純物イオンが衝突して電極材料の物質がスパッタされ、このイオンで注入されるターゲットである半導体基板に向かったものが、やはり絶縁膜内またはこの表面に止まる程度となる。従って、エミッタ領域の半導体膜上の絶縁膜を除去した後、エミッタ拡散をすれば、イオン注入時の汚染物質が、バイポーラトランジスタ領域に拡散してバイポーラトランジスタの特性劣化を起こすことが無い。
【0011】また、本発明の半導体装置の製造方法では、不純物イオンを注入した半導体膜を一方の電極とし、半導体膜へイオン注入する際に設けた絶縁膜を容量素子の絶縁膜とし、この絶縁膜上に形成する導電体を他方の電極として容量素子を形成するので、従来の容量素子の製造方法のような半導体基板表面の絶縁膜に開口を形成し、新たに絶縁膜を堆積した後、導電体の電極を形成して容量素子を作製するような工程の増加がない。なお、ここで、イオン注入時の汚染物質がバイポーラトランジスタ部へ拡散するのを防止するために使用した、汚染物質を含む絶縁膜を容量素子の絶縁膜として使用しており、エミッタ拡散時に容量素子部に汚染物質が拡散するが、容量素子部の半導体基板内の接合は半導体基板の表面よりかなり深い部分にあるため、汚染物質の影響を受けることはほとんど無い。
【0012】
【実施例】以下、本発明の具体的実施例につき、添付図面を参照して説明する。なお、従来技術の説明で参照した図5中の構成部分と同様の構成部分には、同一の参照符号を付すものとする。
【0013】実施例1本実施例はポリシリコンエミッタバイポーラトランジスタの半導体集積回路に本発明を適用した例であり、これを図1(a)、(b)および図2(c)を参照して説明する。まず、従来のポリシリコンエミッタバイポーラトランジスタ半導体集積回路の製造方法と同様に、P型半導体基板11の一主面に、後に形成されるバイポーラトランジスタ1のコレクタ埋め込み領域12を選択的に形成し、このP型半導体基板11上にN型エピタキシャル層13を形成する。次に、前記N型エピタキシャル層13に素子分離用拡散層14を形成するためのP型不純物をイオン注入した後、半導体集積回路のフィールド領域部に選択酸化を行って形成する酸化膜、所謂LOCOS酸化膜15を形成する。その後、コレクタ電極取り出し領域16を、N型不純物のイオン注入と拡散とにより形成し、このコレクタ電極取り出し領域16は埋め込み領域12に接続させる。更にその後、P型不純物のイオン注入と拡散により、後に形成されるバイポーラトランジスタ1のべース部の電極取り出し領域18を形成し、更にCVD法にて酸化膜19を形成する。常法に準じ、ここまで形成した状態を示したのが図1(a)である。
【0014】次に、図1(b)に示す如く、酸化膜19に開口20をパターニングして形成して、この開口20をイオン注入のマスクとしてP型不純物のイオン注入し、この注入したイオンの活性化の熱処理をしてバイポーラトランジスタのべース領域21を形成する。次に、ベース領域21の表面に形成されてしまう極薄い酸化膜をウェットエッチ法により除去した後、新たに0.5〜2nmの絶縁薄膜22を形成し、その後LPCVD法によるポリシリコン膜31を約100nmの膜厚で堆積し、続いて、その上にプラズマCVD法によるSiN膜32を約15nmの膜厚で堆積する。その後バイポーラトランジスタの後述するエミッタ層24の不純物、本実施例ではAs+ イオンをポリシリコン膜31にイオン注入する。このAs+ イオン注入時のドーズ量は約5E15/cm2 する。また、As+ イオンの打ち込みエネルギーとしては、ポリシリコン膜31がイオン注入によりアモルファス化して、後述するエミッタ拡散用熱処理時に絶縁薄膜22下のSi結晶基板(P型半導体基板1)の影響を受けてアモルファス化したポリシリコン膜31がエピタキシャル化する現象をさけるために、SiN膜32を通したAs+ イオンの射影飛程Rpがポリシリコン膜31の膜厚の中心より表面側にくるような設定として、約40KeVで注入する。
【0015】次に、図2(c)に示す如く、まず始めに前述したSiN膜32をフォトリソグラフィによりパターニングし、容量素子部2の容量絶縁膜33を形成し、その後前述したポリシリコン膜31をフォトリソグラフィによりパターニングし、バイポーラトランジスタ1のポリシリコンエミッタ電極23およびと容量素子部2の一方の電極となるポリシリコン容量電極34を形成する。その後、熱処理を行って、ポリシリコンエミッタ電極23中の不純物のAsを絶縁薄膜22を通してバイポーラトランジスタのべース領域21の表面に拡散し、エミッタ層24を形成する。この熱処理条件は、エミッタ層24上の絶縁薄膜22を破壊しないように、例えば、900〜1100℃の熱処理温度で10〜60分の熱処理時間とする。
【0016】なお、ここで、ポリシリコンエミッタ電極23は絶縁薄膜22を介してエミッタ層24に接続しているが、絶縁薄膜22の膜厚が0.5〜2nmと薄い場合は、トンネル効果により良好な導通性が確保され、コンタクト抵抗は問題ない状態となる。また、上記のような容量素子2以外の前述したSiN膜32を、パターニングして除去した後に、エミッタ層24を形成するため拡散用熱処理をすることで、イオン注入時に前述したSiN膜32内部および表面に混入した汚染物質によるバイポーラトランジスタ1の特性劣化が避けられる。
【0017】次に、フォトリソグラフィにより酸化膜19をパターニングして、バイポーラトランジスタのコレクタ電極取り出し領域16やべース部の電極取り出し領域18等のコンタクト用開口を形成する。その後、Al等の導電体電極材料をスパッタ等により堆積し、更にフォトリソグラフィによりパターニングをおこなって、バイポーラトランジスタ1の各電極27a、27b、27cや容量素子2の導電体電極27d等を形成する。その後、図示していないが、常法に準じ、パッシベーション膜の堆積、パッドのコンタクト開口、パッド電極材料の堆積、パッド電極の形成等をおこなってバイポーラトランジスタの半導体集積回路を作製する。
【0018】本発明の上記実施例1によれば、上述した如く、容量素子2以外のポリシリコン膜31上のSiN膜32をパターニングして除去した後に、エミッタ層24を形成するため拡散用熱処理をすることで、イオン注入時にSiN膜32内部および表面に混入した汚染物質がバイポーラトランジスタ1へ拡散してバイポーラトランジスタ1の特性劣化する事態が避けられるだけでなく、汚染防止に用いたこのSiN膜32をパターニングして容量素子2の容量絶縁膜33に利用することにより工程の簡略化が図れ、しかもこの容量絶縁膜33から汚染物質が容量素子2下のP型半導体基板11に拡散しても容量素子の特性に影響を与えることは無い。
【0019】実施例2本実施例は、容量素子2の製造方法において、半導体膜と絶縁薄膜と不純物拡散層を一体として一方の電極として形成し、半導体膜上の絶縁膜上に形成する導電体を他方の電極として形成する容量素子2に関するもので、これを図3(a)、(b)および図4(c)を参照して説明する。
【0020】まず、実施例1と同様な手順にて、P型半導体基板11の一主面にバイポーラトランジスタのコレクタ埋め込み領域12、N型エピタキシャル層13、素子分離用拡散層14、LOCOS酸化膜15を形成する。次に、コレクタ電極取り出し領域16および容量素子の一方の電極となる不純物層17を、N型不純物のイオン注入と拡散とにより形成し、このコレクタ電極取り出し領域16は埋め込み領域12に接続させる。更にその後、P型不純物のイオン注入と拡散により、バイポーラトランジスタのべース部の電極取り出し領域18を形成し、更にCVD法にて酸化膜19を形成する。常法に準じ、ここまで形成した状態を示したのが図3(a)である。
【0021】次に、図4(b)に示す如く、バイポーラトランジスタを形成する箇所および容量素子を形成する箇所の酸化膜19に開口20および開口35をパターニングして形成する。その後、図示は省略したが、フォトレジストを塗布し、容量素子を形成する箇所の開口35上をフォトレジストが覆うように形にフォトレジストのパターニングをし、このフォトレジストと開口20をイオン注入のマスクとしてP型不純物のイオン注入しする。更にその後、前記フォトレジストを除去し、注入したP型不純物イオンの活性化の熱処理をし、バイポーラトランジスタのべース領域21を形成する。次に、開口20、35のシリコン基板表面に付いた自然酸化膜やベース領域21を形成する際に形成されてしまう極薄い酸化膜をウェットエッチ法により除去した後、新たに0.5〜2nmの絶縁薄膜22を形成する。その後は、実施例1と同様な製造条件等によりポリシリコン膜31、SiN膜32を堆積し、その後バイポーラトランジスタの後述するエミッタ層24の不純物、本実施例ではAs+ イオンをポリシリコン膜31にイオン注入する。
【0022】次に、図3(c)に示す如く、まず始めに前記SiN膜32をフォトリソグラフィによりパターニングし、容量素子部2の容量絶縁膜33を形成し、その後ポリシリコン膜23をフォトリソグラフィによりパターニングし、バイポーラトランジスタ1のポリシリコンエミッタ電極23およびと容量素子部2の一方の電極となるポリシリコン容量電極34を形成する。その後、実施例1と同様な熱処理を行って、ポリシリコン膜23中の不純物のAsを拡散し、エミッタ層24および容量素子2の一方の電極を構成する不純物拡散層17内の追加不純物拡散層35を形成する。次に、フォトリソグラフィにより容量絶縁膜33をパターニングし、ポリシリコン容量電極34にコンタクト開口36を形成する。つづいて、酸化膜19をパターニングし、バイポーラトランジスタのコレクタ電極取り出し領域16、べース部の電極取り出し領域18、容量素子2の一方の電極を構成する不純物拡散層17等のコンタクト開口を形成する。
【0023】その後は実施例1と同様な製造手順にて、バイポーラトランジスタ1の各導電体電極27a、27b、27cや容量素子2の一方の電極を構成する容量ポリシリコン電極34と絶縁薄膜22と不純物拡散層17とを一体とした電極に接続する導電体電極37、容量素子2の他方の導電体電極27d等を形成する。その後、図示していないが、常法に準じ、パッシベーション膜の堆積、パッドのコンタクト開口、パッド電極材料の堆積、パッド電極の形成等をおこなってバイポーラトランジスタの半導体集積回路を作製する。
【0024】上述した実施例2においては実施例1で述べた効果、即ち容量素子2以外のポリシリコン膜31上のSiN膜32をパターニングして除去した後に、エミッタ層23を形成するため拡散用熱処理をすることで、イオン注入時にSiN膜32内部および表面に混入した汚染物質が、バイポーラトランジスタ部へ拡散して起こるバイポーラトランジスタ1の特性劣化が避けられるだけでなく、汚染防止に用いた前記SiN膜32を容量素子2の容量絶縁膜33に利用することにより工程の簡略化が図れる以外に、ポリシリコン膜23の容量電極34と絶縁薄膜22と追加不純物拡散層35を含む不純物拡散層17とが一体となって容量素子2の一方の電極を構成するため、導電体電極37より見た分布抵抗が低減され、高性能の容量素子が得られる。なお、容量素子2の容量絶縁膜33として使用したSiN膜から汚染物質が容量素子2下のP型半導体基板11側に拡散しても、不純物層の接合位置が表面よりかなり深い位置にあるため、汚染物質による電気的特性への影響は少なく、容量素子2として使用する際の影響はほとんどない。
【0025】以上、本発明を2例の実施例により説明したが、本発明はこれら実施例になんら限定されるものではない。例えば、上述したイオン注入工程時における汚染物質がバイポーラトランジスタ部へ拡散し、特性劣化を引き起こす事態の防止用とし、しかも容量素子2の絶縁膜として利用したSiN膜32は、SiN膜の代わりにSiO2 、SiON膜でもよい。また、本発明の2例の実施例においては、NPNバイポーラトランジスタの半導体集積回路を念頭において説明してきたが、PNPバイポーラトランジスタの半導体集積回路で本発明を実施する場合は参照した図1〜図4とは逆の導電型シリコン基板や不純物の導電型を選定すればよい。更にまた、本発明の技術的思想の範囲内で製造工程順序および製造条件は適宜変更が可能である。
【0026】
【発明の効果】以上の説明から明らかなように、本発明の半導体装置の製造方法は、容量素子以外のポリシリコン膜上のSiN膜をパターニングして除去した後に、エミッタ層を形成するための拡散用熱処理をすることで、イオン注入時にSiN膜内部および表面に混入した汚染物質がバイポーラトランジスタへ拡散して起こすバイポーラトランジスタの特性劣化が避けられ、従って半導体集積回路の製造歩留りの改善が可能となる。また、汚染防止に用いた前記SiN膜を容量素子の絶縁膜にも利用することにより工程の簡略化が可能となる。更に、ポリシリコン膜の電極と絶縁薄膜と追加不純物拡散層を含む不純物拡散層とが一体となって容量素子の一方の電極を構成するため、この一方の電極と接続した導電体電極より見た分布抵抗が低減され、高性能の容量素子を得ることが可能となる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013