米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ソニー株式会社

発明の名称 半導体プラグの形成方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−8129
公開日 平成9年(1997)1月10日
出願番号 特願平7−176690
出願日 平成7年(1995)6月20日
代理人 【弁理士】
【氏名又は名称】土屋 勝
発明者 田島 和浩
要約 目的
アスペクト比が高いコンタクト孔にも低抵抗の半導体プラグを形成する。

構成
PSG膜41から成る側壁をコンタクト孔33の内周面に形成し、不純物を含まない多結晶Si膜44等でコンタクト孔33を埋め、PSG膜41から多結晶Si膜44へリンを固相拡散させる。多結晶Si膜44等が不純物を含んでいなければ、アスペクト比が高いコンタクト孔33でも良好に埋めることができ、しかも、PSG膜41から成る側壁をコンタクト孔33に形成しているので、固相拡散によって多結晶Si膜44の全体にリンを含ませることができる。
特許請求の範囲
【請求項1】 不純物を含む絶縁膜から成る側壁をコンタクト孔の内周面に形成する工程と、前記側壁を形成した後に、不純物を含まない半導体膜で前記コンタクト孔を埋める工程と、熱処理を行って前記絶縁膜から前記半導体膜へ前記不純物を固相拡散させる工程とを具備することを特徴とする半導体プラグの形成方法。
【請求項2】 少なくともO3 及びTEOSを原料にして、前記不純物として1〜10重量%のリンを含むPSG膜を形成し、このPSG膜を前記絶縁膜として用いることを特徴とする請求項1記載の半導体プラグの形成方法。
【請求項3】 前記コンタクト孔を埋める前記半導体膜として非晶質半導体膜を用いることを特徴とする請求項1記載の半導体プラグの形成方法。
【請求項4】 前記コンタクト孔を埋める前記半導体膜として多結晶半導体膜を用いることを特徴とする請求項1記載の半導体プラグの形成方法。
【請求項5】 前記コンタクト孔を埋めた前記半導体膜へ不純物をイオン注入し、前記イオン注入の後に前記熱処理を行うことを特徴とする請求項1記載の半導体プラグの形成方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本願の発明は、コンタクト孔を埋める半導体プラグの形成方法に関するものである。
【0002】
【従来の技術】大容量の汎用DRAMでは、メモリセル面積が縮小されても所定のキャパシタ容量を確保するために記憶ノード電極をフィン型やシリンダ型等にし、しかも、メモリセル面積の縮小等のためにアクセス用のトランジスタ上にキャパシタを形成している。このため、メモリセルが3次元化されて、ビット線用のコンタクト孔のアスペクト比が6程度という高い値になってきている。
【0003】一方、段差被覆性の良くないAl膜でビット線を形成しても、アクセス用のトランジスタの不純物領域にビット線を電気的に良好に接続させることができる様に、ビット線用のコンタクト孔をプラグで埋めている。プラグとして一般的に用いられているのはブランケットCVD法で形成したW膜であり、このW膜を形成する場合は、層間絶縁膜とW膜との密着層としてTiN/Ti層を形成する。
【0004】しかし、TiN/Ti層はスパッタ法で形成するので、アスペクト比が3程度までのコンタクト孔にしか形成することができず、アスペクト比が4以上のコンタクト孔に形成することは困難である。このため、大容量の汎用DRAMでは、減圧CVD法で形成した段差被覆性の良い多結晶Si膜がプラグとして用いられている。
【0005】図4は、フィン型の記憶ノード電極を有する汎用DRAMのメモリセル部を示している。このDRAMを製造するためには、Si基板11の表面にSiO2 膜12を選択的に形成して素子分離領域を区画し、このSiO2 膜12に囲まれている素子活性領域の表面にゲート酸化膜としてのSiO2 膜13を形成する。
【0006】その後、多結晶Si膜上にWSi膜等のシリサイド膜を積層させたポリサイド層14とオフセット用のSiO2 膜15とを順次に堆積させ、メモリセル部ではこれらのSiO2 膜15及びポリサイド層14をワード線のパターンに加工する。そして、SiO2 膜15、12等をマスクにしてSi基板11に不純物をイオン注入して、不純物領域16を形成する。
【0007】その後、SiO2 膜17を堆積させ、このSiO2 膜17の全面をエッチバックして、周辺回路部(図示せず)のトランジスタをLDD構造にするための側壁をポリサイド層14及びSiO2 膜15の側面に形成する。ここまでで、アクセス用のトランジスタ21が完成する。
【0008】そして、SiN膜22等の層間絶縁膜や多結晶Si膜23やSiO2 膜(図示せず)等の層間絶縁膜を堆積させ、これらの多結晶Si膜23、SiN膜22及びSiO2 膜のうちでトランジスタ21の一方の不純物領域16上の部分を選択的にエッチングして、記憶ノード電極用のコンタクト孔24をポリサイド層14に対して自己整合的に開孔する。
【0009】その後、多結晶Si膜25を堆積させ、多結晶Si膜25、23及びSiO2膜を記憶ノード電極のパターンに加工する。そして、ウエットエッチングでSiO2 膜を除去してフィン型の記憶ノード電極を形成し、キャパシタ誘電体膜としてのONO膜26等を多結晶Si膜23、25の表面等に形成する。そして更に、多結晶Si膜27を堆積させ、この多結晶Si膜27をプレート電極のパターンに加工して、キャパシタ31を完成させる。
【0010】その後、O3 +TEOS+有機系の不純物添加剤を原料とする常圧CVD法でBPSG膜32を堆積させ、このBPSG膜32の表面を平坦化させてから、トランジスタ21の他方の不純物領域16に達するビット線用のコンタクト孔33をBPSG膜32等に開孔する。そして、既述の様に減圧CVD法で多結晶Si膜34を堆積させ、多結晶Si膜34の全面をエッチバックして、この多結晶Si膜34でコンタクト孔33を埋める。
【0011】その後、多結晶Si膜34へ不純物をイオン注入し、熱処理でこの不純物を拡散及び活性化させて、多結晶Si膜34から成るプラグを完成させる。そして、バリアメタル層としてのTiN/Ti層35とAl膜36と反射防止膜としてのTiN膜37とを順次に堆積させ、これらのTiN膜37、Al膜36及びTiN/Ti層35をビット線等のパターンに加工する。そして更に、従来公知の工程を実行して、この汎用DRAMを完成させる。
【0012】
【発明が解決しようとする課題】以上の従来例では、コンタクト孔33を埋めるプラグを形成するために、多結晶Si膜34へ不純物をイオン注入し、熱処理でこの不純物を拡散及び活性化させている。しかし、イオン注入のみではコンタクト孔33の底部近傍にまで不純物が到達せず、しかも、半導体装置の微細化が進むに連れて熱処理の温度も低下させているので、イオン注入した不純物をアスペクト比の高い多結晶Si膜34の全体へ拡散させにくく、低抵抗のプラグを形成することが困難であった。
【0013】これに対しては、堆積させた多結晶Si膜へ不純物をイオン注入するのではなく、堆積した時点から不純物が添加されているドープドポリコリコン(DOPOS)を用いることも考えられる。しかし、DOPOSでは段差被覆性が良くないので、DOPOSを堆積させてもコンタクト孔内にボイドが発生し易く、このボイドが発生することだけでも、低抵抗のプラグを形成することが困難である。
【0014】しかも、コンタクト孔内にのみDOPOSを埋め込むために、堆積させたDOPOSの全面をエッチバックするが、コンタクト孔内にボイドが発生していると、Si基板の不純物領域にまでエッチバックが到達する可能性があり、この様な状態では低抵抗のプラグを形成することが更に困難である。
【0015】
【課題を解決するための手段】請求項1の半導体プラグの形成方法は、不純物を含む絶縁膜から成る側壁をコンタクト孔の内周面に形成する工程と、前記側壁を形成した後に、不純物を含まない半導体膜で前記コンタクト孔を埋める工程と、熱処理を行って前記絶縁膜から前記半導体膜へ前記不純物を固相拡散させる工程とを具備することを特徴としている。
【0016】請求項2の半導体プラグの形成方法は、請求項1の半導体プラグの形成方法において、少なくともO3 及びTEOSを原料にして、前記不純物として1〜10重量%のリンを含むPSG膜を形成し、このPSG膜を前記絶縁膜として用いることを特徴としている。
【0017】請求項3の半導体プラグの形成方法は、請求項1の半導体プラグの形成方法において、前記コンタクト孔を埋める前記半導体膜として非晶質半導体膜を用いることを特徴としている。
【0018】請求項4の半導体プラグの形成方法は、請求項1の半導体プラグの形成方法において、前記コンタクト孔を埋める前記半導体膜として多結晶半導体膜を用いることを特徴としている。
【0019】請求項5の半導体プラグの形成方法は、請求項1の半導体プラグの形成方法において、前記コンタクト孔を埋めた前記半導体膜へ不純物をイオン注入し、前記イオン注入の後に前記熱処理を行うことを特徴としている。
【0020】
【作用】請求項1の半導体プラグの形成方法では、不純物を含まない半導体膜でコンタクト孔を埋めているので、アスペクト比が高いコンタクト孔でも半導体膜で良好に埋めることができる。しかも、不純物を含まない半導体膜でコンタクト孔を埋めても、その後に、不純物を含んでおりコンタクト孔の内周面の側壁になっている絶縁膜から半導体膜へ不純物を固相拡散させているので、コンタクト孔を埋めた半導体膜の全体に不純物を含ませることができる。
【0021】請求項2の半導体プラグの形成方法では、少なくともO3 及びTEOSを原料にして段差被覆性の優れたPSG膜を形成しているので、PSG膜から成る側壁をコンタクト孔の内周面に良好に形成することができる。また、半導体プラグの所望の抵抗に応じて、1〜10重量%の中からリンの濃度を選択することができる。
【0022】請求項3の半導体プラグの形成方法では、コンタクト孔を埋める半導体膜として非晶質半導体膜を用いているので、熱処理によって、絶縁膜から半導体膜へ不純物を固相拡散させることができると共に非晶質半導体膜中で結晶を成長させて結晶粒の大きな半導体膜を形成することができる。
【0023】請求項4の半導体プラグの形成方法では、コンタクト孔を埋める半導体膜として多結晶半導体膜を用いているので、コンタクト孔を埋めた半導体膜へ絶縁膜から不純物を固相拡散させるだけでこの半導体膜をプラグにすることができる。
【0024】請求項5の半導体プラグの形成方法では、コンタクト孔を埋めた半導体膜へ不純物をイオン注入した後に熱処理を行っているので、コンタクト孔を埋めた半導体膜中で絶縁膜からの不純物の固相拡散とイオン注入した不純物の拡散との両方が行われて、この半導体膜の全体に不純物を確実に含ませることができる。
【0025】
【実施例】以下、フィン型の記憶ノード電極を有する汎用DRAMの製造に適用した本願の発明の一実施例を、図1〜3を参照しながら説明する。本実施例でも、図1(a)に示す様に、BPSG膜32にコンタクト孔33を開孔するまでは、上述の一従来例と実質的に同様に工程を実行する。
【0026】しかし、本実施例では、その後、O3 +TEOS+有機系の不純物添加剤を原料とする常圧CVD法で、膜厚が200〜300nm程度で1〜10重量%程度のリンを含んでおり段差被覆性の良いPSG膜41を堆積させる。
【0027】次に、マグネトロン系や平行平板型等のエッチング装置でCHF3 +CF4 +Ar等の反応ガスを用いて、PSG膜41の全面をエッチバックして、図1(b)に示す様に、PSG膜41から成り幅が200〜300nm程度の側壁をコンタクト孔33の内周面に形成する。
【0028】次に、図2(a)に示す様に、SiH4 系のガスを原料とし温度が530℃程度の減圧CVD法で、膜厚が300nm程度の非晶質Si膜42を堆積させる。そして、ECR系のエッチング装置でCl2 +O2 及びHBr+O2 の反応ガスを用いて、非晶質Si膜42の全面をエッチバックして、この非晶質Si膜42でコンタクト孔33を埋める。
【0029】次に、図2(b)に示す様に、50keV程度の加速エネルギー及び1×1016cm-2程度のドーズ量でPhos+ 43を非晶質Si膜42にイオン注入する。なお、加速エネルギーを50keV程度にしているので、1×1016cm-2程度という高ドーズ量のPhos+ 43でも安定的にイオン注入することができる。また、非晶質Si膜42のできるだけ深い位置にまでPhos+ 43をイオン注入するために、Phos+ 43の入射角度は0°がよい。
【0030】次に、電気炉中で700〜900℃程度の温度及び10〜30分程度の時間の熱処理を施す。この熱処理に際して、室温から上述の700〜900℃程度の温度にまで昇温させる過程で、非晶質Si膜42中で結晶が成長して、図3(a)に示す様に、非晶質Si膜42が結晶粒の大きな多結晶Si膜44になる。
【0031】また、上述の700〜900℃程度の温度で、PSG膜41から多結晶Si膜44へリンが固相拡散すると共にPhos+ 43のイオン注入で導入したリンが多結晶Si膜44中で拡散し、且つこれらのリンが活性化する。Phos+ 43は上述の様に1×1016cm-2程度という高ドーズ量でイオン注入してあるので、Phos+ 43のイオン注入で導入したリンが拡散し易く、多結晶Si膜44の抵抗を大幅に低下させることができる。
【0032】なお、非晶質Si膜42を堆積させる減圧CVD法を実行する際の温度等を調整して、非晶質Si膜42の代わりに当初から多結晶Si膜を堆積させてもよいが、非晶質Si膜42中で結晶を成長させる方が結晶粒の大きな多結晶Si膜44を得ることができる。
【0033】その後、図3(b)に示す様に、再び既述の一従来例と実質的に同様の工程を実行して、この汎用DRAMを完成させる。なお、以上の実施例は汎用DRAMの製造に本願の発明を適用したものであるが、本願の発明は汎用DRAM以外の半導体装置の製造にも当然に適用することができる。
【0034】
【発明の効果】請求項1の半導体プラグの形成方法では、アスペクト比が高いコンタクト孔でも半導体膜で良好に埋めることができ、しかも、コンタクト孔を埋めた半導体膜の全体に不純物を含ませることができるので、低抵抗の半導体プラグを形成することができる。
【0035】請求項2の半導体プラグの形成方法では、PSG膜から成る側壁をコンタクト孔の内周面に良好に形成することができるので、コンタクト孔を埋めた半導体膜の全体へPSG膜からリンを良好に固相拡散させることができて、N型で低抵抗の半導体プラグを形成することができる。
【0036】請求項3の半導体プラグの形成方法では、非晶質半導体膜中で結晶を成長させて結晶粒の大きな半導体膜を形成することができるので、更に低抵抗の半導体プラグを形成することができる。
【0037】請求項4の半導体プラグの形成方法では、コンタクト孔を埋めた半導体膜へ絶縁膜から不純物を固相拡散させるだけでこの半導体膜をプラグにすることができるので、低抵抗の半導体プラグを簡易に形成することができる。
【0038】請求項5の半導体プラグの形成方法では、コンタクト孔を埋めた半導体膜中で絶縁膜からの不純物の固相拡散とイオン注入した不純物の拡散との両方が行われて、この半導体膜の全体に不純物を確実に含ませることができるので、低抵抗の半導体プラグを確実に形成することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013