米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ソニー株式会社

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−8121
公開日 平成9年(1997)1月10日
出願番号 特願平7−180955
出願日 平成7年(1995)6月23日
代理人 【弁理士】
【氏名又は名称】土屋 勝
発明者 岡本 裕
要約 目的
反対導電型の拡散層同士の平面的な離間距離が縮小されていて微細なバルクCMOS構造の半導体装置を提供する。

構成
Si3 4 膜13に素子分離領域のパターンの開口13aを形成し、後に形成するn+ 拡散層とp+ 拡散層との間の開口13a以外の領域をレジスト25で覆ってSi基板11をエッチングした後、Si基板11を酸化してSiO2 膜14a、14bを形成する。SiO2 膜14aはSiO2 膜14bよりも深い位置まで形成され、SiO2 膜14aによる分離能力が高いので、n+ 拡散層16とp+ 拡散層17との平面的な離間距離を縮小することができる。
特許請求の範囲
【請求項1】 反対導電型の拡散層同士の間における素子分離酸化膜が、同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成されていることを特徴とする半導体装置。
【請求項2】 素子分離酸化膜を形成すべき領域に開口を有する酸化防止膜を半導体基板上に形成する工程と、同一導電型の拡散層同士の間における前記素子分離酸化膜を形成すべき領域の前記開口を覆うマスク層を形成する工程と、前記酸化防止膜及び前記マスク層をマスクにして前記半導体基板をエッチングする工程と、前記エッチングの後に、前記酸化防止膜をマスクにして前記半導体基板を酸化することによって前記素子分離酸化膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項3】 前記酸化防止膜をマスクにして前記半導体基板をエッチングする工程と、前記酸化防止膜及び前記マスク層をマスクにして前記半導体基板をエッチングする工程とを具備することを特徴とする請求項2記載の半導体装置の製造方法。
【請求項4】 前記開口の内側面に酸化防止性の側壁を形成する工程と、前記酸化防止膜、前記側壁及び前記マスク層をマスクにして前記エッチングを行う工程と、前記酸化防止膜及び前記側壁をマスクにして前記酸化を行う工程とを具備することを特徴とする請求項2記載の半導体装置の製造方法。
【請求項5】 前記酸化防止膜及び前記側壁をマスクにして前記半導体基板をエッチングする工程と、前記酸化防止膜、前記側壁及び前記マスク層をマスクにして前記半導体基板をエッチングする工程とを具備することを特徴とする請求項4記載の半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本願の発明は、反対導電型の拡散層を有しており拡散層同士が素子分離酸化膜で電気的に分離されている半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】完全CMOS型SRAM等の様なバルクCMOS構造の半導体装置では、半導体基板に少なくとも半導体基板とは反対導電型のウェルが形成され、このウェル内に半導体基板と同一導電型の拡散層が形成され、また、ウェル外に半導体基板とは反対導電型の拡散層が形成される。つまり、バルクCMOS構造の半導体装置では、互いに反対導電型の拡散層が半導体基板に形成される。
【0003】図3は、この様なバルクCMOS構造の半導体装置を製造する方法の第1従来例であって所謂変形LOCOS法を用いる方法を示している。この第1従来例では、図3(a)に示す様に、n型のSi基板11の表面にSiO2 膜12とSi3 4 膜13とを順次に形成し、Si3 4 膜13のうちで素子分離用のSiO2 膜を形成すべき領域に開口13aを形成し、更に、開口13aと同じパターンでSiO2 膜12及びSi基板11を連続的にエッチングする。
【0004】次に、図3(b)に示す様に、Si3 4 膜13を酸化防止膜にしてSi基板11を酸化して、開口13aに臨む領域に素子分離用のSiO2 膜14を形成した後、Si3 4 膜13とSiO2 膜12とを除去する。そして、Si基板11にPウェル15を形成し、このPウェル15の内と外とにn+ 拡散層16とp+拡散層17とを夫々形成する。
【0005】図4は、バルクCMOS構造の半導体装置を製造する方法の第2従来例であって所謂トレンチ素子分離法を用いる方法を示している。この第2従来例では、図4に示す様に、素子分離用のSiO2 膜を形成すべき領域にトレンチ21を形成し、全面にSiO2 膜22を堆積させてトレンチ21を埋める。そして、SiO2 膜22に化学的機械的研磨を施し、トレンチ21内にのみSiO2 膜22を残して、このSiO2 膜22を素子分離用にする。
【0006】図5は、バルクCMOS構造の半導体装置を製造する方法の第3従来例であって変形LOCOS法とトレンチ素子分離法とを併用した方法を示している。この第3従来例では、図5に示す様に、変形LOCOS法でSiO2 膜14を形成した後、n+ 拡散層16とp+ 拡散層17とを分離するためのSiO2 膜14にのみ更にトレンチ素子分離法でトレンチ23とこのトレンチ23を埋めるSiO2膜24とを形成する。
【0007】
【発明が解決しようとする課題】ところで、例えば図3(b)からも明らかな様に、n+ 拡散層16はPウェル15よりも浅いので、隣接するn+ 拡散層16から伸びた空乏層同士が繋がるためには、これらの空乏層がSiO2 膜14下を迂回する必要があり、空乏層が立体的に長い距離に亘って伸びる必要がある。従って、n+ 拡散層16同士はパンチスルーしにくくて平面的な離間距離を最小加工寸法まで縮小することができ、このことはp+ 拡散層17同士についても同様である。
【0008】これに対して、Pウェル15はn+ 拡散層16よりも深いので、p+ 拡散層17及びPウェル15から伸びた空乏層は、立体的にあまり長い距離に亘って伸びなくても互いに繋がる。従って、p+ 拡散層17とPウェル15とはパンチスルーし易く、このパンチスルーを防止するためには、p+ 拡散層17とPウェル15との平面的な離間距離を長くする必要がある。
【0009】このことは、n+ 拡散層16とSi基板11とについても同様であり、n+ 拡散層16とSi基板11との平面的な離間距離を長くする必要がある。そして、n+ 拡散層16とp+ 拡散層17との平面的な離間距離は、n+ 拡散層16とSi基板11との平面的な離間距離、及びp+ 拡散層17とPウェル15との平面的な離間距離の和になるので、結局、n+ 拡散層16とp+ 拡散層17との平面的な離間距離を特に長くする必要がある。
【0010】一方、図3に示した第1従来例では、図3(a)の工程におけるSi基板11のエッチング量を多くすれば、SiO2 膜14を形成するための酸化がSi基板11中の深い位置から開始されるので、SiO2 膜14もSi基板11中の深い位置まで形成される。
【0011】この結果、n+ 拡散層16とSi基板11との立体的な離間距離、及びp+ 拡散層17とPウェル15との立体的な離間距離の何れもが長くなり、SiO2 膜14によるn+ 拡散層16とp+ 拡散層17との分離能力が高くなって、n+ 拡散層16とp+ 拡散層17との平面的な離間距離を縮小することができる。
【0012】しかし、図3(a)の工程におけるSi基板11のエッチング量を多くすると、SiO2 膜14におけるバーズビークも大きくなり、狭チャネル効果が増大する。このため、Si基板11のエッチング量を多くすることができず、結局、第1従来例では、n+ 拡散層16とp+ 拡散層17との平面的な離間距離を縮小することが困難であった。
【0013】これに対して、図4に示した第2従来例では、トレンチ21を深くすることによってSiO2 膜22によるn+ 拡散層16とp+ 拡散層17との分離能力を高めることができ、しかも、Si基板11の酸化によってSiO2 膜22を形成しているのではないので、狭チャネル効果を増大させることなく、n+ 拡散層16とp+ 拡散層17との平面的な離間距離を縮小することができる。
【0014】しかし、トレンチ21を所望の形状に制御することは容易でなく、トレンチ21内にのみSiO2 膜22を残すための化学的機械的研磨を制御することも容易ではない。このため、第2従来例では、工程が簡単であるとは言い難かった。
【0015】また、図5に示した第3従来例は、変形LOCOS法とトレンチ素子分離法とを併用した方法であるので、第2従来例よりも工程が更に複雑である。つまり、第1〜第3従来例の何れによっても、n+ 拡散層16とp+ 拡散層17との平面的な離間距離が縮小されていて微細なバルクCMOS構造の半導体装置を容易には製造することができなかった。
【0016】
【課題を解決するための手段】請求項1の半導体装置は、反対導電型の拡散層同士の間における素子分離酸化膜が、同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成されていることを特徴としている。
【0017】請求項2の半導体装置の製造方法は、素子分離酸化膜を形成すべき領域に開口を有する酸化防止膜を半導体基板上に形成する工程と、同一導電型の拡散層同士の間における前記素子分離酸化膜を形成すべき領域の前記開口を覆うマスク層を形成する工程と、前記酸化防止膜及び前記マスク層をマスクにして前記半導体基板をエッチングする工程と、前記エッチングの後に、前記酸化防止膜をマスクにして前記半導体基板を酸化することによって前記素子分離酸化膜を形成する工程とを具備することを特徴としている。
【0018】請求項3の半導体装置の製造方法は、請求項2の半導体装置の製造方法において、前記酸化防止膜をマスクにして前記半導体基板をエッチングする工程と、前記酸化防止膜及び前記マスク層をマスクにして前記半導体基板をエッチングする工程とを具備することを特徴としている。
【0019】請求項4の半導体装置の製造方法は、請求項2の半導体装置の製造方法において、前記開口の内側面に酸化防止性の側壁を形成する工程と、前記酸化防止膜、前記側壁及び前記マスク層をマスクにして前記エッチングを行う工程と、前記酸化防止膜及び前記側壁をマスクにして前記酸化を行う工程とを具備することを特徴としている。
【0020】請求項5の半導体装置の製造方法は、請求項4の半導体装置の製造方法において、前記酸化防止膜及び前記側壁をマスクにして前記半導体基板をエッチングする工程と、前記酸化防止膜、前記側壁及び前記マスク層をマスクにして前記半導体基板をエッチングする工程とを具備することを特徴としている。
【0021】
【作用】請求項1の半導体装置では、ウェルが半導体基板中の深い位置まで形成されていても、第1導電型の拡散層を含む第2導電型のウェルまたは半導体基板と第2導電型の拡散層との立体的な離間距離が長くて、第1導電型の拡散層を含む第2導電型のウェルまたは半導体基板と第2導電型の拡散層とがパンチスルーしにくい。
【0022】請求項2の半導体装置の製造方法では、反対導電型の拡散層同士の間における素子分離酸化膜を形成すべき領域での酸化が、同一導電型の拡散層同士の間における素子分離酸化膜を形成すべき領域での酸化よりも半導体基板中の深い位置から開始される。
【0023】このため、全体として簡単な工程であるにも拘らず、反対導電型の拡散層同士の間における素子分離酸化膜が同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成される。
【0024】請求項3の半導体装置の製造方法では、同一導電型の拡散層同士の間における素子分離酸化膜も半導体基板中のある程度深い位置まで形成することができる。
【0025】請求項4の半導体装置の製造方法では、酸化防止膜の開口が酸化防止性の側壁によって狭められて、半導体基板が酸化される領域も狭められるので、反対導電型の拡散層同士の間における素子分離酸化膜が同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成されるのみならず、何れの拡散層同士の間においても幅の狭い素子分離酸化膜を形成することができる。
【0026】請求項5の半導体装置の製造方法では、同一導電型の拡散層同士の間における素子分離酸化膜も半導体基板中のある程度深い位置まで形成することができるのみならず、何れの拡散層同士の間においても幅の狭い素子分離酸化膜を形成することができる。
【0027】
【実施例】以下、本願の発明の第1及び第2実施例を、図1、2を参照しながら説明する。図1が、第1実施例を示している。この第1実施例では、図1(a)に示す様に、n型のSi基板11を酸化してその表面に膜厚が20nm程度のパッド用のSiO2 膜12を形成し、更に、膜厚が100nm程度のSi3 4 膜13をCVD法で堆積させる。
【0028】そして、Si3 4 膜13のうちで素子分離用のSiO2 膜を形成すべき領域に開口13aを形成し、更に、開口13aと同じパターンでSiO2 膜12をエッチングして、開口13aに臨むSi基板11の表面を露出させる。
【0029】次に、図1(b)に示す様に、後に形成するn+ 拡散層とp+ 拡散層との間における開口13a以外の領域をレジスト25で覆い、このレジスト25とSi34 膜13とをマスクにして、Si基板11を100nm程度の深さまでエッチングする。
【0030】次に、図1(c)に示す様に、レジスト25を除去した後、Si3 4 膜13を酸化防止膜にして、950℃程度の水蒸気雰囲気中でSi基板11を酸化して、開口13aに臨む領域に、膜厚が400nm程度の素子分離用のSiO2 膜14a、14bを形成する。この時、Si基板11の100nm程度の深さから酸化が開始されたSiO2 膜14aは、Si基板11の表面から酸化が開始されたSiO2 膜14bよりも、Si基板11中の深い位置まで形成される。
【0031】次に、図1(d)に示す様に、Si3 4 膜13とSiO2 膜12とを除去してから、素子活性領域の表面に犠牲酸化膜としてのSiO2 膜26を形成する。そして、不純物のイオン注入で、Si基板11にPウェル15を形成し、このPウェル15の内と外とにn+ 拡散層16とp+ 拡散層17とを夫々形成する。
【0032】図2が、第2実施例を示している。この第2実施例でも、図2(a)に示す様に、開口13aに臨むSi基板11の表面を露出させるまでは、図1に示した第1実施例と実質的に同様の工程を実行する。しかし、この第2実施例では、図2(b)に示す様に、その後、Si3 4 膜13を酸化防止膜にしてSi基板11を酸化して、開口13aに臨む領域に、膜厚が10nm程度のSiO2 膜27を形成する。
【0033】そして、膜厚が100nm程度のSi3 4 膜28をCVD法で堆積させ、このSi3 4 膜28の全面をエッチバックし、更に、SiO2 膜27をエッチングする。この結果、Si3 4 膜28から成る側壁が開口13aの内側面に形成されて、開口13aよりも狭い開口28aがSi3 4 膜28の内側に形成される。
【0034】次に、図2(c)に示す様に、後に形成するn+ 拡散層とp+ 拡散層との間における開口28a以外の領域をレジスト25で覆い、このレジスト25とSi34 膜13、28とをマスクにして、Si基板11を100nm程度の深さまでエッチングする。
【0035】次に、図2(d)に示す様に、レジスト25を除去した後、Si3 4 膜1328を酸化防止膜にして、950℃程度の水蒸気雰囲気中でSi基板11を酸化して、開口28aに臨む領域に、膜厚が400nm程度の素子分離用のSiO2膜14c、14dを形成する。この時、Si基板11の100nm程度の深さから酸化が開始されたSiO2 膜14cは、Si基板11の表面から酸化が開始されたSiO2 膜14dよりも、Si基板11中の深い位置まで形成される。
【0036】次に、図2(e)に示す様に、Si3 4 膜13、28とSiO2 膜12とを除去してから、素子活性領域の表面に犠牲酸化膜としてのSiO2 膜26を形成する。そして、不純物のイオン注入で、Si基板11にPウェル15を形成し、このPウェル15の内と外とにn+ 拡散層16とp+ 拡散層17とを夫々形成する。
【0037】なお、以上の第1実施例では、図1(b)に示した様に、レジスト25とSi3 4 膜13との両方をマスクにしたエッチングのみをSi基板11に対して行っており、第2実施例でも、図2(c)に示した様に、レジスト25とSi3 4 膜13、28との両方をマスクにしたエッチングのみをSi基板11に対して行っている。
【0038】しかし、SiO2 膜14a、14cがSiO2 膜14b、14dよりもSi基板11中の深い位置まで形成されさえすればよいので、上述のエッチングの他に、レジスト25を形成する前またはレジスト25を除去した後に、Si3 4 膜13またはSi3 4 膜13、28のみをマスクにしたエッチングをもSi基板11に対して行ってもよい。
【0039】
【発明の効果】請求項1の半導体装置では、第1導電型の拡散層を含む第2導電型のウェルまたは半導体基板と第2導電型の拡散層とがパンチスルーしにくいので、反対導電型の拡散層同士の平面的な離間距離を縮小することができて、バルクCMOS構造の半導体装置の微細化を図ることができる。
【0040】請求項2の半導体装置の製造方法では、全体として簡単な工程であるにも拘らず、反対導電型の拡散層同士の間における素子分離酸化膜が同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成されるので、反対導電型の拡散層同士の平面的な離間距離が縮小されていて微細なバルクCMOS構造の半導体装置を容易に製造することができる。
【0041】請求項3の半導体装置の製造方法では、同一導電型の拡散層同士の間における素子分離酸化膜も半導体基板中のある程度深い位置まで形成することができるので、反対導電型の拡散層同士のみならず同一導電型の拡散層同士の平面的な離間距離も縮小されていて更に微細なバルクCMOS構造の半導体装置を製造することができる。
【0042】請求項4の半導体装置の製造方法では、反対導電型の拡散層同士の間における素子分離酸化膜が同一導電型の拡散層同士の間における素子分離酸化膜よりも半導体基板中の深い位置まで形成されるのみならず、何れの拡散層同士の間においても幅の狭い素子分離酸化膜を形成することができるので、反対導電型の拡散層同士の平面的な離間距離が縮小されていて微細であり且つ狭チャネル効果が抑制されているバルクCMOS構造の半導体装置を製造することができる。
【0043】請求項5の半導体装置の製造方法では、同一導電型の拡散層同士の間における素子分離酸化膜も半導体基板中のある程度深い位置まで形成することができるのみならず、何れの拡散層同士の間においても幅の狭い素子分離酸化膜を形成することができるので、反対導電型の拡散層同士のみならず同一導電型の拡散層同士の平面的な離間距離も縮小されていて更に微細であり且つ狭チャネル効果が抑制されているバルクCMOS構造の半導体装置を製造することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013