米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> ソニー株式会社

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−7967
公開日 平成9年(1997)1月10日
出願番号 特願平7−147285
出願日 平成7年(1995)6月14日
代理人
発明者 西村 英訓
要約 目的
LOCOS酸化膜下にボロンのイオン注入によるチャネルストッパおよび高抵抗素子を有する半導体装置を製造する。

構成
低エネルギーと高エネルギーの2度のボロン注入を施した後、ウェット酸化とドライ酸化の2段階酸化によるLOCOS酸化をして、ボロン拡散層のチャネルストッパ形成、および高エネルギーのボロン注入を施した後、ウェット酸化とドライ酸化の2段階酸化によるLOCOS酸化膜39をして、ボロン拡散層43によるLOCOS酸化膜39下の高抵抗素子1を形成する。
特許請求の範囲
【請求項1】 半導体基板上に酸化防止膜を形成し、前記半導体基板に形成する半導体集積回路のフィールド領域になる前記酸化防止膜をフォトリソグラフィ法により開口し、前記フィールド領域にチャネルストッパとするボロンをイオン注入した後、前記酸化防止膜をマスクに熱酸化してLOCOS酸化膜を形成し、LOCOS酸化膜下にチャネルストッパを形成する半導体装置の製造方法において、前記チャネルストッパとなるボロンをイオン注入する際に、前記半導体基板表面に低エネルギーで打ち込むイオン注入と、LOCOS酸化膜厚の略半分の値に相当する半導体基板表面からの深さに高エネルギーで打ち込むイオン注入を施した後、前記酸化防止膜をマスクとして熱酸化し前記LOCOS酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項2】 請求項1に記載した半導体装置の製造方法において、LOCOS酸化工程を水蒸気と酸素ガスによるウェット酸化工程と酸素ガスのみによるドライ酸化工程をこの順序で施して、前記LOCOS酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項3】 半導体基板に形成される半導体集積回路でフィールド領域のLOCOS酸化膜下に拡散層による高抵抗素子を形成する半導体装置の製造方法において、形成される前記LOCOS酸化膜厚の略半分の値に相当する半導体基板表面からの深さに高エネルギーで打ち込むボロンのイオン注入を施した後、前記酸化防止膜をマスクとして熱酸化によりLOCOS酸化膜を形成することで、前記LOCOS酸化膜下に拡散層による高抵抗素子を形成する半導体装置の製造方法。
【請求項4】 請求項3に記載した半導体装置の製造方法において、LOCOS酸化工程を水蒸気と酸素ガスによるウェット酸化工程と酸素ガスのみによるドライ酸化工程をこの順序で施して、前記LOCOS酸化膜を形成することを特徴とする半導体装置の製造方法。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に関し、さらに詳しくは、ボロンのイオン注入により、LOCOS酸化膜下のチャネルストッパやLOCOS酸化膜下の拡散層による高抵抗素子を形成する工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積化、高性能化に伴い、LOCOS法とボロンのイオン注入による効果的な素子分離法や、LOCOS法で形成される厚い酸化膜のフィールド領域に、ボロンの拡散層による高抵抗素子を形成する等の高集積化対応がなされてきた。
【0003】LOCOS法とボロンのイオン注入で、LOCOS酸化膜下にチャネルストッパを形成する従来の素子分離法につき、図5を参照して説明する。まず、図5(a)に示すように、半導体基板11の表面に酸化膜31を熱酸化により形成し、その上にプラズマCVDよりSiN膜32を堆積し、フォトリソグラフィ法により半導体集積回路のフィールド領域となる部分のSiN32をパターニングし、その後ボロンのイオン注入をして、ボロン注入領域33を形成する。次に図5(b)に示す様に、不活性ガスの熱処理により注入イオンを活性化した後、SiN膜32を酸化防止膜として酸化のマスクに使用し、熱酸化によりLOCOS酸化膜34を半導体基板11に形成する。この様にして、フィールド領域のLOCOS酸化膜34下のボロン拡散層35によるチャネルストッパが形成される。
【0004】また、半導体集積回路のフィールド領域のLOCOS酸化膜下に、ボロンの拡散層を用いた高抵抗素子を形成して、半導体集積回路の高集積化を図ることが行われてきた。この製造方法を図6を参照して説明する。。まず図6(a)に示したように、P型半導体基板11にN型不純物を拡散し、Nウェル12を形成したP型半導体基板11上に、熱酸化膜31を形成し、更にこの上にプラズマCVD法によりSiN膜32を形成する。次に、フォトリソグラフィによりSiN膜32をパターンニングしてフィールド領域となる部分のSiN膜32を除去する。
【0005】さらにその後、図6(b)に示すように、フォトレジスト36を塗布し、LOCOS酸化下のボロン拡散層に高抵抗素子を形成するためのボロンイオン注入用マスクによる、フォトレジスト36のパターニングする。次に、所望の高抵抗を形成すべく、ボロンのイオン打ち込みをして、ボロン注入領域37を形成する。次に、図6(c)に示すように、フォトレジスト36を剥離後、イオン注入したボロンの活性化の熱処理を行い、その後SiN膜32を酸化防止膜として酸化のマスクに使用し、ウェット酸化法にて酸化し、LOCOS酸化膜34を形成する。このようにして、LOCOS酸化膜34の下に、ボロン拡散層38による高抵抗素子1が形成される。
【0006】しかし、上記の様なボロンのイオン注入によるLOCOS酸化膜下のチャネルストッパ形成における問題は、ボロンのイオン打ち込みドーズ量が多いと、チャネルストッパの効果は上がるが、高濃度N+ 拡散層と接する部分(図示せず)での耐圧が低下する。一方、ボロンのイオン打ち込みドーズ量が少ないと、LOCOS酸化時にボロンが酸化膜中に多く取り込まれ、更にまた、ボロンの偏拆係数が小さいことにより、LOCOS酸化膜下の界面でボロン濃度の低下が起き、チャネルストッパの効果が低下する。更に、MOSトランジスタの半導体集積回路においては、LOCOS領域の周囲に生じるバーズビーク下のボロン濃度の低下はゲート電極のチャネル幅変動要因となり、MOS特性を劣化させる。
【0007】また、上記の様なボロンのイオン注入によるフィールド領域のLOCOS酸化膜下の高抵抗素子の形成においては、拡散層の実質的なボロン濃度変動による抵抗値のバラツキが大きな問題である。この抵抗値のバラツキは、LOCOS工程およびLOCOS工程以前熱処理工程においての、シリコンのドーパントとなる不純物の拡散により実質的なボロン濃度の変動によるか、又はボロンの偏拆係数の関係で、LOCOS工程時にボロンの酸化膜への取り込まれ度合いの変動等によっておこされる。この様なことで、高抵抗素子の抵抗値のバラツキを起こし、半導体装置の製造歩留を低下させている。
【0008】
【発明が解決しようとする課題】本発明は、上記のごとくイオン注入後にLOCOS酸化をして、LOCOS酸化膜下のボロン拡散層によりチャネルストッパを形成する場合に、高濃度N+ 拡散層と隣接する箇所での耐圧低下を押さえ、しかもチャネルストッパの効果を確実にするための精度よいボロン濃度制御を可能とする半導体装置の製造方法を提供することを目的とする。また本発明は、上記のごとくイオン注入後にLOCOS酸化をして、LOCOS酸化膜下にボロン拡散層による高抵抗素子を形成する場合に、LOCOS酸化膜下のボロン拡散層のボロン濃度バラツキを押さえたことで高抵抗素子の抵抗値バラツキ押さえることを可能にする半導体装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明の半導体装置の製造方法は、上記の課題を解決するために提案するものであり、半導体基板上に酸化防止膜を形成し、前記半導体基板に形成する半導体集積回路のフィールド領域になる前記酸化防止膜をフォトリソグラフィ法により開口し、前記酸化防止膜をマスクに熱酸化してLOCOS酸化膜を形成し、LOCOS酸化膜下にチャネルストッパを形成する半導体装置の製造方法であって、前記チャネルストッパとなるボロンをイオン注入する際に、前記半導体基板表面に低エネルギーで打ち込むイオン注入と、LOCOS酸化膜厚の略半分の値に相当する半導体基板表面からの深さに高エネルギーで打ち込むイオン注入を施した後、前記酸化防止膜をマスクとして熱酸化し、前記LOCOS酸化膜を形成することを特徴とする。また、本発明の半導体装置の製造方法は、上記の半導体装置の製造方法であって、LOCOS酸化工程を水蒸気と酸素ガスによるウェット酸化工程と酸素ガスのみによるドライ酸化工程をこの順序で施して、前記LOCOS酸化膜を形成することを特徴とするものである。
【0010】更にまた、本発明の半導体装置の製造方法は、半導体基板に形成される半導体集積回路でフィールド領域のLOCOS酸化膜下に拡散層による高抵抗素子を形成する半導体装置の製造方法であって、形成される前記LOCOS酸化膜厚の略半分の値に相当する半導体基板表面からの深さに高エネルギーで打ち込むボロンのイオン注入をした後、前記酸化防止膜をマスクとして熱酸化によりLOCOS酸化膜を形成することで、LOCOS酸化膜下に拡散層による高抵抗を形成することを特徴とするものである。また、本発明の半導体装置の製造方法は、上記のLOCOS酸化膜下に拡散層による高抵抗素子を形成する半導体装置の製造方法であって、LOCOS酸化工程を水蒸気と酸素ガスによるウェット酸化工程と酸素ガスのみによるドライ酸化工程をこの順序で施して、前記LOCOS酸化膜を形成することを特徴とするものである。
【0011】
【作用】本発明の半導体装置の製造方法によれば、LOCOS酸化時の酸化膜にボロンが食われる状態を極力押さえることで、LOCOS酸化膜下のボロン拡散層によるチャネルストッパや高抵抗素子を安定して精度よく形成することができる。一般に、ボロンを含むシリコン半導体基板を酸化すると、ボロンの偏拆係数の関係で酸化膜中により多くのボロンが偏拆する。そこで、ボロンの酸化膜に取り込まれる量を少なくすべく、LOCOS酸化膜がシリコン基板表面から内部に形成される厚み(LOCOS酸化膜厚の約4割の厚み)以上の深さに高エネルギーでボロンのイオン注入を施した後、前記酸化防止膜をマスクとして熱酸化し、前記LOCOS酸化膜を形成ことで、ボロンのLOCOS酸化膜に食われる量を極力押さえられる。
【0012】更に、ボロンの偏拆係数は酸化条件の違いにより、次式のようになることが知られている。ウエット酸化時の偏拆係数m(Si中の不純物濃度とSiO2 中の不純物濃度の比)は、m=104.0EXP(−0.66eV/kT)
ドライ酸化時の偏拆係数mは、m=13.4EXP(−0.33eV/kT)
今、1000℃でLOCOS酸化をする時には、ウエット酸化時およびドライ酸化時の偏拆係数mは、それぞれm=0.255、m=0.663となる。したがって、ドライ酸化の方がボロンの酸化膜への取り込まれ度合いが少なくてすむ。通常、厚いLOCOS酸化膜の形成は、作業性の関係で酸化速度の大きいウエット酸化にて行うが、上記のことを考慮して、LOCOS酸化膜厚の略半分の値に相当する半導体基板表面からの深さに高エネルギーで打ち込むボロンイオン注入をした後、LOCOS酸化工程を水蒸気と酸素ガスによるウェット酸化工程と酸素ガスのみによるドライ酸化工程をこの順序で施して、前記LOCOS酸化膜を形成すれば、LOCOS酸化膜下のボロン拡散層による高抵抗素子が、バラツキの少ない抵抗値で安定にでき、しかもの作業性よく形成することができる。
【0013】
【実施例】以下、本発明の具体的実施例につき、添付図面を参照して説明する。なお従来技術の説明で参照した図5、6中の構成部分と同様の構成部分には、同一の参照符号を付すものとする。
【0014】実施例1本実施例は、半導体集積回路の製造方法における、LOCOS法とボロンのイオン注入による素子分離法に本発明を適用した例であり、これを図1(a)〜(c)を参照にして説明する。まず、図1(a)に示すように、P型半導体基板11の表面に、厚さ約30nmの酸化膜31を熱酸化により形成し、その上にプラズマCVD法より厚さ約200nmのSiN膜32を堆積し、更にその上に、フォトレジスト37を1.5μmの厚さで塗布する。次に、半導体集積回路のフィールド領域となる部分のSiN膜32を除去すべく、まずフォトレジスト37をリソグラフィ法によりパターニングし、その後このフォトレジスト37をマスクとしSiN膜32をRIE法によりエッチングする。
【0015】次に、前記フォトレジスト37とSiN膜32をマスクとし、P型半導体基板11上の酸化膜31を通して、P型半導体基板11に、一例としてドーズ量約2E13/cm2 、エネルギー約20KeVでボロンをイオン注入して、P型半導体基板11表面のより浅い部分(約60nm)に低エネルギーのボロン注入領域33を形成する。その後、図1(b)に示す様に、高エネルギーによるボロンのイオン注入を行い、高エネルギーによるボロン注入領域38を形成する。この注入時のボロンイオンのエネルギーは、この後に形成するLOCOS酸化膜厚より決め、例えばLOCOS酸化膜厚を約600nmとする時は、P型半導体基板11の表面よりLOCOS酸化膜厚の約半分である深さ300nm程度にボロンイオンが打ち込まれるようなエネルギーとし、このエネルギー値は、酸化膜31を考慮すると約100KeVとなる。なお、この時のボロンイオンのドーズ量はチャネルストッパ効果とN+ 高濃度不純物拡散領域(図示せず)と接する箇所での耐圧低下を生じないことを考慮し、約2E13/cm2 程度とする。
【0016】次に、フォトレジスト37を除去し、前記低エネルギーのボロン注入領域33や高エネルギーによるボロン注入領域38のボロンの活性化をすべく、約1000℃で10分間の熱処理をする。その後SiN膜32を酸化防止のマスクとし、一例として水素ガスと酸素ガスを1:1.1の比で混合したガスを、酸化炉中で燃焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェット酸化法により、約950℃で160分間酸化し、さらにその後、酸素ガスのみによるドライ酸化を約950℃で30分間おこない、図1(c)に示すように、約600nmのLOCOS酸化膜39を形成する。この様にしてLOCOS酸化を行うと、低エネルギーと高エネルギーによって注入されたボロン注入領域33、38のボロンは一部酸化膜に取り込まれながら、深さ方向と平面方向に拡散してゆき、LOCOS酸化膜39下にボロン拡散層40が形成される。
【0017】この時、P型半導体基板11の表面に打ち込まれた前者の低エネルギーのボロン注入領域33のボロンは、LOCOS酸化膜39のバーズビーク部41の下にも効果的に拡散してチャネルストッパの機能を確実に持たせることができる。また、後者の高エネルギーによるボロン注入領域38のボロンは、LOCOS酸化時の酸化膜への取り込まれが少なく、またウェット酸化とドライ酸化の2段階酸化によりボロンの偏拆係数の関係で決まるLOCOSの界面での濃度低下が軽減され、チャネルストッパ効果と耐圧の面で決める所望のボロン濃度が精度よく得られる。この上述したボロンイオンの二度打ち込みと2段階のLOCOS酸化をした時、LOCOS酸化膜39とP型半導体基板11のボロン濃度分布を従来法と対比して示したのが図2(a)、(b)である。ここで、図2(a)は本実施例1の場合で、図2(b)は従来例の場合である。この図2より明らかなように、本実施例1の場合はLOCOS酸化膜へのボロン取り込まれ量が少なく、またLOCOSの界面におけるボロン濃度低下が少なく所望のボロン濃度が得やすくなっている。
【0018】実施例2本実施例は、半導体集積回路の製造方法における、フィールド領域のLOCOS酸化膜下に高抵抗素子を形成する場合に本発明を適用した例であり、図3(a)〜(c)および図4を参照して説明する。本実施例は、まず図3(a)に示したように、通常方法にてP型半導体基板11にN型不純物を拡散し、Nウェル12を形成したP型半導体基板11上に、膜厚30nmの熱酸化膜31を形成し、更にこの上にプラズマCVD法によりSiN膜32を膜厚約200nm形成する。次に、フォトリソグラフィによりSiN膜13をパターニングしてフィールド領域となる部分のSiN膜32を除去する。
【0019】さらにその後、図3(b)に示すように、フォトレジスト36を膜厚約1.5μmほど塗布し、LOCOS酸化膜下のボロン拡散層に高抵抗素子を形成するためのボロンイオン注入用のフォトマスクにて、フォトレジスト36をパターニングする。次に、所望の高抵抗を形成すべく、フォトレジスト36のパター形状とLOCOS酸化およびその後の熱処理とを考慮して決めるボロンのドーズ量、例えば6E13/cm2 で、エネルギーとしては、この後に形成するLOCOS酸化膜の膜厚、例えば600nmの約半分程度のボロンイオン注入の投影飛程を与えるエネルギー約100KeVで、ボロンをフォトレジスト36をマスクとしてP型半導体基板11に打ち込み、ボロン注入領域42を形成する。
【0020】次に、フォトレジスト36を剥離後、イオン注入したボロンの活性化のため、約1000℃で10分間の熱処理を行う。その後引き続いて、SiN膜32を酸化防止のマスクとし、一例として水素ガスと酸素ガスを1:1.1の比で混合したガスを、酸化炉中で燃焼させて作る水蒸気と酸素の雰囲気中で酸化を行うウェット酸化法により、約950℃で160分間酸化し、さらにその後、酸素ガスのみによるドライ酸化を約950℃で30分間おこない、図3(c)に示すように、約600nmのLOCOS酸化膜39を形成する。上述したようなボロンのイオン注入法とLOCOS酸化法とにより、LOCOS酸化膜39下のボロン拡散層43による高抵抗素子1を形成することで、LOCOS酸化膜へのボロンの取り込まれ量を軽減し、またボロンの偏拆係数に起因するLOCOSの界面でのボロン濃度の落ち込みも軽減でき、バラツキの少ない、所望の抵抗値もつ高抵抗素子1が安定して形成でき、しかも、LOCOS酸化をウェット酸化とドライ酸化の二段階酸化とすることでの作業性への影響はほとんど無い。
【0021】上述のLOCOS酸化膜下の高抵抗素子1を形成した後は、従来の方法によって、P型半導体基板11のNウェル31の領域には、PチャンネルMOSトランジスタ2を、P型半導体基板11には、NチャンネルMOSトランジスタ(図示せず)等を形成し、コンタクト窓開けや電極形成等を行い、図4に示すような半導体集積回路を作製する。以上、本発明の2例の実施例で説明した製造方法は、これら実施例に何ら限定されるものではない。例えば、LOCOS酸化時のウェット酸化は蒸留水の加熱による水蒸気を使用してもよく、高エネルギーのボロン打ち込み用マスクとしてCVDのSiO2 膜等を利用してもよい。その他、本発明の技術的思想の範囲内で、ボロンのイオン注入やLOCOS酸化の製造条件は適宜変更が可能である。
【0022】
【発明の効果】以上の説明から明らかなように、本発明の半導体装置の製造方法によるLOCOS酸化膜下のチャネルストッパ形成は、低エネルギーと高いエネルギーによるボロンのイオン注入を行った後に、ウェット酸化とドライ酸化の2段階酸化法をとることにより、高濃度N+ 拡散層と隣接する箇所での耐圧低下を押さえ、しかもバードビーク部も含めたLOCOS酸化膜下のチャネルストッパ機能を確実に持たせた精度よいボロン濃度制御を可能にする。また、本発明の半導体装置の製造方法によるLOCOS酸化膜下のボロン拡散層による高抵抗素子の形成は、高いエネルギーによるボロンのイオン注入を行った後に、ウェット酸化とドライ酸化の2段階酸化法をとることにより、バラツキの少ない所望の抵抗値もったLOCOS酸化膜下の高抵抗素子が安定して形成でき、半導体装置の製造歩留りを改善できる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013