米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 日本電気株式会社

発明の名称 データ処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−18875
公開日 平成9年(1997)1月17日
出願番号 特願平7−164350
出願日 平成7年(1995)6月29日
代理人 【弁理士】
【氏名又は名称】京本 直樹 (外2名)
発明者 大渕 勝也 / 橘木 俊明 / 片山 陽一
要約 目的
国際動画像符号化復号化方式に準拠して画像データを処理するデータ処理装置の回路規模を縮小する。

構成
絶対値入力DI[17:0]および符号入力SIを入力とし、0検出回路101と、インバータ102および103と、2入力論理積104と、デクリメンタ105と、排他的論理和106と、最上位ビットの符号を付加する出力手段1−1と、絶対値の最下位ビットの変換データとして0検出回路101の出力に対応した信号を出力し絶対値の下位2ビット目から最上位ビットまでの変換データとして排他的論理和106の対応するビット出力を出力する出力手段1−2とから構成され、2の補数表現での符号依存による偶数から奇数への0方向丸め変換出力DO[18:0]を出力する。
特許請求の範囲
【請求項1】 国際動画像符号化復号化方式に準拠して符号ビットおよび絶対値により表現された画像データを偶数から奇数へゼロ方向に丸め変換し、2の補数表現で出力するデータ変換手段を有するデータ処理装置において、前記データ変換手段は、前記データの絶対値のゼロ値を検出するゼロ検出手段と、前記データが偶数であるとき前記絶対値をデクリメントするデクリメント手段と、前記データが負数であるとき前記デクリメント手段の出力をビット反転し出力する排他的論理和手段と、前記絶対値の最下位ビットの変換データとして前記ゼロ検出手段の出力に対応した信号を出力し前記絶対値の下位2ビット目から最上位ビットまでの変換データとして前記排他的論理和手段の対応するビット出力を出力する出力手段とを備えることを特徴とするデータ処理装置。
【請求項2】 前記出力手段は、前記データの絶対値のゼロ値を検出したとき、前記絶対値の変換データとしてゼロ値を出力する、請求項1記載のデータ処理装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はデータ処理装置に関し、特に動画像データを処理するデータ処理装置に関する。
【0002】
【従来の技術】動画像データを処理する方式として、国際動画像符号化復号化方式がある。たとえば、図2および図3は、国際動画像符号化復号化方式の符号化装置および復号化装置の1例をそれぞれ示すブロック図である。
【0003】図2および図3を参照すると、符号化装置および復号化装置の両方に逆DCT回路が存在する。符号化装置で逆DCT回路が必要な理由は、動き補償予測に用いる参照画像を、量子化、逆量子化、逆DCTの処理を経て復号化しているからである。復号化装置では逆量子化した後、逆DCTと動き補償で画像を復号化する。符号化装置と復号化装置それぞれの逆DCTの演算方法によっては、符号化装置内で復号化した画像と復号化装置の出力となる画像が異なり、誤りが蓄積してしまう。これを逆DCTミスマッチという。国際標準規格であるH.261やMPEG1では、全てのDCT係数をゼロに近づける方向で奇数化して、逆DCTミスマッチを解決している。
【0004】図4は、これらのデータ処理装置における逆量子化回路の詳細構成を示すブロック図である。
【0005】図4を参照すると、この逆量子化回路には、乗算回路が用いられ、その次段にDCTミスマッチを解決するための偶数から奇数への0方向丸め変換回路が付加され、その次段にはオーバフローを防止するためのリミッタが付加されており、最終段に逆量子化されたデータかもしくは変換しないデータかを選択するマルチプレクサが備えられている。復号化の場合、可変長復号化での計算を簡便に、ハードウェア量を少なくするために絶対値での処理を行う。それに対して逆DCTでは2の補数表現にて演算しなければならないため、符号付き絶対値表現を2の補数表現に変換する処理も必要となる。従って、符号依存による偶数から奇数への0方向丸め変換処理が必要となる。
【0006】図5は、従来のデータ処理装置における符号依存による偶数から奇数への0方向丸め変換回路を示す回路図である。
【0007】図5を参照すると、この変換回路は、絶対値入力DI[17:0]および符号入力SIを入力とし、偶奇丸め変換部5−1と、2の補数演算部5−2と、この2の補数演算部5−2の出力に最上位ビットの符号を付加する出力手段5−3とから大きく構成され、2の補数表現での符号依存による偶数から奇数への0方向丸め変換出力DO[18:0]を出力する。
【0008】偶奇丸め変換部5−1は、絶対値を偶数から奇数へ変換、つまり0以外の偶数の場合は−1し奇数および0の場合はそのまま出力する回路であり、2の補数演算部5−2は、符号が正の場合5−1の出力をそのまま出力し、負の場合2の補数演算を行う回路である。
【0009】さらに、説明を続けると、偶奇丸め変換部5−1は、入力(DI[17:0])が0の場合のみ“1”を出力する0検出回路501と、インバータ502,503と、2入力論理積504と、制御信号(504の出力)が“1”の場合入力値をデクリメントし制御信号が“0”の場合入力値をそのまま出力する(以下スルーと呼ぶ)制御信号付きデクリメンタ505から構成され、2の補数演算部5−2は、排他的論理和506と、制御信号(SI)が“1”の場合入力値をインクリメントし制御信号が“0”の場合スルーする制御信号付きインクリメンタ507とから構成されている。
【0010】次に、図5を参照し動作の詳細を説明する。まず、偶奇丸め変換部5−1について説明する。
【0011】DI[17:0]が奇数の場合、DI[0]は“1”となり、インバータ503の出力は“0”となる。2入力論理積504の出力は“0”となるため、デクリメンタ505にてDI[17:0]はスルーされる。
【0012】DI[17:0]が0以外の偶数の場合、DI[0]は“0”となりインバータ503の出力は“1”となる。また、0検出回路501の出力は“0”となり、インバータ502の出力は“1”となる。2入力論理積504の出力は“1”となるため、デクリメンタ505にてDI[17:0]はデクリメントされる。つまり、0方向に1丸められ奇数となる。
【0013】DI[17:0]が0の場合、0検出回路501の出力は“1”となり、インバータ502の出力は“0”となる。2入力論理積504の出力は“0”となるため、デクリメンタ505にてDI[17:0]はスルーされる。
【0014】次に、2の補数演算部5−2について説明する。
【0015】符号入力SIが正の場合、値は“0”となり、排他的論理和506は他方の入力を反転することなくそのまま出力し、インクリメンタ507もスルーする。つまり、結果的にはデータの変換は行わない。
【0016】符号入力SIが負の場合、値は“1”となり、排他的論理和506は他方の入力を反転させ、インクリメンタ507にてインクリメントされるため結果的に2の補数が取られることになる。
【0017】以上の説明で解るように、絶対値入力DI[17:0]が偶数であり且つ符号入力SIが正の数つまり“0”である場合、偶奇丸め変換部5−1でデクリメントされ2の補数演算部5−2でスルーされるため、0方向に1丸められる。
【0018】絶対値入力DI[17:0]が奇数であり且つ符号入力SIが正の数つまり“0”である場合、偶奇変換部5−1ではスルーされ2の補数演算部5−2でもスルーされるため、出力値は入力値と同じである。
【0019】絶対値入力DI[17:0]が偶数であり且つ符号入力SIが負の数つまり“1”である場合、偶奇変換部5−1でデクリメントされ2の補数演算部5−2で2の補数が取られ最上位ビットが“1”となるため、0方向に1丸められる。
【0020】絶対値入力DI[17:0]が奇数であり且つ符号入力SIが負の数つまり“1”出ある場合、偶奇変換部5−1ではスルーされ2の補数演算部5−2で2の補数が取られるため、符号反転のみされる。
【0021】絶対値入力DI[17:0]が0であり且つ符号入力SIが“0”である場合、偶奇変換部5−1ではスルーされ2の補数演算部5−2でもスルーされるため、出力値は0となる。
【0022】以上をまとめると、表1のようになる。
【0023】

【0024】
【発明が解決しようとする課題】上述した従来のデータ処理装置における符号依存による偶数から奇数への0方向丸め変換回路は、インクリメンタとデクリメンタを持っているため回路規模が大きいという問題を有していた。
【0025】したがって、本発明の目的は、国際動画像符号化復号化方式に準拠して画像データを処理するデータ処理装置の回路規模を縮小することにある。
【0026】
【課題を解決するための手段】そのため、本発明によるデータ処理装置は、国際動画像符号化復号化方式に準拠し、動画像を符号ビットおよび絶対値により表現したデータを偶数から奇数へゼロ方向に丸め変換し、2の補数表現で出力するデータ変換手段を有するデータ処理装置において、前記データ変換手段は、前記データの絶対値のゼロ値を検出するゼロ検出手段と、前記データが偶数であるとき前記絶対値をデクリメントするデクリメント手段と、前記データが負数であるとき前記デクリメント手段の出力をビット反転し出力する排他的論理和手段と、前記絶対値の最下位ビットの変換データとして前記ゼロ検出手段の出力に対応した信号を出力し前記絶対値の下位2ビット目から最上位ビットまでの変換データとして前記排他的論理和手段の対応するビット出力を出力する出力手段とを備えている。
【0027】また、前記出力手段は、前記データの絶対値のゼロ値を検出したとき、前記絶対値の変換データとしてゼロ値を出力する。
【0028】前記データ変換手段の入出力をまとめると、表2のようになる。
【0029】

【0030】さらに、前記データ変換手段の構成について、詳細説明を続ける。
【0031】本発明のデータ処理装置における符号依存による偶数から奇数への0方向丸め変換回路は、符号反転をビット反転した後+1する方法から、−1した後ビット反転する方法に変えることにより、表2に示す真理値表に基づいた回路構成となっている。
【0032】表1との大きな違いは負の偶数の場合であり、従来−1と+1の両方で行っていたものを−2することで実現している。−2するということは1ビットめ以上を−1することに等しく、つまりデクリメンタ1個で符号依存による偶数から奇数への0方向丸めを行えるということになる。つまり入力データを最下位ビットとそれ以外のビットに分割して演算すればよい。最下位ビットとそれ以外のビットに分割した場合の式を表3に示す。なお、“{ , , }”はビットの連結を意味する。
【0033】

【0034】各々について説明すると、まず、符号入力SIが正(0)であり且つデータDIが0以外の偶数であるとき、必ずボローが発生するためビット17〜1のデータDI[17:1]は−1されて出力される。そのとき最下位ビットは必ず“1”となる。
【0035】符号入力SIが正(0)であり且つデータDIが奇数であるとき、入力データがそのまま出力されるためビット17〜1のデータDI[17:1]はそのまま出力され、最下位ビットは必ず“1”となる。
【0036】符号入力SIが負(1)であり且つデータDIが0以外の偶数であるとき、−2して反転するため、ビット17〜1のデータDI[17:1]を−1し、さらに反転出力し、最下位ビットを“1”にする。
【0037】符号入力SIが負(1)であり且つデータDIが奇数であるとき、最下位ビットが“1”のため、入力データを−1しても、ビット17〜1のデータDI[17:1]は影響を受けないのでそのまま反転のみされて出力され、最下位ビットは1−1(=0)の反転で“1”が出力される。
【0038】データDIが0であるとき、最下位ビットには“0”を出力し、ビット17〜1のデータDI[17:1]をそのまま出力する。
【0039】符号ビットである最上位ビットDO[18]としては、最後に、上述の各出力にそれぞれに符号入力SIを付加すればよい。
【0040】
【実施例】次に、本発明について図面を参照して説明する。
【0041】図1は、本発明のデータ処理装置における符号依存による偶数から奇数への0方向丸め変換回路の1実施例を示す回路図である。
【0042】図1を参照すると、この変換回路は、絶対値入力DI[17:0]および符号入力SIを入力とし、0検出回路101と、インバータ102および103と、2入力論理積104と、デクリメンタ105と、排他的論理和106と、最上位ビットの符号を付加する出力手段1−1と、絶対値の最下位ビットの変換データとして0検出回路101の出力に対応した信号を出力し絶対値の下位2ビット目から最上位ビットまでの変換データとして排他的論理和106の対応するビット出力を出力する出力手段1−2とから構成され、2の補数表現での符号依存による偶数から奇数への0方向丸め変換出力DO[18:0]を出力する。
【0043】さらに、説明を続けると、0検出回路101は、絶対値入力(DI[17:0])が0の場合のみ“1”を出力する。この出力は、インバータ102によって反転され出力DO[18:0]のビット0を出力する出力手段に接続されている。従って、出力DO[18:0]のビット0には、入力DI[17:0]が0の場合のみ0であり、それ以外の場合には“1”を出力する回路構成となっている。これは、表3の真理値表のDO[18:0]の最下位ビット(DO[0])と一致する。
【0044】デクリメンタ105は制御信号付きデクリメンタである。入力DI[17:0]が0の場合は、0検出回路101の出力は“1”となり、インバータ102の出力は“0”となるため、2入力論理積104の出力は“0”となり、デクリメンタ105の制御信号は“0”となるため、デクリメンタ105の入力データであるDI[17:1](オール0)はスルーされる。
【0045】入力DI[17:0]が奇数の場合は、DI[0]は“1”となるためインバータ103の入力は“1”で出力は“0”となり、2入力論理積104の出力は“0”となり、デクリメンタ105の制御信号は“0”となるため、デクリメンタ105の入力データDI[17:1]はスルーされる。
【0046】入力DI[17:0]が0以外の偶数の場合は、0検出回路101の出力は“0”となり、インバータ102の出力は“1”となる。またDI[0]は“0”となるためインバータ103の入力は“0”で出力は“1”となるため、2入力論理積104の出力は“1”となり、デクリメンタ105の制御信号は“1”となるため、デクリメンタ105の入力データDI[17:1]はデクリメントされる。
【0047】排他的論理和106は、デクリメンタ105の出力と符号入力SIとを入力信号としている。符号入力SIが正(0)のときはデクリメンタ105の出力をスルーし、符号入力SIが負(1)のときはデクリメンタ105の出力を反転させる。
【0048】したがって、排他的論理和106の出力は、符号入力SIが正(0)であり且つ絶対値入力DI[17:0]が0以外の偶数であるとき入力DI[17:1]を−1した値となり、符号入力SIが正(0)であり且つ絶対値入力DI[17:0]が奇数であるとき入力DI[17:1]そのものとなり、符号入力SIが負(1)であり且つ絶対値入力DI[17:0]が0以外の偶数であるとき入力DI[17:1]を−1した後ビット反転した値となり、符号入力SIが負(1)であり且つ絶対値入力DI[17:0]が奇数であるとき入力DI[17:1]をビット反転した値となり、符号入力SIが正(0)であり且つ絶対値入力DI[17:0]が0であるとき入力DI[17:1]そのものとなる。
【0049】これは、表3の真理値表の出力DO[18:0]の中位ビットDO[17:1]と一致する。
【0050】出力DO[18]には符号入力SIそのものが出力される構成となっているため表3の真理値表の出力DO[18:0]の最上位ビットDO[18]と一致する。
【0051】
【発明の効果】以上説明したように、本発明のデータ処理装置における符号依存による偶数から奇数への0方向丸め変換回路は、演算回路としてのデクリメンタを1つのみにて構成することが可能ななめ、回路規模を大幅に縮小できる効果がある。
【0052】具体的には、従来の手法にてCMOS回路を設計する場合、18ビットのデクリメンタが252Trs、18ビットのインクリメンタが252Trs、18ビットの0検出器が46Trs、18ビットの排他的論理和が108Trs、その他が4Trs、合計662Trsの設計が必要であった。それに対し、本発明の回路は、17ビットのデクリメンタが238Trs、18ビットの0検出器が46Trs、17ビットの排他的論理和が102Trs、その他が4Trs、合計390Trsの設計で済むため、40%以上縮小できる効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013