米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 日本電気株式会社

発明の名称 マイクロコンピュータ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−7368
公開日 平成9年(1997)1月10日
出願番号 特願平7−174026
出願日 平成7年(1995)6月16日
代理人 【弁理士】
【氏名又は名称】加藤 朝道
発明者 三好 伸明
要約 目的
マイクロコンピュータのスタンバイモード時、外部バスホールドを実行してもDRAMのCBRセルフリフレッシュを有効に利用する。

構成
マイクロコンピュータ201は、CPU102においてスタンバイ命令を実行するとセレクタ106を切換えCBRセルフリフレッシュコントローラ105がCAS108及びRAS109を制御し、DRAM107をCBRセルフリフレッシュモードにすると同時にマイクロコンピュータはスタンバイ状態になり、外部バスホールド要求110が入力されるとCAS及びRASをハイインピーダンスにする。外部バスホールドが終了するとスタンバイモードリフレッシュコントローラ202はCAS及びRASを制御しDRAM107のCBRセルフリフレッシュモードを解除し、再び、CBRセルフリフレッシュモードにする。
特許請求の範囲
【請求項1】マイクロコンピュータがDRAMを制御するDRAMコントローラを備え、前記マイクロコンピュータは前記DRAMに対して分散CBRリフレッシュを行ない、前記DRAMコントローラが、前記マイクロコンピュータのスタンバイ状態時、前記DRAMの制御端子であるCAS及びRASを制御し、前記DRAMをCBRセルフリフレッシュモードにする手段と、前記スタンバイ状態時に、前記マイクロコンピュータに対して外部バスホールド要求があると前記DRAM制御端子をハイインピーダンス状態にする手段と、を有し、前記外部バスホールドが解除された時点で、前記CAS及びRASを無効レベルとし、前記DRAMを前記CBRセルフリフレッシュモードから解除した後、再び前記DRAMを前記CBRセルフリフレッシュモードにする手段と、を含むことを特徴とするマイクロコンピュータ。
【請求項2】マイクロコンピュータがDRAMを制御するDRAMコントローラを備え、前記マイクロコンピュータは前記DRAMに対して集中CBRリフレッシュを行ない、前記DRAMコントローラが、前記マイクロコンピュータのスタンバイ状態時、前記DRAMの制御端子であるCAS及びRASを制御し、前記DRAMをCBRセルフリフレッシュモードにする手段と、前記スタンバイ状態時に、前記マイクロコンピュータに対して外部バスホールド要求があると、前記DRAM制御端子をハイインピーダンス状態にする手段と、を有し、前記外部バスホールドが解除された時点で、前記CAS及びRASを無効レベルとし、前記DRAMを前記CBRセルフリフレッシュモードから解除し、集中CBRセルフリフレッシュモードを実行後、再び、前記DRAMを前記CBRセルフリフレッシュモードにする手段と、を有することを特徴とするマイクロコンピュータ。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明はマイクロコンピュータに関し、特にDRAM(ダイナミックランダムアクセスメモリ)コントローラを内蔵したマイクロコンピュータに関する。
【0002】
【従来の技術】DRAMは、記憶情報を維持するためリフレッシュ動作を繰返し実行する必要がある。リフレッシュの動作間隔は、DRAM製品毎に規定されており、所定の動作間隔より長いとDRAMは記憶情報を失う。
【0003】CBRリフレッシュ(CAS−Before−RAS−refresh)は、DRAM内部構造のワード単位で、かつDRAM内蔵のリフレッシュカウンタにより順次行われる。
【0004】CBRリフレッシュに関する端子として、CAS(column address strobe)とRAS(row address strobe)の2つの端子があり、CASを有効レベル(活性)にしてから次にRASを有効レベルにすることによりリフレッシュを行う。
【0005】通常、前記したリフレッシュ動作の後に、CASとRASの2端子を無効レベル(非活性)にする動作を繰返し、1ワード毎にリフレッシュを行い最終的に全てのワードを繰返しリフレッシュする。
【0006】また、CAS及びRASをDRAM固有の規定値以上の期間有効レベルに保つと、その期間中、自動的にリフレッシュカウンタをインクリメントしリフレッシュし続けるモードに入る。このリフレッシュモードを「CBRセルフリフレッシュ」と呼び、1回毎にCBRリフレッシュを繰返すより消費電力を低減することができる。すなわち、CBRセルフリフレッシュ機能を備えたDRAMにおいては、内部クロックの制御でDRAMが内部アドレスによって自動的にリフレッシュを実行する。
【0007】このようにDRAMには、複数のリフレッシュ方法がある。
【0008】第1の方法は、リフレッシュ制御用端子CAS及びRASを一回コントロールする毎に一回リフレッシュを行う方法である。
【0009】第2の方法は、前記第1の方法における一回のコントロール期間を充分長くとり、その期間中自動的に順次リフレッシュを行う方法である。
【0010】更に、前記第1の方法には、「分散CBRリフレッシュ」と「集中CBRリフレッシュ」がある。ここで、分散CBRリフレッシュとは、ある一定周期で、間隔をおいてでリフレッシュ・サイクルを実行するものであり、一方、集中CBRリフレッシュとは、リフレッシュ・サイクルを連続して実行するものである(例えば文献、「DRAMの使い方」、NEC、資料番号IEU-856A(第2版)、1994年12月刊参照)。
【0011】また、DRAMにおいて、第2のCBRセルフリフレッシュには、そのモードに入る条件があり、通常時、集中CBRリフレッシュ方法を採用している場合は、CBRセルフリフレッシュモード前後に一度ずつ集中CBRセルフリフレッシュを行わなければならない。但し、分散CBRリフレッシュを採用している場合にはその必要はない。
【0012】ところで、マイクロコンピュータの利用方法として、消費電力低減などを目的として動作を止めスタンバイ状態とし、外部の負荷の軽い装置でDRAMを利用することが行なわれている。
【0013】しかしながら、マイクロコンピュータをスタンバイ状態にすると、マイクロコンピュータに内蔵されるDRAMコントローラも動作を停止するためDRAMのリフレッシュが行えなくなる。
【0014】そこで、分散CBRリフレッシュを採用している場合には、CAS、RAS端子を有効レベルにし、DRAMをCBRセルフリフレッシュモードに設定する。このようにすることにより、内蔵DRAMコントローラはDRAMのリフレッシュ動作を制御する必要がなくなる。
【0015】次に、外部メモリアクセス装置からDRAMを利用するため、外部バスホールド要求をマイクロコンピュータに対して行うと、マイクロコンピュータはDRAMに接続している端子をハイインピーダンス状態とし、外部メモリアクセス装置にDRAMの制御を譲る。
【0016】外部メモリアクセス装置の処理が終わり、DRAMの制御をマイクロコンピュータに戻すと、従来は、図5に示すように、CAS及びRAS端子をハイインピーダンス状態から、外部バスホールド前と同様に有効レベル(図5ではLowレベル)とし、DRAMをCBRセルフリフレッシュモードにしていた。
【0017】しかし、この従来の方法では、外部メモリアクセス装置がDRAMをCBRセルフリフレッシュモードにするための回路が外部に別途必要とされる。あるいは、マイクロコンピュータをスタンバイ状態から解除して、DRAMをリフレッシュする必要があった。
【0018】なお、例えば特開昭62−172593号公報には、DRAMのリフレッシュ制御出力を有するマイクロコンピュータにおいて、該マイクロコンピュータが「HALT」命令実行等により停止、あるいは外部バスをホールドした状態においてリフレッシュ制御出力の信号レベルをロウレベルに設定する構成とし、外部バスを他のコントローラ、I/O、メモリにあけ渡した状態においてもリフレッシュ出力をロウレベル(有効レベル)に保持してDRAMがセルフリフレッシュを行なえるようにしたマイクロコンピュータが記載されている。しかしながら、前記公報に記載されたマイクロコンピュータにおいて、外部バスホールド解除後にDRAMをCBRセルフリフレッシュモードとするように制御する場合には、所定の外部回路が必要とされる。
【0019】
【発明が解決しようとする課題】このように、従来のマイクロコンピュータにおいては、スタンバイモード時にDRAMをCBRセルフリフレッシュモードに設定し、外部バスホールド要求が入ると制御端子等をハイインピーダンスにし、外部メモリアクセス装置に制御を譲る。
【0020】そして、外部メモリアクセス装置の処理を終了すると、一般にDRAMに対してCAS及びRASを無効レベルでアクセスを終了する。
【0021】しかしながら、この状態でマイクロコンピュータに制御を戻すと、CAS及びRAS端子は、外部バスホールド前と同じ有効レベルに同時に変化することになる(図5参照)。このため、DRAMはCBRセルフリフレッシュに入れず、このため記憶情報が破壊されてしまうという問題がある。
【0022】更に、集中CBRリフレッシュ方法を採用している場合には、次の動作が必要になる。
【0023】すなわち、外部メモリアクセス装置の作業終了後に必要な動作として、先ずマイクロコンピュータのスタンバイ状態を解除し、次にマイクロコンピュータにおいて所定のソフトウェア・サブルーチン処理を実行することにより、DRAMコントローラに対して集中CBRリフレッシュを行うような指令(命令)を出力することが必要とされる。
【0024】しかし、この動作は、外部メモリアクセス装置のアクセス毎にマイクロコンピュータのスタンバイ解除、それに伴う消費電力、所要時間、ソフトウェア容量の増加等の不利益を余儀なくされていた。
【0025】従って、本発明は上記問題点を解消し、スタンバイモード時、外部バスホールドを実行してもDRAMのCBRセルフリフレッシュを有効に利用するように構成したマイクロコンピュータを提供することを目的とする。そして、本発明は、ソフトウェア制御に依らずに一連のリフレッシュ制御を行なうことによりマイクロコンピュータのスタンバイ状態を解除することを不要として低消費電力化を達成し、且つメモリ容量を削減することができるマイクロコンピュータを提供することを目的とする。
【0026】
【課題を解決するための手段】前記目的を達成するため、本発明は、マイクロコンピュータがDRAMを制御するDRAMコントローラを備え、前記マイクロコンピュータは前記DRAMに対して分散CBRリフレッシュを行ない、前記DRAMコントローラが、前記マイクロコンピュータのスタンバイ状態時、前記DRAMの制御端子であるCAS及びRASを制御し、前記DRAMをCBRセルフリフレッシュモードにする手段と、前記スタンバイ状態時に、前記マイクロコンピュータに対して外部バスホールド要求があると前記DRAM制御端子をハイインピーダンス状態にする手段と、を有し、前記外部バスホールドが解除された時点で、前記CAS及びRASを無効レベルとし、前記DRAMを前記CBRセルフリフレッシュモードから解除した後、再び前記DRAMを前記CBRセルフリフレッシュモードにする手段と、を含むことを特徴とするマイクロコンピュータを提供する。
【0027】また、本発明は、マイクロコンピュータがDRAMを制御するDRAMコントローラを備え、前記マイクロコンピュータは前記DRAMに対して集中CBRリフレッシュを行ない、前記DRAMコントローラが、前記マイクロコンピュータのスタンバイ状態時、前記DRAMの制御端子であるCAS及びRASを制御し、前記DRAMをCBRセルフリフレッシュモードにする手段と、前記スタンバイ状態時に、前記マイクロコンピュータに対して外部バスホールド要求があると、前記DRAM制御端子をハイインピーダンス状態にする手段と、を有し、前記外部バスホールドが解除された時点で、前記CAS及びRASを無効レベルとし、前記DRAMをCBRセルフリフレッシュモードから解除し、集中CBRセルフリフレッシュモードを実行後、再び、DRAMを前記CBRセルフリフレッシュモードにする手段と、を有することを特徴とするマイクロコンピュータを提供する。
【0028】
【作用】本発明によれば、マイクロコンピュータがスタンバイ状態にあって、DRAMをCBRセルフリフレッシュモードとした場合に、外部バスホールドされても、その外部バスホールド解除時に、自動的にCBRセルフリフレッシュモードの使用制限を回避するように構成したことにより、DRAMの記憶情報を保護することができる。
【0029】また、本発明によれば、これらの動作に、ソフトウェアが介在しないため、マイクロコンピュータのスタンバイ状態を解除することが不要とされ、消費電力を削減できるという利点を有する。さらに、本発明によれば、ソフトウェア格納用のメモリ容量を低減できる。
【0030】そして、本発明によれば、外部にCBRセルフリフレッシュにするための回路を必要としないことから、マイクロコンピュータの付加装置を削減し、装置全体の小型化、低コスト化を達成する【0031】
【実施例】図面を参照して、本発明の実施例を以下に説明する。
【0032】
【実施例1】図1は、本発明の一実施例の構成を示す図である。本実施例では、分散CBRリフレッシュを採用したマイクロコンピュータについて説明する。
【0033】図1において、201はマイクロコンピュータ、202はCBRセルフリフレッシュスタンバイコントローラ、102はマイクロコンピュータのCPU、203はDRAMコントローラ、104は分散CBRセルフリフレッシュコントローラ、105はCBRセルフリフレッシュコントローラ、106は分散CBRセルフリフレッシュコントローラ104とCBRセルフリフレッシュコントローラ105の出力を選択しCAS、RAS信号として出力するほか、更に制御信号に応じてハイインピーダンスとするセレクタ、107はDRAM、108はCAS信号、109はRAS信号、110はマイクロコンピュータ201に対する外部バスホールド要求、111はアドレスバス、112はデータバスをそれぞれ示している。
【0034】図1を参照して、分散CBRリフレッシュを採用したマイクロコンピュータ201においては、内蔵するDRAMコントローラ203が具備するCBRリフレッシュコントローラ104により分散CBRリフレッシュパルスを出力している。
【0035】CPU102が所定のスタンバイ命令を実行すると、セレクタ106を切換え、図3のタイミング図に示すように、CBRセルフリフレッシュコントローラ105がCAS108及びRAS109を制御し、DRAM107をCBRセルフリフレッシュモードに設定すると同時に、マイクロコンピュータ201は、スタンバイ状態になる。
【0036】マイクロコンピュータ201がスタンバイ状態時に外部バスホールド要求110が入力されると、セレクタ106は、CAS108及びRAS109をハイインピーダンスとし、DRAM107の制御を不図示の外部メモリアクセス装置に譲る。
【0037】そして外部バスホールドが終了すると、DRAM107の制御権がマイクロコンピュータ201に戻り、セレクタ106は、CBRセルフリフレッシュコントローラ105の出力を選択する。
【0038】すると、CBRスタンバイモードリフレッシュコントローラ202は、図3のタイミング図に示すように、CAS108及びRAS109を制御し、DRAM107のCBRセルフリフレッシュモードを解除した後、再びCBRセルフリフレッシュモードにする。
【0039】マイクロコンピュータ201がスタンバイモードを解除すると、セレクタ106は分散CBRセルフリフレッシュコントローラ104を選択し、通常の分散リフレッシュパルスを出力する。
【0040】以上の動作により、通常時には分散CBRリフレッシュを採用しているマイクロコンピュータが、スタンバイモード時の外部バスホールドにおいて、DRAM107の記憶情報をハードウェア的に保護している。
【0041】
【実施例2】本発明の第2の実施例を以下に説明する。本実施例では、集中型CBRリフレッシュを採用したマイクロコンピュータの構成例を挙げる。
【0042】図2において、301はマイクロコンピュータ、302はCBRセルフリフレッシュスタンバイコントローラ、303はDRAMコントローラ、304は集中CBRリフレッシュコントローラである。なお、図2において、図1と同一の構成要素には同一の参照符号が付されている。
【0043】図2を参照して、CBRリフレッシュを採用しているマイクロコンピュータ301は、内蔵するDRAMコントローラ303に設けられたCBRリフレッシュコントローラ104により集中CBRリフレッシュパルスを出力している。
【0044】CPU102においてスタンバイ命令を実行するとCBRセルフリフレッシュスタンバイコントローラ302は、集中CBRリフレッシュコントローラ304に対して集中CBRリフレッシュを実行するように指令を出す。
【0045】集中CBRリフレッシュコントローラ304が集中CBRリフレッシュを終了するとセレクタ106を切換え、図4のタイミング図に示すように、CBRセルフリフレッシュコントローラ105がCAS108及びRAS109を制御し、DRAM107をCBRセルフリフレッシュモードに設定すると同時にマイクロコンピュータ301はスタンバイ状態になる。
【0046】マイクロコンピュータ301がスタンバイ状態時において、外部バスホールド要求110が入力されるとセレクタ106は、CAS及びRASをハイインピーダンスにし、DRAM107の制御を外部メモリアクセス装置に譲る。
【0047】外部バスホールドが終了とするとDRAM107の制御権がマイクロコンピュータ301に戻り、セレクタ106はCBRセルフリフレッシュスタンバイコントローラ302の出力を選択し、CBRセルフリフレッシュスタンバイコントローラ302はDRAM107のCBRセルフリフレッシュモードを解除する。
【0048】続いて、CBRセルフリフレッシュスタンバイコントローラ302は、セレクタ106に対してCBRリフレッシュコントローラ104を選択するよう指令を出し、DRAMコントローラ303は集中CBRリフレッシュを実行する。集中CBRリフレッシュが終了するとセレクタ106はCBRセルフリフレッシュコントローラ105の出力を選択し、再びDRAM107をCBRセルフリフレッシュモードにする。
【0049】また、マイクロコンピュータ301がスタンバイモードを解除すると、CBRセルフリフレッシュスタンバイコントローラ302は、セレクタ106にCBRリフレッシュコントローラ104を選択させ、CBRリフレッシュコントローラ104はDRAM107に対して集中CBRリフレッシュを実行する。
【0050】以上の動作により、通常時に集中CBRリフレッシュを採用しているマイクロコンピュータがスタンバイモード時の外部バスホールドにおいて、DRAM107の記憶情報をハードウェア的に保護している。
【0051】以上、本発明を上記実施例に即して説明したが、本発明は上記態様にのみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。
【0052】
【発明の効果】以上説明したように、本発明によれば、マイクロコンピュータがスタンバイ状態にあって、DRAMをCBRセルフリフレッシュモードとした場合に、外部バスホールドされても、その外部バスホールド解除時に、自動的にCBRセルフリフレッシュモードの使用制限を回避するように構成したことにより、DRAMの記憶情報を保護できる。
【0053】また、本発明によれば、これらの動作に、ソフトウェアが介在しないため、マイクロコンピュータのスタンバイ状態を解除することが不要とされ、消費電力を削減できるという利点を有する。さらに、本発明によれば、ソフトウェア格納用のメモリ容量を低減できるという効果を有する。
【0054】そして、本発明によれば、外部にCBRセルフリフレッシュにするための回路を必要としないことから、マイクロコンピュータの付加装置を削減し、装置全体の小型化、低コスト化を達成するという効果を有する。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013