米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> ソニー株式会社

発明の名称 ワード幅変換装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−8810
公開日 平成9年(1997)1月10日
出願番号 特願平7−151840
出願日 平成7年(1995)6月19日
代理人 【弁理士】
【氏名又は名称】佐藤 隆久
発明者 竹田 孝之
要約 目的
SMPTE−259M(SDI)方式等のワード幅10ビットのデータをATM方式に適合したワード幅8ビットのデータに変換する。

構成
FIF0回路414は、10ビットパラレルデータS180に含まれるAES/EBUデータ4ワード分の上位8ビットを順次、記憶する。FIFO回路416は、AES/EBUデータ4ワード分の下位2ビットを記憶する。DFF回路4180 〜4183 は、FIFO回路416から出力された下位2ビットを保持する。セレクタ回路420は、FIF0回路414に記憶されたデータと、DFF回路4180 〜4183 に記憶されたデータおよび付加されたダミービットとを多重化して8ビットパラレルデータS44を生成する。
特許請求の範囲
【請求項1】ワード幅mビットの所定のデータをk個ずつワード幅nビット(k,m,nは整数、m>n)のデータに変換するワード幅変換装置であって、前記所定のデータのk個のワードそれぞれに含まれるビットの内、所定のn個を含む第1の部分をk個ずつ記憶する第1のワード幅変換手段と、前記所定のデータのk個のワードそれぞれに含まれるビットの内、前記所定のn個以外のm−n個からなる第2の部分k個から、それぞれ前記第2の部分を [n/(m−n)] (但し、 [X] はXを超えない整数を示す)個以下ずつ含むワード幅nビットの第2のデータを、 [k/ [n/(m−n)] ] 個(k/ [n/(m−n)] が整数である場合)または [k/ [n/(m−n)] ] +1個(k/ [n/(m−n)] が整数でない場合)生成して記憶する第2のワード幅変換手段と、前記第1のワード幅変換手段に記憶された前記第1の部分と、前記第2のワード幅変換手段に記憶された前記第2のデータとを多重化し、所定の伝送パケットを生成する多重化手段と、前記多重化手段が生成した前記所定の伝送パケットを所定の通信回線に送出する送信手段とを有するワード幅変換装置。
【請求項2】前記所定のデータは、AES/EBU方式等のワード幅10ビット(m=10)の所定のデータを、非同期伝送モード(ATM)通信回線等に適合したワード幅8ビット(n=8)のデータに変換するワード幅変換装置であって、前記第1のワード変換手段は、前記所定のデータのワードそれぞれに含まれるビットの内、所定の8個からなる第1の部分を4個(k=4)ずつ記憶し、前記第2のワード幅変換手段は、前記所定のデータのワードそれぞれに含まれるビットの内、前記所定の8個以外の2個からなる第2の部分4個から、ワード幅8ビットの第2のデータを生成する請求項1に記載のワード幅変換装置。
【請求項3】前記送信手段から前記所定の通信回線を介して伝送されてきた前記所定の伝送パケットを受信する受信手段と、前記受信手段が受信した伝送パケットに含まれる前記第1の部分それぞれに、対応する前記第2の部分をそれぞれ付加して前記所定のデータを再生するデータ再生手段とをさらに有する請求項1に記載のワード幅変換装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、ワード幅が異なる伝送方式の間、例えばワード幅10ビットのシリアルディジタルインターフェース(SDI;SMPTE−259M)と、ワード幅8ビットの非同期伝送モード(ATM)との間でデータ伝送を行う際に、それぞれの方式に適合するようにワード幅を変更するワード幅変換装置に関する。
【0002】
【従来の技術】従来から、テレビジョン放送局内等において、ディジタル形式の音声・映像データの伝送を行うためのインフラストラクチャーとして、SMPTE(SocietyOf Motion and Television Engineerings )においてSMPTE−259Mとして規定されたシリアルディジタルインターフェース(SDI;Serial Digital Interface)方式の伝送装置が用いられている。さらに、SDI方式を互換性を保ちつつ改良し、可変長データおよび複数の種類のデータを1つの伝送パケットで伝送することができるようにしたシリアルディジタルデータインターフェース(SDDI;Serial Digital Data Interface )方式も提案されている。また、最近、高速ディジタルデータ伝送方式として非同期伝送モード(ATM)方式が実用化されている。
【0003】
【発明が解決しようとする課題】テレビジョン放送局等の間で、ATM通信回線を介してSDI方式またはSDDI方式の音声・映像データを送受信したいという要請がある。しかし、上述したSDI方式の伝送パケットは1ワード10ビット構成であり、そのままでは1ワード8ビット構成のATMセルを用いて伝送を行うATM通信回線に適合しない。また、ATM通信回線においては、伝送するデータにFFh,00h,00hとなるデータパターンが生じてはならないという問題がある。
【0004】本発明は上述した従来技術の問題点に鑑みてなされたものであり、それぞれデータのワード幅が異なる伝送方式、例えば、ワード幅10ビットのSDI方式の伝送装置と、ワード幅8ビットのATM方式の伝送装置との間でデータ伝送を行う際に、伝送すべきデータをそれぞれの方式に適合するようにワード幅を変更することができるワード幅変換装置を提供することを目的とする。また、本発明は、ATM通信回線において禁止されているデータパターンを生じさせることなく、SDI方式のワード幅10ビットのデータを、ATM方式のワード幅8ビットのデータに変換することができるワード幅変換装置を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するために本発明に係るワード幅変換装置は、ワード幅mビットの所定のデータをk個ずつワード幅nビット(k,m,nは整数、m>n)のデータに変換するワード幅変換装置であって、前記所定のデータのk個のワードそれぞれに含まれるビットの内、所定のn個を含む第一の部分をk個ずつ記憶する第1のワード幅変換手段と、前記所定のデータ野k個のワードそれぞれに含まれるビットの内、前記所定のn個以外のm−n個からなる第2の部分k個から、それぞれ前記第2の部分を [n/(m−n)] (但し、 [X] はXを超えない整数を示す)個以下ずつ含むワード幅nビットの第2のデータを、 [k/ [n/(m−n)] ] 個(k/ [n/(m−n)] が整数である場合)または [k/ [n/(m−n)] ] +1個(k/ [n/(m−n)] が整数でない場合)生成して記憶する第2のワード幅変換手段と、前記第1のワード幅変換手段に記憶された前記第1の部分と、前記第2のワード幅変換手段に記憶された前記第2のデータとを多重化し、所定の伝送パケットを生成する多重化手段と、前記多重化手段が生成した前記所定の伝送パケットを所定の通信回線に送出する送信手段とを有する。
【0006】好適には、前記所定のデータは、AES/EBU方式等のワード幅10ビット(m=10)の所定のデータを、非同期伝送モード(ATM)通信回線等に適合したワード幅8ビット(n=8)のデータに変換するワード幅変換装置であって、前記第1のワード変換手段は、前記所定のデータのワードそれぞれに含まれるビットの内、所定の8個からなる第1の部分を4個(k=4)ずつ記憶し、前記第2のワード幅変換手段は、前記所定のデータのワードそれぞれに含まれるビットの内、前記所定の8個以外の2個からなる第2の部分4個から、ワード幅8ビットの第2のデータを生成する。好適には、前記送信手段から前記所定の通信回線を介して伝送されてきた前記所定の伝送パケットを受信する受信手段と、前記受信手段が受信した伝送パケットに含まれる前記第1の部分それぞれに、対応する前記第2の部分をそれぞれ付加して前記所定のデータを再生するデータ再生手段とをさらに有する。
【0007】
【作用】第1のワード幅変換手段は、例えば、SDI方式の伝送装置において1ワード幅10ビットデータとして取り扱われるAES/EBU方式の音声データ(以下、AES/EBUデータと記す)4ワードそれぞれから、ATM通信回線がデータを取り扱う際のワード幅(8ビット)に対応する上位8ビットをそれぞれ取り出して、4個の第1の部分として記憶する。
【0008】第2のワード幅変更手段は、4ワードのAES/EBUデータのワードそれぞれから、残りの下位2ビットを取り出して記憶し、ワード幅8ビットの第2のデータ1個を生成し、記憶する。
【0009】多重化手段は、第1のワード変換手段および第2のワード変換手段それぞれに記憶された3個の第1の部分と1個の第2のデータを、所定の伝送パケットの所定の部分、例えば後述するPDUパケットのアンシラリデータ領域に多重化し、この伝送パケットを生成する。送信手段は、多重化手段が生成した伝送パケットを、ワード幅8ビットのデータを扱うATM通信回線に対して送出する。
【0010】
【実施例1】以下、本発明の第1の実施例を説明する。図1は、本発明に係るデータ伝送システム1の構成を示す図である。なお、実際には、ATM通信回線20には伝送装置10,30の2台だけでなく、さらに多くの伝送装置が接続され、また、伝送装置10,30は、それぞれ伝送装置30,10に相当する構成部分を相互に含むが、図1においては図示の簡略化のために省略されている。
【0011】図1に示すように、データ伝送システム1は、送信側の伝送装置10、ATM通信回線20および受信側の伝送装置30から構成されており、伝送装置10,30の間で、ATM通信回線20を介して、所定のデータ、例えば番組用の音声・映像データを伝送する。なお、ATM通信回線20から伝送装置10,30に供給される155.52MHzのクロックを8分周し、ATMセルを8ビットパラレルデータとして処理する際に用いられる回線クロックNCLKの周波数は19.44MHz(155.52/8)である。一方、SDI方式で伝送を行う際に生成される内部クロック4fscは約14.3MHzである。それぞれ正確な場合には、これらのクロックの周波数は整数比(NCLK:4fsc=1188:875)の関係になる。
【0012】送信側の伝送装置10は、クロック発生装置12、ディジタルビデオテープレコーダ(VTR)14、RTS生成装置16および送信装置(TX)18から構成される。クロック発生装置12は、例えば水晶発振器等を用いて伝送装置10において用いられる14.3MHzの内部クロック4fscを生成し、VTR14、RTS生成装置16および送信装置18に供給する。
【0013】VTR14は、内部クロック4fscに同期してD2規格のディジタル音声・映像データを記録・再生し、SDI方式またはSDDI方式(以下、単にSDI方式と記す)により143Mbpsシリアル形式の送信装置18に対して出力する。RTS生成装置16は、ATM通信回線20から供給される回線クロックNCLKの周波数に対する内部クロック4fscの周波数の実際の整数比を示し、伝送装置10,30との間の同期確立に用いられる同期データRTS(Residual Time Stamp )を生成する。
【0014】図2は、図1に示した送信装置18の構成を示す図である。図2に示すように、送信装置18は、シリアル・パラレル変換回路(S/P変換回路)180、ワード幅変換回路(10/8)44、シャフリング回路184、多重化回路(MUX)186およびATMセル生成回路188から構成される。
【0015】送信装置18は、RTS生成装置16から入力された同期データRTSと、VTR14から入力された音声・映像データPVDとを所定の伝送パケット(図6)に多重化し、ATM通信回線20を介して受信側の伝送装置30に対して対して送信する。S/P変換回路180は、SDI方式で入力された音声・映像データPVDを10ビットパラレルデータS180に変換し、ワード幅変換回路44に対して出力する。
【0016】図3は、図2に示したワード幅変換回路44の構成を示す図である。図4は、それぞれ図3に示したワード幅変換回路44の各部分の動作タイミングを示す図である。図4中、(A)〜(I)に示した名称は、図3中のワード幅変換回路44の各部分の信号名称に対応する。
【0017】図5は、それぞれ図3に示したワード幅変換回路44の各部分の動作タイミングを示す図である。図5中、(A)〜(G)に示した名称は、図3中のワード幅変換回路44の各部分の信号名称に対応する。なお、図4(F)および図5(A)の回線クロックNCLKに示した記号aは、図4(F)および図5(A)の間のタイミングの対応を示す。
【0018】図3に示すように、ワード幅変換回路44は、第1のワード幅変換部400および第2のワード幅変換部410から構成され、ワード幅変換部410は、タイミング発生回路(TG)412、第1のFIF0回路(FIFOa)414、FIFO回路(FIFOb)416、D型フリップフロップ回路(DFF回路)4180 〜4183 およびセレクタ回路(SEL)420から構成される。
【0019】ワード幅変換部400は、図4(A),(B)に示すように、内付クロック信号4fscに同期してS/P変換回路180から入力された10ビットパラレルデータS180の内、映像に係るデータを10ビットから8ビットに変換し、セレクタ回路420の入力端子aに対して出力する。ワード幅変換部410において、タイミング発生回路412は、ATM通信回線20から供給された回線クロックNCLK、内部クロック4fscその他の信号を用いて、図4(C),(G)および図5(B)〜(F)にそれぞれ示すタイミング信号WEN,REN,LCLK0〜LCLK3,SELCを生成する。
【0020】FIF0回路414は、図4(C),(D)に示すように、10ビットパラレルデータS180において、表1に示す1サンプル3ワード、ワード幅10ビットであって、SDI方式において音声データの伝送に用いられるAES/EBUデータが含まれているタイミングを示すタイミング信号(書き込みイネーブル信号)WENが活性化している(論理値0である)間、内部クロック4fscに同期してAES/EBUデータの上位8ビット(S180a;A0 [9:2] 〜C2[9:2] )を順次、記憶する。
【0021】また、FIF0回路414は、図4(F),(G),(H)に示すように、FIF0回路414が記憶したAES/EBUデータを出力するタイミングを示すタイミング信号(読み出しイネーブル信号)RENが活性化している(論理値0になっている)間、回線クロックNCLKに同期してセレクタ回路420の入力端子bに対して出力する。
【0022】
【表1】
AES/EBUデータの構成 ビット/ワード : 3X : 3X+1 : 3X+2 : −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−: b9 : b8’ : b8’ : b8’ : b8 : (25 ) : (214) : P : b7 : (24 ) : (213) : C : b6 : (23 ) : (212) : U : b5 : (22 ) : (211) : V : b4 : (21 ) : (210) :MSB(219): b3 :LSB(20 ) : (29 ) : (218) : b2 :CH(MSB) : (28 ) : (217) : b1 :CH(LSB) : (27 ) : (216) : b0 : Z : (26 ) : (215) : −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− …(1)
ただし、Xは整数である。
b8’は、各ワードの第8ビットの論理反転値を示す。
【0023】なお、表1に示したように、AES/EBUデータにおいて、各ワードの第9ビットとして第8ビットの論理反転値を用いるのは、AES/EBU方式の音声データの各ワードの全ビットが0または1になって、SDI方式のTRS(3FFh,000h,000h,000h;hは16進数を示す。以下同じ)と同じパターンとなるのを防止するためである。
【0024】FIFO回路416は、図4(C),(D)に示すように、タイミング信号WENが論理値0であり、FIF0回路414が順次、AES/EBUデータの上位8ビットの部分を記憶している間に、内部クロック4fscに同期してAES/EBUデータの下位2ビット(S180b;A0 [1:0] 〜C2 [1:0] )を順次、記憶する。また、FIFO回路416は、図4(F),(G),(I)に示すように、タイミング信号読み出しイネーブル信号が論理値0になっている間、回線クロックNCLKに同期してDFF回路4180 〜4183 の各入力端子に対して出力する。
【0025】DFF回路4180 〜4183 は、図5(A)〜(E)に示すように、セレクタ回路420から出力されるタイミング信号LCLK0〜LCLK3に同期して、FIFO回路416から出力されたAES/EBUデータ4ワード分の下位2ビットをラッチしてセレクタ回路420の入力端子cに対して出力する。
【0026】セレクタ回路420は、図5(F),(G)に示すように、選択信号SELCが論理値0である間は、入力端子aに入力されたAES/EBUデータの上位8ビット(A0 [9:2] 〜E0 [9:2] )を回線クロックNCLKに同期して順次、出力し、選択信号SELCが論理値0である間は、DFF回路4180 〜4183 に記憶された4個の下位2ビット(A0 [1:0] 〜D2 [1:0] )を選択して順次、出力し、これらを多重化して8ビットパラレルデータS44として出力する。
【0027】これ以外の場合には、セレクタ回路420は、入力端子aから入力されたワード幅8ビットのデータを選択して8ビットパラレルデータS44として出力する。シャフリング回路184は、8ビットパラレルデータS44をシャフリング(インターリーブ)し、シャフリングデータとして多重化回路186に対して出力する。
【0028】図6は、図2に示した多重化回路186が生成する伝送パケット(SSCU−PDUパケット、以下、「PDUパケット」と略称する)の構成を示す図である。なお、PDUパケットの左に付された数字は各データのバイト長を示し、PDUパケットの右に付された表は、対応する各データの内容を示す。多重化回路186は、シャフリングデータとRTS生成装置16から入力された同期データRTSとを図6に示す所定の伝送パケット(PDUパケット)に多重化し、多重化データとしてATMセル生成回路188に対して出力する。
【0029】多重化回路186により生成され、ATMセルに変換されてATM通信回線20に送信されるデータは、図6に示すPDUパケットに多重化される。PDUパケットにおいて、データTRSはFFh,00h,00hを内容とし、PDUパケットの先頭位置を示す。なお、データTRS、アンシラリデータ(ANC;ANCillary )領域とビデオデータ(VIDEO)領域とにおいて5バイト置きに挿入されるデータを除いて、PDUパケットに含まれるデータが00hまたはFFhの値をとることは禁止される。
【0030】データRTS1,RTS2には、RTS生成装置16により生成された同期データRTSが入る。この同期データRTSは、外部クロックNCLKを1188周期の間の内部クロック4fscの計数値から832を減じた6ビットの値である。但し、伝送パケットは内部クロック4fsc、910周期分の時間で伝送されるため、1つの伝送パケットを伝送する間に2つの計数値が出現する可能性がある。データRTS1,RTS2の2つの領域を確保したのは、このような場合に対応するためである。
【0031】データRTS1,RTS2は、受信側の伝送装置10において網同期の確立等に用いられる。なお、データRTS1,RTS2の第6ビットには有効ビットV(Varid )が入り、有効ビットVの内容は、例えば、これらのデータが有効である場合には論理値1になり、有効でない場合には論理値0となる。さらに、データの値が00h,FFhとなることを避けるために、有効ビットVの論理反転値が第7ビットとして付加される。
【0032】データLNID(Line Number ID)1は、同じPDUパケット内のアンシラリデータ領域およびビデオデータ領域に含まれる音声・映像データの識別のために用いられ、第0〜第2ビットが音声・映像データが含まれるフィールドを示すフィールド番号(FN;Field Number)を示し、0〜31の値をとる第3〜第7ビットが音声・映像データが含まれるラインを示すライン番号(LN;Line Number )を示す。
【0033】データLN1は、1〜525の範囲の値をとり、データLNID1とともに、2フィールドの範囲内での音声・映像データの識別のために用いられる。データLN1の第1バイトおよび第2バイト第0〜第4ビットには、それぞれ数値の第0〜第4ビットおよび第5〜第9ビットが入り、それぞれの第5ビットには、データRTS1,RTS2の有効ビットVと同じ理由から第4ビットの論理反転値が入る。
【0034】データLNID2,LN2は、受信側の伝送装置30が用いられているテレビジョン放送局等の局全体の音声・映像データと受信した音声・映像データとの同期を補償するために、送信側の伝送装置10が、送信側のテレビジョン放送局全体で伝送される音声・映像データに比べて時間的に早いタイミングで音声・映像データを送信する処理(アドバンス補償処理)を行う場合に用いられる。
【0035】つまり、データLNID2,LN2は、同じPDUパケットに含まれる音声・映像データが、送信側のテレビジョン放送局等の中において本来伝送されるべきタイミングから、何ライン分早めて受信側の伝送装置30に対して送信されたかを示す。なお、データLNID2,LN2それぞれの内容の詳細は、それぞれ上述のデータLNID1,LN1と同じである。
【0036】なお、データLNID2,LN2を参照することにより、受信側の伝送装置3は、アンシラリデータ領域およびビデオデータ領域に含まれる音声・映像データのでシャフリング方法等を識別することができる。つまり、音声・映像データの内、映像に係るデータの部分のシャフリングブロック(23ライン分)をデータLNID2,LN2から判別し、このシャフリングブロックごとにデシャフリングを行う。
【0037】データFlagは、第0〜第3ビットにアンシラリデータ部およびビデオデータ部のデータ量を示すパケットテーブル(PT;Packet Table)データが入る。第4〜第7ビットにはビットsb0〜sb3が入る。このビットsb0〜sb3は、エンコーダ側のシャフリングの方式を伝えるために用いられる。
【0038】データRS422−ch1,RS422−ch2は、例えば、送信側および受信側の伝送装置10,30にそれぞれ接続されたコンピュータ(図示せず)の間のRS422を用いた制御用のデータ等の伝送に用いられる。データRS422−ch1,RS422−ch2の第0〜第3ビットには、それぞれ伝送されるデータの上位4ビットまたは下位4ビットのいずれかが入り、第4ビットには、第0〜第3ビットに入っているデータが上位4ビットである場合に1となり、下位4ビットである場合に0となるビットUL(Upper/Lower )が入る。データRTS1,RTS2の有効ビットVと同じ理由により、第5ビットには第4ビットの論理反転値が入る。さらに、第6ビットには、データRS422−ch1,RS422−ch2がそれぞれ有効であるか否かを示す有効ビットVが付加される。
【0039】データVOICEには、連絡用等に用いられる音声データが入る。音声データは、例えば、一般的な電話通信に用いられるPCM符号化装置のサンプリング周波数にほぼ等しいサンプリング周波数でサンプリングでき、しかも、タイミング的にPDUパケットに入れやすいように、映像信号の水平同期信号(15.75KHz)2周期に1つづつ8ビットずつ生成される。従って、1つの音声データは、水平同期信号の周期ごとに1つ生成されるPDUパケット2つにわたって伝送されることになる。なお、図6に示した場合においては、データVOICEの第0〜第3ビットには、音声データの上位4ビットまたは下位4ビットが入れられる。
【0040】さらに、第4ビットには、データRS422−ch1,RS422−ch2と同様に、第0〜第3ビットのデータが上位4ビットであるか下位4ビットであるかを示すビットULが入れられ、第5ビットには、データRTS1,RTS2と同の有効ビットVじ理由により第4ビットの論理反転値が入れられ、さらに、音声データが有効であるか否かを示す有効ビットVが付加される。
【0041】さらに、第6および第7ビットには、伝送装置10,30自体、および、ATM通信回線20がPDUパケットに与える遅延時間を測定するために用いられるビット8F1,8F2(8Fは、8Frame の略)が入る。なお、データLNID2,LN2に入れられるデータは、これらのビット8F1,8F2を用いて測定された遅延時間に基づいて算出される。
【0042】予備領域は、他の用途が生じた場合のために予備として空けられた領域であるが、データRTS1,RTS2と同様に、値が00h,FFhのいずれともならないように、第7ビットには第6ビットの論理反転値が入れられる。データCRCC1,CRCC2,CRCC3には、それぞれ先行するデータ領域の誤り訂正符号が入れられる。なお、データRTS1,RTS2と同様に、値が00h,FFhのいずれともならないように、第7ビットには第6ビットの論理反転値が入れられる。
【0043】アンシラリデータ領域のワード長は、例えば69ワードであって、上述のワード幅変換回路44のワード幅変換部410によりワード幅が変換されたAES/EBUデータが入れられる。例えば、ワード幅変換回路44により55ワードのAES/EBUデータを8ビットに変換した場合、変換の結果得られる8ビットパラレルデータは68ビットと6ビットとなる。このような場合には、上記の残りの2ビットには、禁止コード(00h,FFh)が発生することを防ぐために、2ビットの値01または10が入れられる。入れられた01または10は、受信装置32においてPDUパケットが再生される際に破棄される。なお、この領域において、AES/EBUデータはPDUパケットの前方に下位ワード、後方に上位ワードの順となる。
【0044】ビデオデータ領域には、ワード幅変換回路44のワード幅変換部400によりワード幅が変換された映像データの内、主に映像に係るデータが入れられる。なお、映像データは、PDUパケットの前方に下位バイト、後方に上位バイトの順となる。
【0045】なお、PDUパケットのアンシラリデータ領域およびビデオデータ領域は可変長であり、これらの領域が有効なデータを含まない場合もある。また、データRS422−ch1,VOICE等は、有効ビットVを有するので、例えば、データVIOCEの有効データVのみが1で、他のデータの有効データVが0である場合には、データVOICEのみが有効であり、他のデータは全て無効であることを意味する。
【0046】ATMセル生成回路188は、図6に示したPDUパケットに多重化されたデータをATMセルに変換し、送信データTXDとしてATM通信回線20に対して出力する。ATM通信回線20(図1)は、非同期伝送モード(ATM;Asynchronous Transfer Mode)方式で伝送装置10,30の間でデータを伝送するとともに、伝送装置10,30に対して19.44MHzの回線クロックNCLKを供給する。
【0047】受信側の伝送装置30(図1)は、受信装置(RX)32、VTR34、クロック制御装置36およびクロック発生装置38から構成され、伝送装置10から伝送されてきたATMセルを受信し、同期データRTSおよび回線クロックNCLKに基づいて伝送装置10側の内部クロック4fscに同期した内部クロック4fscを再生し、PDUパケットから音声・映像データを分離して記録する。
【0048】図7は、図1に示した受信装置32の構成を示す図である。図7に示すように、受信装置32は、ATMセル分解回路320、分離回路322、デシャフリング回路324、コンシール回路326、ワード幅変換回路328およびパラレル・シリアル変換回路(P/S変換回路)330から構成される。
【0049】ATMセル分解回路320は、伝送装置10からATM通信回線20を介して伝送されてきた伝送データRXD(=TXD)を回線クロックNCLKを用いて受信し、ATMセルのアドレス部等を削除して図6に示したPDUパケットの形式に戻して分離回路322に対して出力する。
【0050】分離回路322は、内部クロック4fscを用いて、ATMセル分解回路320から入力されたPDUパケットから同期データRTSを分離するとともに、この同期データRTSをクロック制御装置36のFIFO回路360(図7)に書き込むタイミングを示す書き込みイネーブル信号WENを生成してクロック制御装置36に出力する。また、分離回路322は、PDUパケットから音声・映像データおよびその他のデータを分離してデシャフリング回路324に対して出力する。
【0051】デシャフリング回路324は、分離回路322から入力された音声・映像データを、シャフリング回路184に対応する方法でデシャフリング(アンシャフリング)し、コンシール回路326に対して出力する。コンシール回路326は、PDUパケットに含まれていたCRCデータ等を用いて誤り検出を行い、入力された音声・映像データに対するコンシール(誤り修正)を行う。
【0052】ワード幅変換回路328は、伝送装置10のワード幅変換回路44(図2)に対応する動作を行い、コンシールされた8ビットパラレルの音声・映像データを、SDI方式に適合した10ビットパラレルデータに変換し、P/S変換回路330に対して出力する。つまり、ワード幅変換回路328は、入力された10ビットパラレルデータの内、AES/EBUデータに対応するデータについては、AES/EBUデータの上位8ビットの部分を取り出し、これらの部分に対して対応するAES/EBUデータの2ビットそれぞれを付加して元のAES/EBUデータを再生し、映像データについては、ワード幅変換部400と逆の処理を行って元の映像データを再生する。
【0053】P/S変換回路330は、10ビットパラレルデータを143MbpsシリアルのSDI方式のデータに変換し、D2規格の音声・映像データRVDに変換としてVTR34に対して出力する。
【0054】VTR34(図1)は、内部クロック4fscに同期して、P/S変換回路330から入力された音声・映像データRVDを記録する。クロック発生装置38は、例えば水晶発振回路を有する電圧制御発振回路であって、クロック制御信号CCを介したクロック制御装置36の制御に応じた周波数の内部クロック4fscを生成し、伝送装置30の各構成部分に供給する。クロック制御装置36は、受信装置32から入力された同期データRTSに基づいてクロック制御信号CCを生成し、このクロック制御信号CCを介してクロック発生装置38が発生する内部クロック4fscの周波数を制御し、伝送装置30の内部クロック4fscを伝送装置10の内部クロック4fscに同期させる。なお、上述した送信装置18(図2および図3)の構成部分の内、FIF0回路414が本発明に係る第1のワード幅変換手段に相当し、FIFO回路416が本発明に係る第2のワード幅変換手段に相当し、セレクタ回路420〜多重化回路186が本発明に係る多重化手段に相当し、ATMセル生成回路188が本発明に係る送信手段に相当する。
【0055】以下、データ伝送システム1の動作を説明する。伝送装置10において、VTR14は、D2規格の音声・映像データを再生し、143Mbpsシリアルの音声・映像データPVDとして送信装置18に対して出力する。一方、RTS生成装置16は、クロック発生装置12が発生した内部クロック4fsc、および、ATM通信回線20が供給する回線クロックNCLKに基づいて、回線クロックNCLKの1188周期の間に、内部クロック4fscが何周期入るかを示す同期データRTSを生成し、順次、送信装置18に対して出力する。
【0056】送信装置18は、音声・映像データPVDおよび同期データRTSを、図4に示したPDUパケットに多重化し、さらにこれをATMセルに変換し、ATM通信回線20を介して伝送装置30に対して送信する。ATM通信回線20は、伝送装置10から送信されたATMセルを伝送装置30に対して伝送するとともに、伝送装置30に対して回線クロックNCLKを供給する。
【0057】伝送装置30において、伝送装置10から伝送されてきたATMセルは、受信装置32により受信され、ATMセルのアドレス部が取り除かれてPDUパケットが再生される。さらに、受信装置32は、PDUパケットから同期データRTSを分離し、これを書き込ませるための書き込みイネーブル信号WENとともにクロック制御装置36に対して出力する。また、受信装置32は、PDUパケットから分離した、上記伝送装置10の音声・映像データPVDに対応する音声・映像データRVDをVTR34に対して出力し、VTR34はこれを記録する。
【0058】クロック制御装置36は、同期データRTS、クロック発生装置38から供給された内部クロック4fsc、および、ATM通信回線20から供給された回線クロックNCLKに基づいて、クロック発生装置38が発生する内部クロック4fscの周波数を、伝送装置10における内部クロック4fscに同期させるクロック制御信号CCを生成し、クロック発生装置38に対して出力する。クロック発生装置38は、クロック制御信号CCに応じた周波数で内部クロック信号4fscを生成し、伝送装置30の各部分に供給する。
【0059】上述のように、ワード幅変換回路44においてワード幅変換部410によりAES/EBUデータのワード幅の変換を行った場合、AES/EBUデータの各ワードの内の上位2ビットの値が必ず01または10となるので、DFF回路4180 〜4183 がラッチしたデータが入っているワード以外でデータの値は00hまたはFFhとなることはない。従って、ATM通信回線20において禁止されている連続したコード(FFh,00h,00h)が発生しない。
【0060】また、1つのPDUパケット(図6)には、最大で4チャネル4サンプル分のAES/EBUデータが含まれる。従って、1つのPDUパケットに含まれるAES/EBUデータの最大ワード数は48ワードとなり、これをワード幅変換部410によりワード幅8ビットのデータに変換した場合には、ちょうど60ワードとなり、端数ビットが生じない。また、1つのPDUパケットが3チャネルのAES/EBUデータ、つまり、36ワードのAES/EBUデータを含む場合には、ワード幅変換部410による変換後のワード数は45となり、この場合も端数ビットが生じない。従って、ワード幅変換部410を用いると、AES/EBUデータの処理が簡単になる。
【0061】また、ワード幅変換回路44の回路は比較的簡単であり、伝送装置10の装置規模を大きく増加させない。また、ワード幅変換回路44,328を用いた場合には、VTR14,34のインターフェースとして、テレビジョン放送局等においてインフラストラクチャーとして広く用いられているSDI方式を用いることができるので、既存の設備をATM通信回線に容易に接続することができる。
【0062】なお、上記実施例に示したデータ伝送システム1の各部分の回路構成、信号の論理値および波形等は例示であり、同等の機能を実現可能な回路等に置き換えることも可能である。また、送信装置18,32に接続される機器としてVTR装置を例示したが、これに限らず、例えばSDI方式でデータを入出力する編集装置、あるいは、SDI方式の伝送設備を接続するように構成してもよい。
【0063】また、本発明はワード幅10ビットのデータとワード幅8ビットのワードとの間の変換の他、それぞれ異なるワード幅のデータの間のワード幅変換にも適用可能である。例えば、ワード幅9ビットのデータをワード幅5ビットに変換する場合には、FIF0回路414を5ビット幅のものとし、4ビット幅としたDFF回路4180 のみを設け、DFF回路4180 に保持されたデータの第3ビットの論理反転値を第4ビットとして付加するようにし、タイミング発生回路412が発生するタイミング信号のタイミングをこれに合わせて変更してワード幅変換部410を構成すればよい。
【0064】また、図6に示したPDUパケットは例示であり、本発明は他の形式の伝送パケットを用いる伝送方式に適応することができる。また、本発明に係るデータ伝送システム1は、音声・映像データの他、これらのいずれかのデータ、あるいは、情報処理用のデータ等に適用することができる。本発明に係るデータ伝送システム1は、上述の実施例に示した他、例えばここに示した変形例のように、種々の構成を採ることができる。
【0065】
【実施例2】以下、本発明の第2の実施例を説明する。図8は、図2に示したワード幅変換回路44の代わりに用いられるワード幅変換回路40の構成を示す図である。なお、図8においては、ワード幅変換回路40の構成部分の内、ワード幅変換回路44の構成部分と同じものには同一の符号を付して示してある。図9は、それぞれ図8に示したワード幅変換回路44の各部分の動作タイミングを示す図である。図9中、(A)〜(I)に示した名称は、図8中のワード幅変換回路44の各部分の信号名称に対応する。
【0066】図10は、それぞれ図8に示したワード幅変換回路44の各部分の動作タイミングを示す図である。図10中、(A)〜(F)に示した名称は、図8中のワード幅変換回路44の各部分の信号名称に対応する。なお、図9(F)および図10(A)の回線クロックNCLKに示した記号aは、図9(F)および図10(A)の間のタイミングの対応を示す。
【0067】図8に示すように、ワード幅変換回路40は、ワード幅変換回路44の構成からDFF回路4180 を除いてDFF回路4181 〜4183 のみとし、DFF回路4181 〜4183 に記憶されたデータに例えば値が01の2個のビットを付加するように構成さている。ワード幅変換回路40は、送信装置18においてワード幅変換回路44の代わりに用いられ、ワード幅変換回路44と同様に、SDI方式のワード幅10ビットのデータをATM通信回線20に適応したワード幅8ビットのデータに変換する。
【0068】図9(A),(B)に示すように、10ビットパラレルデータS180は、内部クロック4fscに同期してワード幅変換回路40に入力される。FIF0回路414は、図9(C),(D)に示すように、ワード幅変換回路44においてと同様に、内部クロック4fscに同期してAES/EBUデータの上位8ビット(S180a;A0 [9:2] 〜C2 [9:2] )を順次、記憶する。また、FIF0回路414は、図9(F),(G),(H)に示すように、ワード幅変換回路44においてと同様に、記憶したAES/EBUデータの上位8ビットを、回線クロックNCLKに同期してセレクタ回路420の入力端子bに対して出力する。
【0069】FIFO回路416は、図9(C),(D)に示すように、ワード幅変換回路44においてと同様に、内部クロック4fscに同期してAES/EBUデータの下位2ビット(S180b;0,1,A0 [1:0] 〜C2 [1:0] )を順次、記憶する。また、FIFO回路416は、図9(F),(G),(I)に示すように、記憶したAES/EBUデータの下位2ビットを、回線クロックNCLKに同期してDFF回路4181 〜4183 の各入力端子に対して出力する。
【0070】DFF回路4181 〜4183 は、図10(A)〜(D)に示すように、セレクタ回路420から出力されるタイミング信号LCLK1〜LCLK3に同期して、FIFO回路416から出力されたAES/EBUデータ4ワード分の下位2ビットをラッチし、さらに固定値01の2個のダミービットを付加してセレクタ回路420の入力端子cに対して出力する。ダミービットとして、固定値01といった、互いに値が異なる2個のビットを付加することにより、セレクタ回路420の入力端子cに入力されるデータの値が00hまたはFFhとなって、ATM通信回線20における禁止コード(FFh,00h,00h)が発生することを防止することができる。
【0071】セレクタ回路420は、図10(E),(F)に示すように、ワード幅変換回路44においてと同様に、選択信号SELCが論理値0である間は、入力端子aに入力されたAES/EBUデータの上位8ビット(A0 [9:2] 〜D2 [9:2] )を回線クロックNCLKに同期して順次、出力し、選択信号SELCが論理値0である間は、DFF回路4181 〜4183 に記憶された3個の下位2ビット(A0 [1:0] 〜D2 [1:0] )、および、これら6ビットそれぞれに付加された固定値01のダミービットを選択して順次、出力し、これらを多重化して8ビットパラレルデータS40として出力する。
【0072】シャフリング回路184(図2)は、8ビットパラレルデータS40をシャフリングし、多重化回路186に対して出力する。多重化回路186は、シャフリングデータとRTS生成装置16から入力された同期データRTSとを図6に示す所定の伝送パケット(PDUパケット)に多重化し、多重化データとしてATMセル生成回路188に対して出力する。
【0073】多重化回路186は、シャフリング回路184から入力されたシャフリングデータが、図6に示したアンシラリデータ領域のデータ長(69ワード)よりも少ない場合には、例えば値がAAh,55h等の、値が00h,FFh以外のダミーデータを付加して69バイトとし、ATMセル生成回路188に対して出力する。このように、ダミーデータとして、値が00h,FFh以外のものが用いられるのは、上述のATM通信回線20における禁止コードの発生を防ぐためである。
【0074】ATMセル生成回路188以下の各部分は、第1の実施例に示したように動作し、送信データTXDを生成してATM通信回線20に対して出力する。なお、伝送装置30において、受信装置32のワード幅変換回路328は、ワード幅変換回路40に対応する処理を行ってワード幅8ビットのデータをワード幅10ビットのデータに変換ように構成されている必要がある。つまり、ワード幅変換回路328は、ワード幅変換回路40により上述のようにワード幅が変更されたデータからダミービットおよびダミーデータを取り除き、AES/EBUデータの1サンプルに含まれる各ワードの上位8ビットに下位2ビットを付加して元のAES/EBUデータデータを再生する。
【0075】上述のように、データ伝送システム1において、ワード幅変換回路44をワード幅変換回路40で置換しても、同様に伝送装置10,30の間で、ATM通信回線20を介したデータ伝送が可能である。また、ワード幅変換回路40を用いてもワード幅変換回路44と同等の効果を得ることができる。
【0076】1つのPDUパケット(図6)には、最大で4チャネル4サンプル分のAES/EBUデータが含まれる。従って、1つのPDUパケットに含まれるAES/EBUデータの最大ワード数は48ワードとなり、ワード幅変換回路40を用いた場合には、ちょうど64ワードとなり、端数ビットが生じない。また、1つのPDUパケットが3チャネルのAES/EBUデータ、つまり、36ワードのAES/EBUデータを含む場合には、ワード幅変換回路40による変換後のワード数は48となり、この場合も端数ビットが生じない。従って、ワード幅変換回路40を用いても、ワード幅変換回路44を用いた場合と同様に、データの取扱が簡単になる。
【0077】ワード幅変換回路44の代わりにワード幅変換回路40を用いると、多少、変換後のデータ量が増える。しかし、ATM通信回線20の伝送容量は伝送装置10,30の伝送容量に比べて充分な余裕があるので、全く問題にはならない。なお、第2の実施例に示したワード幅変換回路40に対しても、ワード幅変換回路44と同様な変更が可能である。
【0078】
【発明の効果】以上述べたように本発明に係るワード幅変換装置によれば、それぞれデータのワード幅が異なる伝送方式、例えば、ワード幅10ビットのSDI方式の伝送装置と、ワード幅8ビットのATM方式の伝送装置との間でデータ伝送を行う際に、伝送すべきデータをそれぞれの方式に適合するようにワード幅を変更することができる。また、本発明に係るワード幅変換装置によれば、ATM通信回線において禁止されているデータパターンを生じさせることなく、SDI方式のワード幅10ビットのデータを、ATM方式のワード幅8ビットのデータに変換することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013