米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> ソニー株式会社

発明の名称 磁気記録装置及び磁気記録方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平9−7105
公開日 平成9年(1997)1月10日
出願番号 特願平7−174325
出願日 平成7年(1995)6月15日
代理人 【弁理士】
【氏名又は名称】田辺 恵基
発明者 金本 芳孝
要約 目的
本発明は、磁気テープ上に磁気的なひずみが生じることを防止するための回路構成を全体として簡易にし得る磁気記録装置及び磁気記録方法を実現しようとするものである。

構成
基準クロツクを第1の移相手段に入力すると共に第1の位相遅延手段に入力し、当該第1の位相遅延手段において基準クロツクの位相を遅延させて遅延クロツクを生成した後、当該遅延クロツクを第2の移相手段に入力するようにしたことにより、第1の位相遅延手段に記録データを入力して当該記録データを位相遅延させるよりも格段と構成を簡易にすることができる。
特許請求の範囲
【請求項1】記録データを磁気テープ上に記録する磁気記録装置において、上記記録データを基準クロツクに位相同期させる第1の移相手段と、上記基準クロツクの位相を遅延させて遅延クロツクを生成する第1の位相遅延手段と、上記記録データを上記遅延クロツクに位相同期させる第2の移相手段と、上記第1及び第2の移相手段の出力に基づいて排他的論理和演算を実行する演算手段とを具え、上記演算手段の出力に基づいて上記記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加することを特徴とする磁気記録装置。
【請求項2】上記第1の位相遅延手段は、上記基準クロツクに対して上記遅延クロツクの遅延時間がそれぞれ異なる複数の第2の位相遅延手段でなり、上記基準クロツクに対する上記遅延クロツクの遅延時間に応じて上記第2の位相遅延手段を選択的に切り換えることを特徴とする請求項1に記載の磁気記録装置。
【請求項3】上記第1及び第2の移相手段は、上記記録データをそれぞれ上記基準クロツク及び上記遅延クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させることを特徴とする請求項1に記載の磁気記録装置。
【請求項4】上記第1及び第2の移相手段は、上記記録データをそれぞれ上記基準クロツク及び上記遅延クロツクの論理「H」レベル又は論理「L」レベルで位相同期させることを特徴とする請求項1に記載の磁気記録装置。
【請求項5】記録データを磁気テープ上に記録する磁気記録装置において、上記記録データを基準クロツクに位相同期させる第1の移相手段と、上記基準クロツクの位相を遅延させて遅延クロツクを生成する第1の位相遅延手段と、上記第1の移相手段の出力を上記遅延クロツクに位相同期させる第2の移相手段と、上記第1及び第2の移相手段の出力に基づいて排他的論理和演算を実行する演算手段とを具え、上記演算手段の出力に基づいて上記記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加することを特徴とする磁気記録装置。
【請求項6】上記第1の位相遅延手段は、上記基準クロツクに対して上記遅延クロツクの遅延時間がそれぞれ異なる複数の第2の位相遅延手段でなり、上記基準クロツクに対する上記遅延クロツクの遅延時間に応じて上記第2の位相遅延手段を選択的に切り換えることを特徴とする請求項5に記載の磁気記録装置。
【請求項7】上記第1の移相手段は、上記記録データを上記基準クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させると共に、上記第2の移相手段は、上記第1の移相手段の出力を上記遅延クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させることを特徴とする請求項5に記載の磁気記録装置。
【請求項8】上記第1の移相手段は、上記記録データを上記基準クロツクの論理「H」レベル又は論理「L」レベルで位相同期させると共に、上記第2の移相手段は、上記第1の移相手段の出力を上記遅延クロツクの論理「H」レベル又は論理「L」レベルで位相同期させることを特徴とする請求項5に記載の磁気記録装置。
【請求項9】記録データを磁気テープ上に記録する磁気記録方法において、上記記録データを基準クロツクに位相同期させる第1の移相ステツプと、上記基準クロツクの位相を遅延させて遅延クロツクを生成する位相遅延ステツプと、上記記録データを上記遅延クロツクに位相同期させる第2の移相ステツプと、上記第1及び第2の移相ステツプの出力に基づいて排他的論理和演算を実行する演算ステツプとを具え、上記演算ステツプの出力に基づいて上記記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加することを特徴とする磁気記録方法。
【請求項10】上記第1の位相遅延ステツプは、上記基準クロツクに対して上記遅延クロツクの遅延時間がそれぞれ異なる複数の第2の位相遅延ステツプでなり、上記基準クロツクに対する上記遅延クロツクの遅延時間に応じて上記第2の位相遅延ステツプを選択的に切り換えることを特徴とする請求項9に記載の磁気記録方法。
【請求項11】上記第1及び第2の移相ステツプは、上記記録データをそれぞれ上記基準クロツク及び上記遅延クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させることを特徴とする請求項9に記載の磁気記録方法。
【請求項12】上記第1及び第2の移相ステツプは、上記記録データをそれぞれ上記基準クロツク及び上記遅延クロツクの論理「H」レベル又は論理「L」レベルで位相同期させることを特徴とする請求項9に記載の磁気記録方法。
【請求項13】記録データを磁気テープ上に記録する磁気記録方法において、上記記録データを基準クロツクに位相同期させる第1の移相ステツプと、上記基準クロツクの位相を遅延させて遅延クロツクを生成する位相遅延ステツプと、上記第1の移相ステツプの出力を上記遅延クロツクに位相同期させる第2の移相ステツプと、上記第1及び第2の移相ステツプの出力に基づいて排他的論理和演算を実行する演算ステツプとを具え、上記演算ステツプの出力に基づいて上記記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加することを特徴とする磁気記録方法。
【請求項14】上記第1の位相遅延ステツプは、上記基準クロツクに対して上記遅延クロツクの遅延時間がそれぞれ異なる複数の第2の位相遅延ステツプでなり、上記基準クロツクに対する上記遅延クロツクの遅延時間に応じて上記第2の位相遅延ステツプを選択的に切り換えることを特徴とする請求項13に記載の磁気記録方法。
【請求項15】上記第1の移相ステツプは、上記記録データを上記基準クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させると共に、上記第2の移相ステツプは、上記第1の移相ステツプの出力を上記遅延クロツクの立ち上がり又は立ち下がりのタイミングで位相同期させることを特徴とする請求項13に記載の磁気記録方法。
【請求項16】上記第1の移相ステツプは、上記記録データを上記基準クロツクの論理「H」レベル又は論理「L」レベルで位相同期させると共に、上記第2の移相ステツプは、上記第1の移相ステツプの出力を上記遅延クロツクの論理「H」レベル又は論理「L」レベルで位相同期させることを特徴とする請求項13に記載の磁気記録方法。
発明の詳細な説明
【0001】
【目次】以下の順序で本発明を説明する。
産業上の利用分野従来の技術(図8及び図9)
発明が解決しようとする課題(図10〜図12)
課題を解決するための手段(図1〜図7)
作用(図1〜図7)
実施例(1)第1実施例(図1及び図2)
(2)第2実施例(図3及び図4)
(3)他の実施例(図5〜図7)
発明の効果【0002】
【産業上の利用分野】本発明は磁気記録装置及び磁気記録方法に関し、例えば磁気テープ上に所定の記録データを記録する磁気記録装置及び磁気記録方法に適用して好適なものでなる。
【0003】
【従来の技術】従来、例えばVTRの記録方式としてはいわゆる磁気記録方式が用いられ、磁気ヘツドに交流電流でなる記録信号を流すことにより磁気テープに所定のデータを記録するようになされている。図8(A)〜(C)において、磁気テープの記録面に磁気記録された記録信号RECの信号波形及び磁化パターンMPと、再生された場合の再生信号RFの信号波形を示す。
【0004】記録信号RECのキヤリア周波数が、時点t1 及び時点t2 間の低い周波数から時点t2 及び時点t3 間の高い周波数へ急激に上がると(8(A))、時点t2 において磁化パターンMP上の磁化MPB が磁化MPA に浸食され、磁気的なひずみが生じることとなる(8(B))。すなわちビツト長の長い磁化と短い磁化とが隣り合つたときにビツト長の長い方の磁化が短い方の磁化を浸食することとなり、この結果ビツト反転位置がもとの記録信号RECに対してずれた状態で記録されてしまう現象(以下、これを記録ピークシフト(REC Peak Shift)現象と呼ぶ)が生じる。
【0005】このような記録ピークシフト現象が生じた場合、図9に示すように、記録信号RECは時点t2 で立ち上がることなく、xだけずれた位置から立ち上がることとなる。このため再生時において図8(C)に示すように再生信号RFは時刻t2 付近において振幅が小さくなることから零クロス点が欠如した波形となり、この結果再生系にエラーが生じる問題があつた。
【0006】
【発明が解決しようとする課題】ところでこの問題を解決するために、図10(A)及び(B)に示すように、記録信号REC1の信号波形の立ち上がり及び立ち下がりエツジに所定の時間幅及びレベルを有する信号成分(以下、これを微分状波形と呼ぶ)をそれぞれ付加することにより、記録信号REC2のような信号波形を得る方法が考えられる。これにより図8に示すようなビツト反転位置がずれる場合であつても、もとの位置に修正される(記録ピークシフトがxだけ戻される)こととなり、再生系のエラーが改善される。
【0007】ここで図10(B)に示すような記録信号の信号波形に微分状波形を付加させる一つの方法として、図11に示すように単安定マルチバイブレータ(MM)方式による記録信号処理装置1を適用する方法が考えられている。記録信号処理装置1において、D型フリツプフロツプ(D−FF)回路2はデータ信号DATAをデータ入力端に受けると共に、クロツク信号CLKをクロツク入力端に受ける。このD型フリツプフロツプ回路2はクロツク信号CLKの立ち上がり又は立ち下がりでトリガされ、データ信号DATAをクロツク信号CLKに同期させた記録データ信号S1がQ出力として得られ、これが差動記録アンプ回路3の差動増幅回路4及び単安定マルチバイブレータ(MM)回路5に与えられる。
【0008】単安定マルチバイブレータ回路5は、記録データ信号S1及び外部の可変抵抗器6から得られる信号に基づいて、所定のパルス幅を有するパルス信号S2を生成して、可変抵抗器7を介して所定のレベルで差動記録アンプ回路3の定電流回路8に供給する。定電流回路8は、パルス信号S2に基づいて間欠的に一定の電流値でなる定電流信号S3を差動増幅回路4に供給する。差動増幅回路4は、入力された記録データ信号S1に同期して、定電流信号S3の電流値に応じた記録電流信号S4を生成し、これを磁気ヘツド9に供給する。これによりデータ信号DATAの信号波形の立ち上がり及び立ち下がりエツジに微分状波形を付加させることができる。
【0009】ところで、一般的にデイジタル信号の周波数は数〜数十〔 MHz〕のように比較的高い周波数帯域を有しており、またデイジタル信号の処理はモノリシツクエミツタ結合論理回路(MECL:Monolithic Emitter-coupled Logic)で構成されている。このモノリシツクエミツタ結合論理回路の出力の振幅は約0.8 〜1.0 〔VPP〕と比較的低いことから、単安定マルチバイブレータ回路4を高速で動作させることは非常に困難であり、高速動作させる場合には装置全体として煩雑となるという問題がある。さらにこのモノリシツクエミツタ結合論理回路の出力のパルス幅が10〔ns〕以下のように狭くなる場合には、単安定マルチバイブレータ回路4が高速動作することができないことから実現し得なくなるという問題がある。
【0010】また図10(B)に示すような記録信号の信号波形に微分状波形を付加させるもう一つの方法として、図11との対応部分に同一符号を付した図12に示すように本線DL(デイレイライン)方式による記録信号処理装置10を適用する方法が考えられている。記録信号処理装置10は、図11の記録信号処理装置1における単安定マルチバイブレータ回路4及び可変抵抗器5に代わつてデイレイライン回路11及びイクスクルーシブオア(EXOR)回路12が設けられている。
【0011】記録信号処理装置10において、D型フリツプフロツプ回路2はクロツク信号CLKの立ち上がり又は立ち下がりでトリガされ、データ信号DATAをクロツク信号CLKに同期させた記録データ信号S1がQ出力として得られ、これが差動記録アンプ回路3の差動増幅回路4、デイレイライン回路11及びイクスクルーシブオア回路12に与えられる。デイレイライン回路11は、記録データ信号S1を所定時間遅延させたデイレイ信号S5をイクスクルーシブオア回路12に送出する。
【0012】イクスクルーシブオア回路12は、記録データ信号S1及びデイレイ信号S5の排他的論理和演算を実行した後、これをパルス信号S6として可変抵抗器7を介して所定のレベルで定電流回路8に供給する。定電流回路8は、パルス信号S6に基づいて間欠的に一定の電流値でなる定電流信号S7を差動増幅回路4に供給する。差動増幅回路4は、入力された記録データ信号S1に同期して、定電流信号S7の電流値に応じた記録電流信号S8を生成し、これを磁気ヘツド9に供給する。これによりデータ信号DATAの信号波形の立ち上がり及び立ち下がりエツジに微分状波形を付加させることができる。
【0013】ところが、データ信号DATAの周波数は数十〔 MHz〕までの高い周波数帯域を有すると共に、矩形波でなるため奇数次高調波を有している。またデイレイ信号S5の周波数帯域は少なくとも100 〔 MHz〕近くまでの広帯域でなる。さらにデイレイ信号S5のパルス幅が20〜30〔ns〕のように大きくなる場合には、デイレイライン回路11は回路構成が煩雑となる問題がある。
【0014】本発明は以上の点を考慮してなされたもので、磁気テープ上に磁気的なひずみが生じることを防止するための回路構成を全体として簡易にし得る磁気記録装置及び磁気記録方法を提案しようとするものである。
【0015】
【課題を解決するための手段】かかる課題を解決するため本発明においては、第1の移相手段において記録データを基準クロツクに位相同期させると共に、第2の移相手段において第1の位相遅延手段によつて基準クロツクの位相を遅延させた遅延クロツクに記録データを位相同期させた後、第1及び第2の移相手段の出力に基づいて排他的論理和演算を実行する。続いてこの演算手段の出力に基づいて、記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加するようにする。
【0016】また本発明においては、第1の移相手段において記録データを基準クロツクに位相同期させると共に、第2の移相手段において第1の位相遅延手段によつて基準クロツクの位相を遅延させた遅延クロツクに第1の移相手段の出力を位相同期させた後、第1及び第2の移相手段の出力に基づいて排他的論理和演算を実行する。続いてこの演算手段の出力に基づいて、記録データの立ち上がり及び立ち下がりエツジに所定の信号成分を付加するようにする。
【0017】
【作用】基準クロツクを第1の移相手段に入力すると共に第1の位相遅延手段に入力し、当該第1の位相遅延手段において基準クロツクの位相を遅延させて遅延クロツクを生成した後、当該遅延クロツクを第2の移相手段に入力するようにしたことにより、第1の位相遅延手段に記録データを入力して当該記録データを位相遅延させるよりも格段と構成を簡易にすることができる。
【0018】
【実施例】以下図面について、本発明の一実施例を詳述する。
【0019】(1)第1実施例図12との対応部分に同一符号を付して示す図1において、本発明を適用した記録信号処理装置20は、図12に示す従来の記録信号処理装置10に加えてD型フリツプフロツプ回路21が設けられると共に、D型フリツプフロツプ回路2、デイレイライン回路11及びイクスクルーシブオア回路12間における各接続が異なることを除いてほぼ同様の構成からなる。
【0020】記録信号処理装置20において、データ信号DATAはD型フリツプフロツプ回路2、21のデータ入力端にそれぞれ入力されると共に、クロツク信号CLK1はD型フリツプフロツプ回路2のクロツク入力端及びデイレイライン回路11にそれぞれ入力される。この場合、クロツク信号CLK1の周波数はデータ信号DATAの周波数の2倍でなり、またデータ歪みを除去するためクロツク信号CLK1が立ち上がるタイミングはデータ信号DATAが立ち上がるタイミングよりも最低セツトアツプタイム以上の時間TS だけ遅れるようにして、データ信号DATAをクロツク信号CLK1の立ち上がりで確実にトリガするようになされている(図2(A)及び(B))。
【0021】D型フリツプフロツプ回路2は、クロツク信号CLK1の立ち上がりでトリガされ、データ信号DATAを、クロツク信号CLK1の立ち上がり時点t1 で立ち上がると共に、次の立ち上がり時点t3 で立ち下がるように同期させた記録データ信号S10(図2(C))を生成し、これをQ出力としてイクスクルーシブオア回路12に送出する。
【0022】デイレイライン回路11は、クロツク信号CLK1に基づいて当該クロツク信号CLK1の立ち上がり時点t1 より所定時間τ遅い時点t2 で立ち上がるクロツク遅延信号CLK2(図2(D))をD型フリツプフロツプ回路21のクロツク入力端に送出する。
【0023】D型フリツプフロツプ回路21は、クロツク遅延信号CLK2の立ち上がりでトリガされ、データ信号DATAを、クロツク遅延信号CLK2の立ち上がり時点t2 で立ち上がると共に、次の立ち上がり時点t4 で立ち下がるように同期させた記録データ信号S11(図2(E))を生成し、これをQ出力として差動記録アンプ回路3の差動増幅回路4及びイクスクルーシブオア回路12に送出する。
【0024】イクスクルーシブオア回路12は、記録データ信号S10及びS11の排他的論理和演算を実行することにより、クロツク信号CLK1の立ち上がり時点t1で立ち上がると共に、クロツク遅延信号CLK2の立ち上がり時点t2 で立ち下がり、さらにクロツク信号CLK1の立ち上がり時点t3 で立ち上がると共に、クロツク遅延信号CLK2の立ち上がり時点t4 で立ち下がるパルス信号S12(図2(F))を生成し、これを可変抵抗器7を介して所定のレベルで定電流回路8に供給する。定電流回路8は、パルス信号S12に基づいて間欠的に一定の電流値でなる定電流信号S13を生成してこれを差動増幅回路4に供給する。
【0025】差動増幅回路4は、入力された記録データ信号S11に同期して、定電流信号S13の電流値に応じた記録電流信号S14を生成する。この記録電流信号S14は、データ信号DATAの信号波形の立ち上がり及び立ち下がりエツジに微分状波形を付加させた信号でなり、これを磁気ヘツド9に供給して磁気テープ(図示せず)に記録するようになされている。
【0026】以上の構成において、D型フリツプフロツプ回路2、21のデータ入力端に所定の記録データを入力すると共に、D型フリツプフロツプ回路2、21の各クロツク入力端に所定のクロツク及び当該クロツクを所定時間遅延させたクロツクを入力する。続いてD型フリツプフロツプ回路2、21の各Q出力から得られるデータの排他的論理和演算を実行して、当該演算結果に基づく所定のパルス幅をもつデータを抽出する。この結果得られたデータを差動記録アンプ回路3に供給することにより、記録データの信号波形の立ち上がり及び立ち下がりエツジに微分状波形を付加させることができる。かくしてこの微分状波形を付加させた記録データを磁気テープに記録することにより、当該磁気テープを再生した際に記録ピークシフト現象が生じるのを回避することができる。
【0027】ここで、デイレイライン回路11において記録データを遅延させることなくクロツクを遅延させるようにしたことにより、記録データの周波数帯域が比較的広いのに対してクロツクの周波数は一定でなることから、デイレイライン回路11を記録データを遅延させる場合よりも格段と構成を簡易にし得る。
【0028】また例えば多チヤンネル記録AMPを適用した場合のように、磁気ヘツド9の数が複数増設された場合であつても、デイレイライン回路11はクロツクを遅延させるようになされていることから、当該デイレイライン回路11を全ての磁気ヘツドに対応するように共有して適用させることができ、この結果、磁気記録装置を装置全体として簡易な構成にすることができる。
【0029】以上の構成によれば、記録信号処理回路20において2つのD型フリツプフロツプ回路2、21を設け、一方のクロツク入力端には所定のクロツクを入力すると共に、他方のクロツク入力端には当該クロツクを所定時間遅延させたクロツクを入力するようにしたことにより、デイレイライン回路11の構成を記録データを遅延させる手段の構成よりも格段と簡易に実現し得、この結果記録信号処理回路20を回路全体として簡易な構成にすることができる。
【0030】(2)第2実施例図1との対応部分に同一符号を付して示す図3において、記録信号処理装置60は、図1の記録信号処理装置20と異なり、D型フリツプフロツプ回路21のデータ入力端がD型フリツプフロツプ回路2のQ出力端と接続されている。
【0031】この場合、図2との対応部分に同一符号を付して示す図4において、D型フリツプフロツプ回路21は、クロツク遅延信号CLK2の立ち上がりでトリガされ、記録データ信号S10を、クロツク遅延信号CLK2の立ち上がり時点t2 で立ち上がると共に、次の立ち上がり時点t4 で立ち下がるように同期させた記録データ信号S20(図4(E))を生成し、これをQ出力として差動記録アンプ回路3の差動増幅回路4及びイクスクルーシブオア回路12に送出する。
【0032】イクスクルーシブオア回路12は、記録データ信号S10及びS20の排他的論理和演算を実行することにより、クロツク信号CLK1の立ち上がり時点t1で立ち上がると共に、クロツク遅延信号CLK2の立ち上がり時点t2 で立ち下がり、さらにクロツク信号CLK1の立ち上がり時点t3 で立ち上がると共に、クロツク遅延信号CLK2の立ち上がり時点t4 で立ち下がるパルス信号S21(図4(F))を生成し、これを可変抵抗器7を介して所定のレベルで定電流回路8に供給する。定電流回路8は、パルス信号S21に基づいて間欠的に一定の電流値でなる定電流信号S22を生成してこれを差動増幅回路4に供給する。
【0033】差動増幅回路4は、入力された記録データ信号S20に同期して、定電流信号S22の電流値に応じた記録電流信号S23を生成する。この記録電流信号S23は、データ信号DATAの信号波形の立ち上がり及び立ち下がりエツジに微分状波形を付加させた信号でなり、これを磁気ヘツド9に供給して磁気テープ(図示せず)に記録するようになされている。
【0034】以上の構成によれば、記録信号処理回路60において2つのD型フリツプフロツプ回路2、21を設け、一方のクロツク入力端には所定のクロツクを入力すると共に、他方のクロツク入力端には当該クロツクを所定時間遅延させたクロツクを入力するようにしたことにより、デイレイライン回路11の構成を記録データを遅延させる手段の構成よりも格段と簡易に実現し得、この結果記録信号処理回路60を回路全体として簡易な構成にすることができる。
【0035】またこの場合、記録信号処理回路60において、D型フリツプフロツプ回路21のデータ入力端には、データ信号DATAではなく記録データ信号S10(図4(C))が入力されることから、Q出力としての記録データ信号S20(図4(E))は、データ信号DATAが立ち上がるタイミングとクロツク信号CLK1が立ち上がるタイミングとのずれ時間TS (図4(A)及び(B))に起因する悪影響を受け難くすることができる。
【0036】すなわち第1実施例の記録信号処理回路20では、時間TS が比較的長くなる場合(例えば時間TS +τがデータ信号DATAの180 °の周期と同等若しくは大きくなるような場合)、D型フリツプフロツプ回路21が動作不能となるためそのQ出力としての記録データ信号S11が出力されなくなるおそれがある。これに対してこの第2実施例の記録信号処理回路60では、時間TS の長さに関係なくD型フリツプフロツプ回路21を動作させることができる。
【0037】(3)他の実施例なお上述の実施例においては、記録信号処理回路20においてD型フリツプフロツプ回路2、21を適用してそれぞれクロツク信号CLK1及びクロツク遅延信号CLK2の立ち上がりのタイミングで記録データの位相を同期させるようにした場合について述べたが、本発明はこれに限らず、例えばD型フリツプフロツプ回路以外にラツチ回路を適用してそれぞれクロツク信号CLK1及びクロツク遅延信号CLK2の論理「H」レベル又は論理「L」レベルで記録データの位相を同期させるようにしても良い。
【0038】また上述の実施例においては、クロツク信号CLK1に基づいて当該クロツク信号CLK1を所定時間τ遅延させたクロツク遅延信号CLK2を生成する手段としてデイレイライン回路11を用いた場合について述べたが、本発明はこれに限らず、位相遅延手段として例えばローパスフイルタ、ロジツク等でなるゲートデイレイ、LCRによるπ/2移相回路及び単安定マルチバイブレータ等を用いるようにしても良い。
【0039】例えば図5において、位相遅延手段としてπ/2移相回路30を用いた場合について説明する。このπ/2移相回路30は、可変抵抗器R1及びコイルL1が並列接続され、一方の接続点がコンデンサC1を通じて接地された構成からなり、クロツク信号CLK1の位相をπ/2遅延させたクロツク遅延信号CLK2を生成するようになされている。
【0040】すなわち実験結果によれば、角周波数をω、可変抵抗器R1の抵抗値をR1 、コイルL1のインダクタンスをL1 及びコンデンサC1の容量C1 とした場合、角周波数ωが共振角周波数ω0 に等しくなるように、すなわちω0 2 1 1 =2かつR1 =ω0 1 となるようにR1 、C1 、L1 を決定すると、クロツク信号CLK1に対してクロツク遅延信号CLK2の位相がπ/2遅れることとなる。またクロツク信号CLK1及びクロツク遅延信号CLK2の振幅は、角周波数ωと共振角周波数ω0 との関係がω=ω0 のとき等しくなり、ω>ω0 で次第に減少していくため、矩形波の奇数次高調波が落とされて正弦波に近くなる。
【0041】また例えば図6(A)において、位相遅延手段として3/2π移相回路40を用いた場合について説明する。この3/2π移相回路40は、増幅回路41及びインバータ回路42間に可変抵抗器R2及びコイルL2が並列接続され、インバータ回路42側の接続点がコンデンサC2を通じて接地された構成からなり、増幅回路41側から入力されたクロツク信号CLK1の位相を3/2π遅延させたクロツク遅延信号CLK2を生成するようになされている。
【0042】この場合3/2π移相回路40は、クロツク信号CLK1を増幅回路41と並列接続された可変抵抗器R2及びコイルL2とを介することにより、クロツク信号CLK1の矩形波が正弦波に変換され、この結果クロツク信号CLK1の立ち上がり時点t1 で最小値をとると共に立ち下がり時点t2 で最大値をとり、かつ1周期が立ち上がり時点t1 及び時点t4 間でなる正弦波信号SCを生成する(図6(B)及び(C))。
【0043】さらに正弦波信号SCをインバータ回路42を介することにより、正弦波信号SCの正弦波が矩形波に変換され、この結果クロツク信号CLK1の立ち上がり時点t1 に対して位相が3/2π遅延してなる時点t3 で立ち上がるクロツク遅延信号CLK2を生成する(図6(D))。このようにして3/2π移相回路40を、図5に示すπ/2移相回路30にインバータ回路42が加えられた構成とすることにより、クロツク遅延信号CLK2の位相をπ/2から3/2πに容易に遅延させることができる。
【0044】さらに例えば図7において、複数の位相遅延手段を選択的に切り換えて用いるようになされたデイレイ選択切換回路50について説明する。このデイレイ選択切換回路50は、ゲートデイレイ回路51、π/2移相回路52及びノアゲートスイツチヤ53を有し、クロツク信号CLK1がゲートデイレイ回路51及びπ/2移相回路52に送出される。
【0045】ゲートデイレイ回路51は、クロツク信号CLK1を所定時間τ1 遅延されたクロツク遅延信号CLKGDをノアゲートスイツチヤ53に送出する。またπ/2移相回路52は、クロツク信号CLK1を所定時間τ2 遅延させた後、インバータ回路54を介して位相反転させたクロツク遅延信号CLKINをノアゲートスイツチヤ53に送出する。
【0046】ここでノアゲートスイツチヤ53は、ノア(NOR)回路53A〜53C及びスイツチSW1 及びSW2 で構成されており、制御回路(図示せず)によつてスイツチSW1 及びSW2 は連動して切り換えられ、一方が電源VCCに接続されると共に他方がアースに接続されるようになされている。この場合、ノア回路53Aの一方の入力端はゲートデイレイ回路51と接続され、他方の入力端はスイツチSW1 と接続されている。またノア回路53Bの一方の入力端はインバータ回路54と接続され、他方の入力端はスイツチSW1 と接続されている。さらにノア回路53Cの2入力端はそれぞれノア回路53A及び53Bの出力端と接続されている。
【0047】ここでクロツク信号CLK1に対してクロツク遅延信号CLK2を遅延させる時間が約10〔ns〕以下の場合には、スイツチSW1 及びSW2 がそれぞれアース及び電源VCCに接続切換され、ノア回路53Aの入力端に入力されたクロツク遅延信号CLKGDがノア回路53Cの入力端に入力される。これにより当該ノア回路53Cの出力端からクロツク信号CLK1に対して所定時間τ1 遅延させたクロツク遅延信号CLK2が出力される。
【0048】一方、クロツク信号CLK1に対してクロツク遅延信号CLK2を遅延させる時間が約10〔ns〕より長い場合には、スイツチSW1 及びSW2 がそれぞれ電源VCC及びアースに接続切換され、ノア回路53Bの入力端に入力されたクロツク遅延信号CLKINがノア回路53Cの入力端に入力される。これにより当該ノア回路53Cの出力端からクロツク信号CLK1に対して所定時間τ2 遅延させたクロツク遅延信号CLK2として出力される。
【0049】このようにしてデイレイ選択切換回路50はクロツク信号CLK1に対するクロツク遅延信号CLK2の遅延時間に応じて、ゲートデイレイ回路51又はπ/2移相回路52を切り換え制御するようにすることができる。因に、このデイレイ選択切換回路50においては、2個の位相遅延手段を切り換え選択するようになされているが、本発明はこれに限らず、任意に選定した複数の位相遅延手段を切り換え制御して用いるようにしても良い。
【0050】
【発明の効果】上述のように本発明によれば、基準クロツクを第1の移相手段に入力すると共に第1の位相遅延手段に入力し、当該第1の位相遅延手段において基準クロツクの位相を遅延させて遅延クロツクを生成した後、当該遅延クロツクを第2の移相手段に入力するようにしたことにより、第1の位相遅延手段に記録データを入力して当該記録データを位相遅延させるよりも格段と構成を簡易にすることができる。この結果、磁気テープ上に磁気的なひずみが生じることを防止するための回路構成を全体として簡易にし得る磁気記録装置及び磁気記録方法を実現することができる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013